JPH07287552A

JPH07287552A - 液晶パネルの駆動装置

Info

Publication number: JPH07287552A
Application number: JP6078345A
Authority: JP
Inventors: Yasuhito Fukui; 康仁福井; Tokikazu Matsumoto; 時和松本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-04-18
Filing date: 1994-04-18
Publication date: 1995-10-31
Also published as: US5657043A; EP0678844A1

Abstract

(57)【要約】【目的】複数の行を同時選択する、単純マトリクス型
液晶パネルの駆動装置において、低速なメモリを複数個
用いて全体の速度を改善する。【構成】画像データ用メモリブロック１００は、画像
データ用大容量メモリ１と画像データ用小容量メモリ２
とからなり、１フレーム分のディジタル画像を記憶し出
力する。行列発生ブロック２００は、画像データ変換用
の行列と行信号用の行列とを並列に出力する。変換ブロ
ック３００は、変換用の行列で画像データを変換し変換
データを作成する。変換データ用メモリブロック４００
は、変換データ用大容量メモリ７と変換データ用小容量
メモリ６とからなり、変換データを記憶した後、行の順
を変えて出力する。駆動ブロック５００は、行信号用の
行列を行信号に、変換データ用メモリブロック４００の
出力データを列信号にそれぞれ用いて単純マトリクス型
液晶表示装置１４を駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数行を同時選択する
駆動法を用いた、液晶パネルの駆動装置に関するもので
ある。

【０００２】

【従来の技術】現在、液晶パネルは、フラットパネルパ
ネルとして広く一般で使用されているが、その代表的な
種類の１つに、単純マトリクス型液晶パネルがある。こ
の単純マトリクス型液晶パネルは、図１５に示されるよ
うに、横方向、縦方向の縞状の透明電極（それぞれ行電
極、列電極）をマトリクス状に形成した、２枚のガラス
基板で液晶層を挟持するという構造となっている。この
構造から、この液晶パネルは、低コストという利点を持
つ。またビデオの動画を表示できる、応答速度の速い液
晶パネルが開発されつつある現在、その利用分野が広が
りつつある。

【０００３】この高速応答のパネルを従来のように、順
次１行ずつ選択しその行の画素の明るさに応じた電圧を
列電極から供給する駆動法で駆動すると、応答が速いた
めに、一度明るくなった後すぐ暗くなりコントラストが
低下するフレーム応答現象が生じてしまう。

【０００４】そこで、高速応答の単純マトリクス型液晶
パネルの複数の行を同時に選択してフレーム応答現象の
影響を除去し、コントラストの低下を防ぐ駆動法が開発
された。この駆動法は、１と−１の２値または１と０と
−１の３値からなる直交行列を用いた直交変換に依拠し
た駆動法である。この駆動法を簡単に説明するが、以下
の説明において、行列及び単純マトリクス型液晶パネル
における行と列の定義は数学でなされているものとし、
直交行列とは、任意の異なる２つの行ベクトルまたは列
ベクトルの内積が必ず０になる行列を指す。

【０００５】まず、１フレーム分のディジタル画像であ
るＮ行Ｍ列（Ｎ，Ｍは自然数）の行列Ａの大きさに適し
たＮ行Ｎ列の直交行列Ｈを考え、この２つの行列の乗算
を（数１）の順序で行い、列信号のパターンであるＮ行
Ｍ列の行列Ｂを作成する。

【０００６】

【数１】

【０００７】次に、１フレーム期間内の時刻ｉ（ｉはＮ
以下の自然数）において、直交行列Ｈのｉ行目の各デー
タのうち、１を電圧レベルLow、０を電圧レベルMiddl
e、−１を電圧レベルHighとした行信号を単純マトリク
ス型液晶パネルの各行電極に印加するのに同期して、行
列Ｂのｉ行目の各データの値に応じた電圧を列信号とし
て各列電極に印加する。こうすると、１フレーム期間全
体として、行電極、列電極間に、行列Ａの各データに比
例した実効値電圧が蓄積される。各画素の液晶層は、行
電極、列電極間の実効値電圧に応じて光を透過するた
め、液晶ディスプレイに画像が表示される。この行信号
のうち、電圧レベルLowと電圧レベルHighとが選択電圧
であり、電圧レベルMiddleが非選択電圧であるので、直
交行列の１つの行にある１と−１との総数分の行が同時
に選択されることになる。

【０００８】以上のように、同時に選択される行を増や
し１つの行が１フレーム期間内で複数回選択されるよう
にし、各画素の実効値電圧を分散させて与えることで、
フレーム応答現象を除去でき、コントラストの低下を防
ぐことができる。図１６は、この駆動法の動作を図示し
たものである。なお、この駆動法の参考文献として
は、”ＳＴＮ液晶のアクティブ駆動法の検討，”福井
他，テレビジョン学会誌 Vol.48, No.3, pp.343〜346
(1994)などがある。

【０００９】この駆動法を行う駆動装置においては、画
像データの１列のデータに対して演算を行い、変換デー
タの１つのデータを求める。そこで、画像データの各デ
ータの読み出しの順序は、図１６における画像データの
行列で説明すると、ａ₁₁→ａ₂₁→ａ₃₁→ａ₄₁→ａ₁₂→ａ₂₂→…→ａ₄₄ ということになるが、画像データの書き込みの際は、画
像データがラスタースキャンで入力されるため、次のよ
うな順序で行われる。

【００１０】ａ₁₁→ａ₁₂→ａ₁₃→ａ₁₄→ａ₂₁→ａ₂₂→…→ａ₄₄ すなわち、読み出しの方向は図１７の(ｂ)のように、書
き込みの方向は図１７の(ａ)のようになる。このよう
に、読み出しと書き込みの方向が異なるので、画像デー
タを一時記憶し出力するためには、画像データを保持で
きる容量のバッファメモリを２つ使用し、一方のバッフ
ァメモリに図１７の(ａ)の方向で画像データを書き込
み、もう一方のバッファメモリに保持された１フレーム
前の画像データを図１７の(ｂ)の方向で読み出す動作
を、１フレーム毎に交互に行うことが必要となる。

【００１１】一方、変換データの各データは、画像デー
タの列ベクトルと直交行列の行ベクトルとの内積値であ
るが、画像データの１つの列ベクトルに関して、直交行
列の行ベクトルを１行目から最終行まで順に進めながら
計算されるので、次のような順で作成される。

【００１２】ｂ₁₁→ｂ₂₁→ｂ₃₁→ｂ₄₁→ｂ₁₂→ｂ₂₂→…→ｂ₄₄ このように作成された変換データは、図１６のように１
行単位で使用されるので、次の順序で列ドライバに送ら
れることになる。

【００１３】ｂ₁₁→ｂ₁₂→ｂ₁₃→ｂ₁₄→ｂ₂₁→ｂ₂₂→…→ｂ₄₄ したがって、変換データの場合も画像データと同様に、
そのデータのサイズの２倍の容量のバッファメモリが必
要となる。

【００１４】また、このバッファメモリに汎用のダイナ
ミックＲＡＭを使用しようと考えた場合、ダイナミック
ＲＡＭは入力される画像データを図１７の(ａ)の方向で
書き込むときは、高速モードを備えているので画像デー
タの転送速度を満足することができるが、図１７の(ｂ)
の方向で読み出すときは、高速モードを持たないため画
像データの転送速度を満足することができない。したが
って、汎用のダイナミックＲＡＭを使用できなかった。

【００１５】さらに、直交行列として、１，−１の２値
からなる直交行列に、０を入ることで同時選択される行
数を減しても、全行同時選択の場合と同等のコントラス
トを得られることが知られているので（詳細は1993 SID
Digest of Technical Papers, pp.89〜92参照。）、
１，０，−１の３値からなる直交行列を用いて、変換デ
ータを計算する演算回路の規模を小さくすることができ
る。しかし、同じ３値の直交行列のなかでも、（数２）
の行列Ｚのような行列を用いるより、（数３）の行列
Ｚ’のような行列を用いた方が、高いコントラストの画
像が得られる。

【００１６】

【数２】

【００１７】

【数３】

【００１８】（数２）の行列Ｚは（数４）のような１，
−１の２値からなる直交行列Ｘと（数５）のような単位
行列Ｙを、（数６）の式で表される方法で拡張すること
で得られ、（数３）の行列Ｚ’は、（数７）の式から得
られるｉ，ｉ’を用い、（数２）の行列Ｚのｉ行目を
ｉ’行目とすることで得られる。

【００１９】

【数４】

【００２０】

【数５】

【００２１】

【数６】

【００２２】

【数７】

【００２３】このようなコントラストの違いを生じる原
因は、図１６に示されるように、直交行列の縦方向が時
間方向に対応するため、選択期間である１，−１と次に
選択期間との間が（数３）の行列Ｚ’より（数２）の行
列Ｚの方が長く、フレーム応答現象と同じ現象が生じて
しまうからである。

【００２４】このような理由で、（数３）の行列Ｚ’の
ような直交行列を液晶パネルの行信号のパターンに用い
るため、変換データを算出するための直交行列にも同じ
行列を使用していた。

【００２５】

【発明が解決しようとする課題】しかしながら上記のよ
うに、より高速で高価なバッファメモリを使用すると駆
動装置全体のコストが増大するという問題があった。ま
た、（数３）の行列Ｚ’のような直交行列を用いるよ
り、（数２）の行列Ｚのような直交行列を用いるほうが
変換データの算出がしやすく演算回路の規模が小さくな
る。これは、図１８に示されるように、画像データをい
くつかの行からなる部分に分け、分けられた部分に対し
て、（数３）の行列Ｚ’のもとになる２値の直交行列Ｘ
で変換したデータを統合することで変換データが算出で
きるからである。このように、表示画像のコントラスト
が低下しない直交行列で行電極を駆動すると、演算回路
の規模が大きくなり、演算回路の規模が大きくならない
直交行列を用いると、表示画像のコントラストが低下し
てしまうという問題点があった。

【００２６】本発明は、上記従来の問題点を解決するも
ので、画像データや変換データのサイズと同じ容量の汎
用のダイナミックＲＡＭで、それぞれのバッファメモリ
を構成する液晶パネルの駆動装置を提供することを目的
とする。また、演算回路の規模が大きくならない直交行
列で変換データを算出し、コントラストが低下しない直
交行列を用いて行電極を駆動する液晶パネルの駆動装置
を提供することを目的とする。

【００２７】

【課題を解決するための手段】この目的を達成するため
に本発明は、単純マトリクス型液晶表示手段と、画像デ
ータ用大容量メモリと画像データ用小容量メモリとから
なり、外部から転送される１フレーム分のディジタル画
像データを一時記憶し出力する画像データ用メモリと、
予め定められた直交行列を画像データの変換用の速度と
行信号用の速度とで、並列に出力する行列発生手段と、
行列発生手段の発生する変換用の行列で画像データを変
換し変換データを作成する変換手段と、変換データ用大
容量メモリと変換データ用小容量メモリとからなり、変
換データを一時記憶した後、行の順番を変えて出力する
変換データ用メモリと、行列発生手段の出力する行信号
用のデータを行信号に、変換データ用メモリの出力デー
タを列信号にそれぞれ用い、行信号と列信号とを同期さ
せて単純マトリクス型液晶表示手段を駆動する駆動手段
の構成を有している。

【００２８】

【作用】本発明は上記した構成によって、画像データや
変換データのサイズと同じ容量の汎用のダイナミックＲ
ＡＭで、それぞれのバッファメモリを構成し、また、演
算回路の規模が大きくならない直交行列で変換データを
算出し、コントラストが低下しない直交行列を用いて行
電極を駆動することができる。

【００２９】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。図１は本発明の実施例のブロック図
である。図１において、画像データ用大容量メモリ１
は、複数の汎用のダイナミックＲＡＭ（以下、ＤＲＡＭ
と略す。）からなり、外部から入力される１フレーム分
のディジタル画像データであるＮ行Ｍ列の行列Ａを、４
個の汎用ＤＲＡＭに分配して一旦保持し出力する。画像
データ用小容量メモリ２は、汎用ＤＲＡＭの４倍の速度
を持ち、画像データ大容量メモリ１からの行列Ａの４列
分のデータを一旦保持し１列ずつ出力する。列レジスタ
４は、画像データ用小容量メモリ２からの行列Ａの１列
のＮ個のデータを、先頭から順にｎ個（ｎは自然数）ず
つラッチする。行列発生ＲＯＭ３は、１，−１の２値か
らなりｎ行ｎ列の直交行列Ｘのデータを１行単位で出力
する。演算回路５は、行列発生ＲＯＭ３から入力する直
交行列Ｘの行ベクトルと、列レジスタ４のｎ個のデータ
の内積を計算し、変換データであるＮ行Ｍ列の行列Ｂの
１つのデータとして変換データ用小容量メモリ６に転送
する。変換データ用小容量メモリ６は、転送されてくる
行列Ｂの４列分のデータを保持し、行の順番を入れ換え
て行列Ｂ’として出力する。この時、（数２）の直交行
列を（数３）の直交行列に並べ換える場合と同様に、
（数７）のｉ，ｉ’を用い、行列Ｂのｉ行目をｉ’行目
に入れ換える。

【００３０】変換データ用大容量メモリ７は、複数の汎
用ＤＲＡＭからなり、行列Ｂ’を４個の汎用ＤＲＡＭに
分配して一旦保持した後、行列Ｂ’の１行ずつ順に出力
する。Ｄ／Ａ変換器８は、変換データ用大容量メモリ７
から送られてくるディジタルデータをアナログ値に変換
し出力する。列ドライバ９は、１フレーム期間内の時刻
ｉにおいて、Ｄ／Ａ変換器８によって変換された、行列
Ｂ’のｉ行目のＭ個のデータに対応するアナログデータ
に応じた電圧を、単純マトリクス型液晶表示装置１４の
Ｍ個の列電極に印加する。

【００３１】一方、行列発生ＲＯＭ１０は、直交行列Ｘ
の行ベクトルを、行列発生ＲＯＭ３より遅い速度で順に
分配回路１１に出力する。分配回路１１は、Ｎ個のデー
タが格納できる行側電圧用レジスタ１２を、ｎ個ずつ区
切って合計ｍ個（ｍ＝Ｎ／ｎ）のグループを構成し、時
刻ｉにおいて、（数８）から求められるｐ＋１、ｑ＋１
（ｐは０以上ｎ未満の整数、ｑは０以上ｍ未満の整数）
を用いて、ｑ＋１番目のグループにはｎ次の直交行列Ｘ
のｐ＋１行目のデータが、他のグループには０が格納さ
れるように、行列発生ＲＯＭ１０からのデータを分配す
る。

【００３２】

【数８】

【００３３】行側ドライバ１３は、行側電圧用レジスタ
１２に格納されたデータに応じた電圧を、単純マトリク
ス型液晶表示装置１４のＮ個の行電極に印加する。これ
によって、ｎ行ｎ列の直交行列Ｘを用いて、結果的にＮ
行Ｎ列の直交行列Ｚ’の１つの行の各データに応じた電
圧を、単純マトリクス型液晶表示装置１４のＮ本の行電
極に印加することができる。

【００３４】これらの構成要素の内、画像データ用大容
量メモリ１と画像データ小容量メモリ２とから、画像デ
ータを一時保持し１列ごと出力する画像データ用メモリ
ブロック１００が構成され、行列発生ＲＯＭ３と行列発
生ＲＯＭ１０とから、直交行列Ｘの行ベクトルを２つの
速度で並列に出力する行列発生ブロック２００が構成さ
れ、列レジスタ４と演算回路５とから変換データを算出
する変換ブロック３００が構成され、変換データ小容量
メモリ６と変換データ用大容量メモリ７とから、変換デ
ータを一時保持し１行ずつ出力する変換データ用メモリ
ブロック４００が構成され、Ｄ／Ａ変換器８と列ドライ
バ９と分配回路１１と行側電圧用レジスタ１２と行ドラ
イバ１３とから、単純マトリクス型液晶表示装置１４を
駆動する駆動ブロック５００が構成されている。

【００３５】ここで、画像データ用メモリブロック１０
０の詳細な構成、動作を図面を用いて説明する。図２
は、画像データ用大容量メモリ１の構成を示したブロッ
ク図である。図２において、カウンタ１０８は、０から
３までを繰り返しセレクタ１０１に出力する。セレクタ
１０１は、カウンタ１０８の出力データをもとに、汎用
ＤＲＡＭ１０２，１０３，１０４，１０５を選択し、選
択した汎用ＤＲＡＭに入力データを出力する。汎用ＤＲ
ＡＭ１０２，１０３，１０４，１０５は、それぞれ、画
像データのサイズの４分の１の容量を持ち、指定された
アドレスにデータを書き込む前に、そのアドレスに書か
れているデータを読み出す。アドレス発生回路１０７
は、汎用ＤＲＡＭ上で、図１７の(ａ)の方向のアドレス
と、図１７の(ｂ)の方向のアドレスとを１フレームごと
に繰り返し発生する。セレクタ１０６は、カウンタ１０
８の出力データをもとに、汎用ＤＲＡＭ１０２，１０
３，１０４，１０５を選択し、選択した汎用ＤＲＡＭか
らの出力データを出力する。

【００３６】例えば、画像データとして、図３のような
３行１２列の画像データが図中の矢印の順で画像データ
用大容量メモリ１に転送される場合、この画像データは
１つずつ順に、汎用ＤＲＡＭ１０２，１０３，１０４，
１０５に分配され、それぞれ、図１７の(ａ)の方向に書
き込まれるので、図４の(ａ)，(ｂ)，(ｃ)，(ｄ)のよう
な順序および配置で画像データが記憶される。次の１フ
レーム期間においては、各ＤＲＡＭではそれぞれ、図１
７の(ｂ)の方向でデータを読み出すのと同時に、入力さ
れる新しいデータを、前のデータを読み出た場所に書き
込む。したがって、各ＤＲＡＭには、図５の(ａ)，
(ｂ)，(ｃ)，(ｄ)のような順序および配置でデータが書
き込まれる。この時、出力されるデータの順序は、図６
の(ａ)のようになるが、本来図６の(ｂ)の順序で出力さ
れる必要があるため、画像データ用小容量メモリ２は、
図６の(ａ)の順序で転送されてくるデータの４列のデー
タを一時保持した後、図６の(ｂ)の順序で出力する。

【００３７】これらの動作によって、画像データ用大容
量メモリ１は、全体として汎用ＤＲＡＭの持つ高速モー
ドを使用しない場合の速度の４倍の速度を実現し、か
つ、画像データのサイズと同じ容量のメモリで構成で
き、画像データ用小容量メモリ２は、画像データ用大容
量メモリ１からの画像データを４列ごと入力し正しい順
序で出力する。

【００３８】次に、行列発生ＲＯＭ３と演算回路５との
動作を図面を用いて説明する。行列発生ＲＯＭ３は、直
交行列Ｘの行ベクトルを速い方の速度で発生するため、
１フレーム期間中に何度も直交行列Ｘを発生する。例え
ば、図７における直交行列５５と直交行列５８と直交行
列６１とを、１フレーム期間内に出力する。演算回路５
は、転送される画像データをいくつかの部分に分け、そ
れぞれの部分と、行列発生ＲＯＭ３からの出力データと
の計算を行うので、例えば、図７における３つの行列の
積を１フレーム期間中に行う。したがって、行列発生Ｒ
ＯＭ３と演算回路５とによって、図１８のような演算が
なされることになる。

【００３９】ところが、行信号に用いるのは、（数３）
の行列Ｚ’や図８の直交行列５０のような行列であるた
め、演算回路５から出力されるデータは、図８の変換デ
ータ５２と図１８の変換データ５４との行の順序に注目
するとわかるように、行の順序が変ってしまう。そこ
で、変換データ用小容量メモリ６では、例えば、図９の
(ａ)のように本来の行の順序とは違う順序でデータを４
列分一時保持した後、図９の(ｂ)のように正しい順序に
変えて変換データ用大容量メモリ７に出力する。この時
の順序の変更は（数７）のｉ，ｉ’を用いて行うが、そ
れは、直交行列５３のｉ行目をｉ’行目とすると直交行
列５０となるとした場合、それと同様に、変換データ５
４のｉ行目をｉ’行目とすると変換データ５２となるか
らである。

【００４０】図１０は、変換データ用メモリ７の構成を
示したブロック図である。カウンタ７０８は、０から３
までを繰り返しセレクタ７０１に出力する。セレクタ７
０１は、カウンタ７０８の出力データをもとに、汎用Ｄ
ＲＡＭ７０２，７０３，７０４，７０５を選択し、選択
した汎用ＤＲＡＭに入力データを出力する。汎用ＤＲＡ
Ｍ７０２，７０３，７０４，７０５は、それぞれ、変換
データのサイズの４分の１の容量を持ち、指定されたア
ドレスにデータを書き込む前に、そのアドレスに書かれ
ているデータを読み出す。アドレス発生回路７０７は、
汎用ＤＲＡＭ上で、図１７の(ａ)の方向のアドレスと図
１７の(ｂ)の方向のアドレスとを１フレームごとに繰り
返し発生する。セレクタ７０６は、カウンタ７０８の出
力データをもとに、汎用ＤＲＡＭ７０２，７０３，７０
４，７０５を選択し、選択した汎用ＤＲＡＭからの出力
データを出力する。

【００４１】このような構成の変換データ用大容量メモ
リ７に、図９の(ｂ)のような３行１２列の変換データが
図中の矢印の順で転送される場合、この変換データは１
つずつ順に、汎用ＤＲＡＭ７０２，７０３，７０４，７
０５に分配され、それぞれ、図１７の(ｂ)の方向に書き
込まれるので、図１１の(ａ)，(ｂ)，(ｃ)，(ｄ)のよう
な順序および配置で画像データが記憶される。次の１フ
レーム期間において、各ＤＲＡＭではそれぞれ、図１７
の(ａ)の方向でデータを読み出すのと同時に、入力され
る新しいデータを、前のデータを読み出た場所に書き込
む。したがって、各ＤＲＡＭには、図１２の(ａ)，
(ｂ)，(ｃ)，(ｄ)のような順序および配置でデータが書
き込まれる。このようにして変換データ用大容量メモリ
７から出力されたデータは、結果的に図１３のような順
序で出力されることになる。

【００４２】これらの動作によって、変換データ用小容
量メモリ６は、変換データを４列ごと入力し順序を変え
て出力し、変換データ用大容量メモリ７は、汎用ＤＲＡ
Ｍの持つ高速モードを使用しない場合の速度の４倍の速
度を実現し、かつ、変換データのサイズと同じ容量のメ
モリで構成でき、（数３）の行列Ｚ’や直交行列５０の
ような直交行列で変換した変換データ５２の行を順に出
力する。

【００４３】最後に、行列発生ＲＯＭ１０と分配回路１
１とを図１４を用いて説明する。図１４において、直交
行列６４は、行列発生ＲＯＭ１０から出力される直交行
列Ｘの例であるが、行列発生ＲＯＭ１０は、その出力の
速度が行列発生ＲＯＭ３より遅く、１フレーム期間に１
度しか直交行列を発生しない。分配回路１１は、例え
ば、時刻ｉ（＝１０）において、（数８）から求められ
るｐ＝２，ｑ＝１により、直交行列６４のｐ＋１（＝
３）行目のデータを、行側電圧用レジスタ１２のｑ＋１
（＝２）番目のグループに格納し、他のグループには０
を格納する。したがって、直交行列６５を１フレーム期
間に発生することになる。

【００４４】以上のように本発明の実施例によれば、単
純マトリクス型液晶表示手段（単純マトリクス型液晶表
示装置１４）と、画像データ用大容量メモリ（画像デー
タ用大容量メモリ１）と画像データ用小容量メモリ（画
像データ用小容量メモリ２）とからなり、外部から転送
される１フレーム分のディジタル画像データを一時記憶
し出力する画像データ用メモリ（画像データ用メモリブ
ロック１００）と、予め定められた直交行列を画像デー
タの変換用の速度と行信号用の速度とで、並列に出力す
る行列発生手段（行列発生ブロック２００）と、行列発
生手段の発生する変換用の行列で画像データを変換し変
換データを作成する変換手段（変換ブロック３００）
と、変換データ用大容量メモリ（変換データ用大容量メ
モリ７）と変換データ用小容量メモリ（変換データ用大
容量メモリ６）とからなり、変換データを一時記憶した
後、行の順番を変えて出力する変換データ用メモリ（変
換データ用メモリブロック４００）と、行列発生手段の
出力する行信号用のデータを行信号に、変換データ用メ
モリの出力データを列信号にそれぞれ用い、行信号と列
信号とを同期させて液晶表示手段を駆動する駆動手段
（駆動ブロック５００）とから構成され、画像データや
変換データのサイズと同じ容量の汎用のダイナミックＲ
ＡＭで、それぞれのバッファメモリを構成し、また、演
算回路の規模が大きくならない直交行列で変換データを
算出し、コントラストが低下しない直交行列を用いて行
電極を駆動することができる。

【００４５】なお、変換データ用小容量メモリ６と変換
データ用大容量メモリ７の順序を反対にし、変換データ
用大容量メモリ７から出力されるデータの順序を、変換
データ用小容量メモリ６で変えるようにしても同様の効
果が得られる。

【００４６】また、変換データ用小容量メモリ６は、書
き込みの際に行の順序を正しい順序に並べ換え、読み出
しは１行目から順に行っても同様の効果が得られる。

【００４７】

【発明の効果】以上詳細に説明してきたように、本発明
の実施例によれば、単純マトリクス型液晶表示手段と、
画像データ用大容量メモリと画像データ用小容量メモリ
とからなり、外部から転送される１フレーム分のディジ
タル画像データを一時記憶し出力する画像データ用メモ
リと、予め定められた直交行列を画像データの変換用の
速度と行信号用の速度とで、並列に出力する行列発生手
段と、行列発生手段の発生する変換用の行列で画像デー
タを変換し変換データを作成する変換手段と、変換デー
タ用大容量メモリと変換データ用小容量メモリとからな
り、変換データを一時記憶した後、行の順番を変えて出
力する変換データ用メモリと、行列発生手段の出力する
行信号用のデータを行信号に、変換データ用メモリの出
力データを列信号にそれぞれ用い、行信号と列信号とを
同期させて単純マトリクス型液晶表示手段を駆動する駆
動手段とを設けることにより、画像データや変換データ
のサイズと同じ容量の汎用のダイナミックＲＡＭで、そ
れぞれのバッファメモリを構成し、また、演算回路の規
模が大きくならない直交行列で変換データを算出し、コ
ントラストが低下しない直交行列を用いて行電極を駆動
することができる。

【図面の簡単な説明】

【図１】本発明の実施例における単純マトリクス型液晶
パネルの駆動装置のブロック図

【図２】画像データ用大容量メモリ１の構成を示すブロ
ック図

【図３】画像データ用メモリブロック１００からの画像
データの転送順序を示す説明図

【図４】画像データ用大容量メモリ１のあるフレームに
おける画像データの記憶順序と配置を示す配置図

【図５】図１０に示したフレームの次のフレームにおけ
る画像データの記憶順序と配置を示す配置図

【図６】画像データ用小容量メモリ２における画像デー
タの入力順序および出力順序を示す説明図

【図７】画像データを複数の部分に分割して変換データ
を算出した場合の変換データの各データの配置を示す配
置図

【図８】高コントラストの画像を表示できる直交行列を
用いた場合の変換データの各データの配置を示す配置図

【図９】変換データ用小容量メモリ６における変換デー
タの入力順序および出力順序を示す説明図

【図１０】変換データ用大容量メモリ７の構成を示すブ
ロック図

【図１１】変換データ用大容量メモリ７のあるフレーム
における変換データの記憶順序と配置を示す配置図

【図１２】図１５に示したフレームの次のフレームにお
ける変換データの記憶順序と配置を示す配置図

【図１３】変換データ用メモリブロック４００からの変
換データの転送順序を示す説明図

【図１４】行列発生ＲＯＭ１０と分配回路１１の動作を
説明する説明図

【図１５】従来の単純マトリクス型液晶パネルの構造図

【図１６】複数行を同時選択する駆動法の概念を示す説
明図

【図１７】複数行を同時選択する駆動法における画像デ
ータの書き込み、読み出しの方向を示す説明図

【図１８】変換データを算出しやすい直交行列を用いた
場合の変換データの各データの配置を示す説明図

【符号の説明】

１画像データ用大容量メモリ２画像データ用小容量メモリ３行列発生ＲＯＭ４列レジスタ５演算回路６変換データ用大容量メモリ７変換データ用小容量メモリ８Ｄ／Ａ変換器９列ドライバ１０行列発生ＲＯＭ１１分配回路１２行側電圧用レジスタ１３行ドライバ１４単純マトリクス型液晶表示装置１００画像データ用メモリブロック２００行列発生ブロック３００変換ブロック４００変換データ用メモリブロック５００駆動ブロック

Claims

【特許請求の範囲】

【請求項１】行電極と列電極の間に実効値電圧に応答
する液晶を挟持するマトリクス型液晶パネルの駆動装置
であり、外部から転送される１フレーム分のディジタル
画像データを記憶し出力する画像データ用メモリと、前
記行電極を駆動する行信号のパターンを行列として保持
し出力する行列発生手段と、前記行列発生手段の出力デ
ータで前記画像データを変換し、前記列電極を駆動する
列信号のパターンである変換データとして出力する変換
手段と、前記変換データを記憶し出力する変換データ用
メモリと、前記行列発生手段の出力データを前記行信号
に、前記変換データ用メモリの出力データを前記列信号
にそれぞれ用い、前記行信号と前記列信号とを同期させ
て前記液晶パネルを駆動する駆動手段とからなる液晶パ
ネルの駆動装置において、前記画像データ用メモリは、小容量かつ高速なバッファ
メモリである画像データ用小容量メモリと、複数の大容
量かつ低速なバッファメモリにデータを分配すること
で、全体として前記画像データ用高速メモリと同じ速度
を持つ画像データ用大容量メモリとからなり、前記画像
データを一時保持した後、１列ずつ順に出力し、前記変換データ用メモリは、小容量かつ高速なバッファ
メモリである変換データ用小容量メモリと、複数の大容
量かつ低速なバッファメモリにデータを分配すること
で、全体として前記変換データ用高速メモリと同じ速度
を持つ変換データ用大容量メモリとからなり、前記変換
データを一時保持した後、１行ずつ順に出力する液晶パ
ネルの駆動装置。
【請求項２】画像データ用大容量メモリを構成する低
速なバッファメモリは、指定した場所にデータの読み出
しと書き込みとを同時に行い、１フレーム毎に読み出し
と書き込みとの方向を切り換え、画像データ用小容量メ
モリは、前記画像データ用大容量メモリからの出力デー
タの一部を記憶し記憶した順番とは違う順番でデータを
出力する請求項１記載の液晶パネルの駆動装置。
【請求項３】変換データ用小容量メモリは、変換手段
からの出力データの一部を記憶し記憶した順番とは違う
順番でデータを変換データ用大容量メモリに出力し、前
記変換データ用大容量メモリを構成する低速なバッファ
メモリは、指定した場所にデータの読み出しと書き込み
とを同時に行い、１フレーム毎に読み出しと書き込みと
の方向を切り換える請求項１記載の液晶パネルの駆動装
置。
【請求項４】行列発生手段は、行列のデータを二通り
の速度で並列に出力し、変換手段は、画像データ用メモリからの画像データを複
数行からなる組に分け、各組ごとに前記行列発生手段の
速い方の速度で出力されるデータとの演算を行い、駆動手段は、前記行列発生手段の遅い方の速度で出力さ
れるデータを行信号に用い、ある時点の行信号のパター
ンで、液晶パネルの連続した複数行ごとに順番に駆動す
る請求項１，２または３記載の液晶パネルの駆動装置。