JPH07281842A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH07281842A JPH07281842A JP7181294A JP7181294A JPH07281842A JP H07281842 A JPH07281842 A JP H07281842A JP 7181294 A JP7181294 A JP 7181294A JP 7181294 A JP7181294 A JP 7181294A JP H07281842 A JPH07281842 A JP H07281842A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- flash memory
- data
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 230000015654 memory Effects 0.000 claims abstract description 252
- 238000007726 management method Methods 0.000 claims description 54
- 238000012545 processing Methods 0.000 claims description 13
- 238000006467 substitution reaction Methods 0.000 claims description 12
- 238000013500 data storage Methods 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 3
- 238000012790 confirmation Methods 0.000 claims 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 claims 1
- 230000006386 memory function Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 20
- 238000000034 method Methods 0.000 description 19
- 230000010287 polarization Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000126 substance Substances 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【目的】フラッシュメモリを頻繁に書換えて劣化を起こ
し、装置寿命が短くなることを防ぐことを目的とする。 【構成】主格納メモリであるフラッシュメモリと、代替
メモリ用の強誘電体メモリ、そして格納するファイルデ
ータの書換え頻度を調べる書換え頻度管理手段、さらに
外部とデータをやり取りする入出力手段を備える記憶装
置であり、最初、格納ファイルデータは主格納メモリに
格納し、使用するうちに書換え頻度管理手段が書換え頻
度を調べ、書換え頻度が著しく高く、フラッシュメモリ
の寿命を縮めると判断されるファイルを特定できたら、
このファイルの格納場所を強誘電体メモリに遷移させ
る。
し、装置寿命が短くなることを防ぐことを目的とする。 【構成】主格納メモリであるフラッシュメモリと、代替
メモリ用の強誘電体メモリ、そして格納するファイルデ
ータの書換え頻度を調べる書換え頻度管理手段、さらに
外部とデータをやり取りする入出力手段を備える記憶装
置であり、最初、格納ファイルデータは主格納メモリに
格納し、使用するうちに書換え頻度管理手段が書換え頻
度を調べ、書換え頻度が著しく高く、フラッシュメモリ
の寿命を縮めると判断されるファイルを特定できたら、
このファイルの格納場所を強誘電体メモリに遷移させ
る。
Description
【0001】
【産業上の利用分野】本発明は半導体を記憶媒体とした
記憶装置に係り、特に、フラッシュメモリを主な記憶媒
体として、小型で安価なデータファイル記憶装置の長寿
命化方式に関する。
記憶装置に係り、特に、フラッシュメモリを主な記憶媒
体として、小型で安価なデータファイル記憶装置の長寿
命化方式に関する。
【0002】
【従来の技術】フラッシュメモリは電気的書換え可能な
メモリとして最も安価なもののひとつであり、さらに不
揮発性という特徴から、大容量の外部記憶装置の記憶媒
体として注目されている。従来外部記憶装置としては磁
気ディスク記憶装置が最も一般的であったが、携帯型情
報機器には、耐衝撃性能、消費電力といった問題から、
フラッシュメモリを記憶媒体とした記憶装置が脚光を浴
び始めている。しかしながらフラッシュメモリは、書換
え可能回数が10の5乗前後と磁気ディスク装置より大
きく劣るため、磁気ディスクの替わりの記憶媒体として
そのまま置き換えることはできないというのが一般的な
見解である。そこでフラッシュメモリを保護するための
方式を取り入れる必要がある。特願平4−99891号
公報はその方式を示したものであり、この方式によりフ
ラッシュメモリを記憶媒体とした磁気ディスク装置互換
の外部記憶装置を実現できる。本従来例の特徴は、外部
記憶装置としての記憶容量と等しいフラッシュメモリア
レイとは別に、書換え可能回数を越えて使用不可能とな
ったメモリを代替するためのフラッシュメモリを備えた
ことにある。つまり、使用不可能となったフラッシュメ
モリは使わないこととして、替わりに、予め用意してあ
る代替用のメモリにその記憶領域を移してしまう方式で
ある。これにより、ある記憶領域が頻繁に書き替えられ
て使用不可能になっても、装置全体は問題なく動作を続
けることができる。
メモリとして最も安価なもののひとつであり、さらに不
揮発性という特徴から、大容量の外部記憶装置の記憶媒
体として注目されている。従来外部記憶装置としては磁
気ディスク記憶装置が最も一般的であったが、携帯型情
報機器には、耐衝撃性能、消費電力といった問題から、
フラッシュメモリを記憶媒体とした記憶装置が脚光を浴
び始めている。しかしながらフラッシュメモリは、書換
え可能回数が10の5乗前後と磁気ディスク装置より大
きく劣るため、磁気ディスクの替わりの記憶媒体として
そのまま置き換えることはできないというのが一般的な
見解である。そこでフラッシュメモリを保護するための
方式を取り入れる必要がある。特願平4−99891号
公報はその方式を示したものであり、この方式によりフ
ラッシュメモリを記憶媒体とした磁気ディスク装置互換
の外部記憶装置を実現できる。本従来例の特徴は、外部
記憶装置としての記憶容量と等しいフラッシュメモリア
レイとは別に、書換え可能回数を越えて使用不可能とな
ったメモリを代替するためのフラッシュメモリを備えた
ことにある。つまり、使用不可能となったフラッシュメ
モリは使わないこととして、替わりに、予め用意してあ
る代替用のメモリにその記憶領域を移してしまう方式で
ある。これにより、ある記憶領域が頻繁に書き替えられ
て使用不可能になっても、装置全体は問題なく動作を続
けることができる。
【0003】
【発明が解決しようとする課題】フラッシュメモリを磁
気ディスクと置き換えて使用するときに、フラッシュメ
モリの寿命が問題となるのは、FAT(ファイルアロケ
ーションテーブル)によるファイル管理を行っているこ
とである。FATとは、ファイルの物理的な格納位置を
示すテーブルであり、格納してある全ファイルの管理情
報が集められている。そしてFATもディスク上に一つ
のファィルとして格納してあるが、格納ファイルの書き
込みや書き換え時に必ず書換えられてしまうファイルと
なる。従って、全ファイルの書換え回数の累計がFAT
の書換え回数になる。1分に1回のファイル書換えが発
生したとすると、1年間で50万回以上のFATの書換
えが発生することになる。これがフラッシュメモリ上で
行われたとすると、例えばフラッシュメモリの書換え保
証回数を10万回とすると、1年間で代替処理を5回行
う必要がある。100MBの容量のファイル装置のFA
Tの容量が200KB程度であるとすれば、1MBの代
替メモリが必要である。もしこの記憶装置を5年間使用
するならば5MBの代替メモリとなる。つまり、以上の
条件のもとでは記憶容量の5%の代替メモリが必要とな
る。これは価格的にも、実装面積上も無駄が大きいとい
える。またさらに条件の厳しい使用環境では、それ以上
の代替メモリ容量が要求される。従来技術では以上の点
が考慮されていない。
気ディスクと置き換えて使用するときに、フラッシュメ
モリの寿命が問題となるのは、FAT(ファイルアロケ
ーションテーブル)によるファイル管理を行っているこ
とである。FATとは、ファイルの物理的な格納位置を
示すテーブルであり、格納してある全ファイルの管理情
報が集められている。そしてFATもディスク上に一つ
のファィルとして格納してあるが、格納ファイルの書き
込みや書き換え時に必ず書換えられてしまうファイルと
なる。従って、全ファイルの書換え回数の累計がFAT
の書換え回数になる。1分に1回のファイル書換えが発
生したとすると、1年間で50万回以上のFATの書換
えが発生することになる。これがフラッシュメモリ上で
行われたとすると、例えばフラッシュメモリの書換え保
証回数を10万回とすると、1年間で代替処理を5回行
う必要がある。100MBの容量のファイル装置のFA
Tの容量が200KB程度であるとすれば、1MBの代
替メモリが必要である。もしこの記憶装置を5年間使用
するならば5MBの代替メモリとなる。つまり、以上の
条件のもとでは記憶容量の5%の代替メモリが必要とな
る。これは価格的にも、実装面積上も無駄が大きいとい
える。またさらに条件の厳しい使用環境では、それ以上
の代替メモリ容量が要求される。従来技術では以上の点
が考慮されていない。
【0004】
【課題を解決するための手段】上記課題は、代替メモリ
として、フラッシュメモリを用いずに、強誘電体メモリ
を用いることにより解決する。強誘電体メモリとはセル
構造はDRAMと類似しており、スタック用のキャパシ
タに強誘電体を用いたものである。通常のDRAMでは
キャパシタの誘電率が低いため、リフレッシュを行わな
いとデータが保存できず、電源の供給を停止すれば当然
データは失われる。しかし強誘電体メモリでは、電源の
供給を停止しても、何年間というレベルでデータを保存
することができる。そしてこのメモリの寿命はデータの
反転回数により規定されるが、現状で1億回以上を保証
しているものがある。これは1分毎に書換えが起こって
も、200年間を保証する値である。従って、代替メモ
リに強誘電体メモリを用いれば前記課題は解決される。
として、フラッシュメモリを用いずに、強誘電体メモリ
を用いることにより解決する。強誘電体メモリとはセル
構造はDRAMと類似しており、スタック用のキャパシ
タに強誘電体を用いたものである。通常のDRAMでは
キャパシタの誘電率が低いため、リフレッシュを行わな
いとデータが保存できず、電源の供給を停止すれば当然
データは失われる。しかし強誘電体メモリでは、電源の
供給を停止しても、何年間というレベルでデータを保存
することができる。そしてこのメモリの寿命はデータの
反転回数により規定されるが、現状で1億回以上を保証
しているものがある。これは1分毎に書換えが起こって
も、200年間を保証する値である。従って、代替メモ
リに強誘電体メモリを用いれば前記課題は解決される。
【0005】
【作用】上記手段によれば、頻繁に書換えが起きるFA
Tは、格納領域を強誘電体メモリに代替されることにな
る。強誘電体メモリに格納されたFATはその後頻繁に
書換えが続いても、実使用上強誘電体メモリを使用不能
に陥らせることは実現的に考えられない。つまり代替メ
モリは少なくともFATの容量を備えれば、FATの書
換えによるフラッシュメモリの劣化はなくなり、装置の
長寿命化が図れる。またその時の価格、実装面積の増加
は少なくすませることができるようになる。
Tは、格納領域を強誘電体メモリに代替されることにな
る。強誘電体メモリに格納されたFATはその後頻繁に
書換えが続いても、実使用上強誘電体メモリを使用不能
に陥らせることは実現的に考えられない。つまり代替メ
モリは少なくともFATの容量を備えれば、FATの書
換えによるフラッシュメモリの劣化はなくなり、装置の
長寿命化が図れる。またその時の価格、実装面積の増加
は少なくすませることができるようになる。
【0006】
【実施例】本発明の実施例を図を用いて説明する。図1
は本発明の実施例の構成図であり、図中、1はデータ格
納の主メモリとなるフラッシュメモリ、2は代替用のメ
モリとしての強誘電体メモリ、3はファイルのアクセス
制御やメモリの制御、代替制御を行うコントローラ、4
はファイル管理やフラッシュメモリの劣化管理を行うた
めのデータを記録する管理テーブル、5はホストの情報
機器の外部バスである。図2はコントローラ3の内部構
成を示した図であり、11はホストバスからのアクセス
要求とアクセス内容を受け付けるレジスタ等を備え、ま
たデータの入出力を制御するインタフェース制御回路、
12はプログラムに従って他の制御回路の処理設定や格
納ファイルデータの管理、書換え頻度の判定など、全て
の制御を行うCPU、13はCPU12が様々な制御を
行うプログラムやデータを格納したROM、14はCP
U12がプログラムの実行時のワークエリアとして使用
するRAM、15はフラッシュメモリ1や強誘電体メモ
リ2をアクセスするためのメモリ制御回路、16はフラ
ッシュメモリ1の書き込みや消去の制限時間のチェック
などに用いるタイマである。図3は本発明の実現のため
にROM13に格納されているCPU12が実行するプ
ログラムの動作を示すフローチャートである。次に図
1、図2の構成図を用い、図3のフローチャートに従っ
て、本発明の動作を説明する。まず自己診断や内部レジ
スタの初期設定などのイニシャライズ処理(a)を終え
たあと、外部バス5を介してホストからのアクセス要求
待ち(b)となる。ホストからのアクセス要求とアクセ
ス内容がコントローラ3のインタフェース制御回路11
に与えられたら、CPU12はそのアクセス内容を判別
し、ホストより受け取ったデータからアクセス対象のデ
ータの格納場所(アドレス)を算出する(c)。そして
算出した格納場所に対応する管理テーブル4のデータを
読み出し、アクセス対象はフラッシュメモリ1上か強誘
電体メモリ2上かを判断する(d)。フラッシュメモリ
1上であれば、要求されたアクセスがリードかライトか
で区別する(e)。リードアクセスであればフラッシュ
メモリ1からの読み出しを行い(f)、それが終了すれ
ばホストからのアクセス要求待ちに戻る。ライトアクセ
スである場合には、最初にデータを書き込む領域の消去
処理を行う(g)。そして管理テーブル4に劣化情報を
記録し(h)、書換えの頻度を判定する(i)。もしそ
の劣化情報から書き込みが頻繁に行われている領域であ
ると判断されたら、その領域はフラッシュメモリ1への
書き込みを行わず、強誘電体メモリ2に書き込み
(j)、その格納情報を管理テーブル4に書き込む
(k)。書き込みの頻度がそれほど高くないか、あるい
はまだ判断しかねる段階であれば、フラッシュメモリの
消去した領域への書き込みを行う(l)。そしてホスト
からのアクセス要求待ちに戻る。一方(d)で強誘電体
メモリ2へのアクセスであれば、管理テーブルを読み出
してアクセスするアドレスを確認し(m)、アクセス要
求に従って強誘電体メモリ2をアクセスする(n)。そ
してこれが終了したらアクセス要求待ちに戻る。さら
に、図6(l)にフラッシュメモリへのライトアクセス
を行う際の動作のフローチャートを示した。図3のフロ
ーチャートにおける(g)から(l)までを、フラッシ
ュメモリの消去回数により頻度を診断する方式に従っ
て、具体化している。なお以上の動作を実行するプログ
ラムがROM13に格納されており、CPU12はこれ
を読み出して、実行し、フラッシュメモリ1や強誘電体
メモリ2、あるいは管理テーブル4などのコントローラ
3の外部のメモリをアクセスする際にはメモリ制御回路
15に動作を指示する。また一時的なデータの保存など
の際に適宜RAM14を使用する。次に管理テーブル4
の詳細な説明を述べる。図4は管理テーブル4の一例を
示したものであり、図中31はテーブル内のある16ビ
ット(2バイト)の記憶領域であり、テーブルデータの
最小単位である。この各テーブルデータは、ホストとな
る情報機器が指定する論理的なデータ格納アドレスに1
対1に対応している。32はこの単位テーブルデータ3
1に対応する論理的なアドレスのデータを格納している
メモリが、フラッシュメモリ1であるか強誘電体メモリ
2であるかを示すビット。33は格納メモリビット32
がフラッシュメモリ1を示していたら消去回数を示すビ
ット群となり、強誘電体メモリ2を示していたら強誘電
体メモリ2上の格納アドレスを示すビット群となる。図
の下方には使用例も2つ記載している。では本実施例の
テーブルの使用方法について説明する。まず本記憶装置
の動作初期段階では、フラッシュメモリ1はどの消去ブ
ロックも劣化していないものとして、どの単位テーブル
データ31の格納メモリビット32も、フラッシュメモ
リ1を示している(図では”0”としている)ようにす
る。この状態では、ホストからのアクセス要求において
は、与えられる論理的なアドレスからフラッシュメモリ
1上の物理的に該当する領域を単純に割り出してアクセ
スすれば良いことになる。そしてファイルデータの書換
えが起きて、フラッシュメモリのある消去ブロックが消
去されたら、ビット群33は消去回数を記録するものと
して、0からカウントアップしていく。そしてこの消去
回数の記録が規定の値に達したら、フラッシュメモリへ
の書換えが頻繁に起こる領域であると判断する。つま
り、本実施例では図3のフローチャートにおける(i)
の劣化管理情報は消去回数により表すことになり、図6
(l)の動作に対応している。フラッシュメモリ1から
強誘電体メモリ2への代替が起きたら格納メモリビット
32は強誘電体メモリ2を示す(図では”1”としてい
る)ように書換え、ビット群33は消去回数を記録する
必要はなくなるため、このビット群を、強誘電体メモリ
2における格納アドレスを記録するように記録内容を変
える。そして以後のこの単位データテーブル31に対応
する領域のアクセスにおいては、ビット群33に示され
る強誘電体メモリ2のアドレスをアクセスする。
は本発明の実施例の構成図であり、図中、1はデータ格
納の主メモリとなるフラッシュメモリ、2は代替用のメ
モリとしての強誘電体メモリ、3はファイルのアクセス
制御やメモリの制御、代替制御を行うコントローラ、4
はファイル管理やフラッシュメモリの劣化管理を行うた
めのデータを記録する管理テーブル、5はホストの情報
機器の外部バスである。図2はコントローラ3の内部構
成を示した図であり、11はホストバスからのアクセス
要求とアクセス内容を受け付けるレジスタ等を備え、ま
たデータの入出力を制御するインタフェース制御回路、
12はプログラムに従って他の制御回路の処理設定や格
納ファイルデータの管理、書換え頻度の判定など、全て
の制御を行うCPU、13はCPU12が様々な制御を
行うプログラムやデータを格納したROM、14はCP
U12がプログラムの実行時のワークエリアとして使用
するRAM、15はフラッシュメモリ1や強誘電体メモ
リ2をアクセスするためのメモリ制御回路、16はフラ
ッシュメモリ1の書き込みや消去の制限時間のチェック
などに用いるタイマである。図3は本発明の実現のため
にROM13に格納されているCPU12が実行するプ
ログラムの動作を示すフローチャートである。次に図
1、図2の構成図を用い、図3のフローチャートに従っ
て、本発明の動作を説明する。まず自己診断や内部レジ
スタの初期設定などのイニシャライズ処理(a)を終え
たあと、外部バス5を介してホストからのアクセス要求
待ち(b)となる。ホストからのアクセス要求とアクセ
ス内容がコントローラ3のインタフェース制御回路11
に与えられたら、CPU12はそのアクセス内容を判別
し、ホストより受け取ったデータからアクセス対象のデ
ータの格納場所(アドレス)を算出する(c)。そして
算出した格納場所に対応する管理テーブル4のデータを
読み出し、アクセス対象はフラッシュメモリ1上か強誘
電体メモリ2上かを判断する(d)。フラッシュメモリ
1上であれば、要求されたアクセスがリードかライトか
で区別する(e)。リードアクセスであればフラッシュ
メモリ1からの読み出しを行い(f)、それが終了すれ
ばホストからのアクセス要求待ちに戻る。ライトアクセ
スである場合には、最初にデータを書き込む領域の消去
処理を行う(g)。そして管理テーブル4に劣化情報を
記録し(h)、書換えの頻度を判定する(i)。もしそ
の劣化情報から書き込みが頻繁に行われている領域であ
ると判断されたら、その領域はフラッシュメモリ1への
書き込みを行わず、強誘電体メモリ2に書き込み
(j)、その格納情報を管理テーブル4に書き込む
(k)。書き込みの頻度がそれほど高くないか、あるい
はまだ判断しかねる段階であれば、フラッシュメモリの
消去した領域への書き込みを行う(l)。そしてホスト
からのアクセス要求待ちに戻る。一方(d)で強誘電体
メモリ2へのアクセスであれば、管理テーブルを読み出
してアクセスするアドレスを確認し(m)、アクセス要
求に従って強誘電体メモリ2をアクセスする(n)。そ
してこれが終了したらアクセス要求待ちに戻る。さら
に、図6(l)にフラッシュメモリへのライトアクセス
を行う際の動作のフローチャートを示した。図3のフロ
ーチャートにおける(g)から(l)までを、フラッシ
ュメモリの消去回数により頻度を診断する方式に従っ
て、具体化している。なお以上の動作を実行するプログ
ラムがROM13に格納されており、CPU12はこれ
を読み出して、実行し、フラッシュメモリ1や強誘電体
メモリ2、あるいは管理テーブル4などのコントローラ
3の外部のメモリをアクセスする際にはメモリ制御回路
15に動作を指示する。また一時的なデータの保存など
の際に適宜RAM14を使用する。次に管理テーブル4
の詳細な説明を述べる。図4は管理テーブル4の一例を
示したものであり、図中31はテーブル内のある16ビ
ット(2バイト)の記憶領域であり、テーブルデータの
最小単位である。この各テーブルデータは、ホストとな
る情報機器が指定する論理的なデータ格納アドレスに1
対1に対応している。32はこの単位テーブルデータ3
1に対応する論理的なアドレスのデータを格納している
メモリが、フラッシュメモリ1であるか強誘電体メモリ
2であるかを示すビット。33は格納メモリビット32
がフラッシュメモリ1を示していたら消去回数を示すビ
ット群となり、強誘電体メモリ2を示していたら強誘電
体メモリ2上の格納アドレスを示すビット群となる。図
の下方には使用例も2つ記載している。では本実施例の
テーブルの使用方法について説明する。まず本記憶装置
の動作初期段階では、フラッシュメモリ1はどの消去ブ
ロックも劣化していないものとして、どの単位テーブル
データ31の格納メモリビット32も、フラッシュメモ
リ1を示している(図では”0”としている)ようにす
る。この状態では、ホストからのアクセス要求において
は、与えられる論理的なアドレスからフラッシュメモリ
1上の物理的に該当する領域を単純に割り出してアクセ
スすれば良いことになる。そしてファイルデータの書換
えが起きて、フラッシュメモリのある消去ブロックが消
去されたら、ビット群33は消去回数を記録するものと
して、0からカウントアップしていく。そしてこの消去
回数の記録が規定の値に達したら、フラッシュメモリへ
の書換えが頻繁に起こる領域であると判断する。つま
り、本実施例では図3のフローチャートにおける(i)
の劣化管理情報は消去回数により表すことになり、図6
(l)の動作に対応している。フラッシュメモリ1から
強誘電体メモリ2への代替が起きたら格納メモリビット
32は強誘電体メモリ2を示す(図では”1”としてい
る)ように書換え、ビット群33は消去回数を記録する
必要はなくなるため、このビット群を、強誘電体メモリ
2における格納アドレスを記録するように記録内容を変
える。そして以後のこの単位データテーブル31に対応
する領域のアクセスにおいては、ビット群33に示され
る強誘電体メモリ2のアドレスをアクセスする。
【0007】ところで強誘電体メモリ2の記憶容量は限
られているため、フラッシュメモリ1から強誘電体メモ
リ2に移すことができる容量には限りがある。強誘電体
メモリ2の容量は装置寿命と書換え頻度の予想値から決
定しなければならない。そして強誘電体メモリ2を代替
により使い果たしてしまったら、もはや書換え頻度の管
理や代替処理は不必要となるため、図3のフローチャー
トは図5のフローチャートへと動作を変えるべきであ
る。
られているため、フラッシュメモリ1から強誘電体メモ
リ2に移すことができる容量には限りがある。強誘電体
メモリ2の容量は装置寿命と書換え頻度の予想値から決
定しなければならない。そして強誘電体メモリ2を代替
により使い果たしてしまったら、もはや書換え頻度の管
理や代替処理は不必要となるため、図3のフローチャー
トは図5のフローチャートへと動作を変えるべきであ
る。
【0008】また、強誘電体メモリには分極という動作
が必要な構造のものがある。強誘電体メモリは、名前の
示すとおり、強誘電体に電荷を蓄えることによりデータ
を記憶する。この強誘電体は、データを反転する、すな
わち電荷を蓄えたり、放出すること(転極)により劣化
を起こす。これはデータの書き込み時はもちろん、デー
タの読み出し時にも強誘電体の電荷を放出するため、起
きることになる。そのため強誘電体の転極を常に起こさ
ないよう、強誘電体の電荷を変化させずにデータの読み
書きができるモードを備える強誘電体メモリが実用化さ
れている。もちろんこのモードではデータは揮発性の記
憶状態であり、電力の供給を停止すればデータは失われ
る。つまりデータのバックアップが必要なときに、強誘
電体への電荷の出し入れを行えば良い。この分極を行う
タイミングとしては、強誘電体メモリの分極回数の寿命
と目標とする装置寿命から時間を算出する。算出式を
(式1)として示した。
が必要な構造のものがある。強誘電体メモリは、名前の
示すとおり、強誘電体に電荷を蓄えることによりデータ
を記憶する。この強誘電体は、データを反転する、すな
わち電荷を蓄えたり、放出すること(転極)により劣化
を起こす。これはデータの書き込み時はもちろん、デー
タの読み出し時にも強誘電体の電荷を放出するため、起
きることになる。そのため強誘電体の転極を常に起こさ
ないよう、強誘電体の電荷を変化させずにデータの読み
書きができるモードを備える強誘電体メモリが実用化さ
れている。もちろんこのモードではデータは揮発性の記
憶状態であり、電力の供給を停止すればデータは失われ
る。つまりデータのバックアップが必要なときに、強誘
電体への電荷の出し入れを行えば良い。この分極を行う
タイミングとしては、強誘電体メモリの分極回数の寿命
と目標とする装置寿命から時間を算出する。算出式を
(式1)として示した。
【0009】 (装置寿命年数)×365×24×60×60/(保証分極回数)…(式1) 本式で算出された値以上の時間(単位は秒)ごとに分極
を行うことにより、装置寿命年数以内に強誘電体メモリ
が劣化して使用不可能になることはない。例えば目標と
する装置寿命を10年とし、使用する強誘電体メモリの
保証分極回数を1億回とすると、約3.2秒ごとに分極
すれば目標を達成できる。もし計算値が本例のように数
秒程度であれば、分極間隔として適当な時間といえる。
記憶装置の使用者は、記憶装置の使用後数秒以上経過す
れば、電源を落すことができる。あるいは本電源遮断後
数秒間の動作を許す補助電源を備えれば、突然の停電に
も対応できるようになる。
を行うことにより、装置寿命年数以内に強誘電体メモリ
が劣化して使用不可能になることはない。例えば目標と
する装置寿命を10年とし、使用する強誘電体メモリの
保証分極回数を1億回とすると、約3.2秒ごとに分極
すれば目標を達成できる。もし計算値が本例のように数
秒程度であれば、分極間隔として適当な時間といえる。
記憶装置の使用者は、記憶装置の使用後数秒以上経過す
れば、電源を落すことができる。あるいは本電源遮断後
数秒間の動作を許す補助電源を備えれば、突然の停電に
も対応できるようになる。
【0010】図4の管理テーブルは強誘電体メモリ2を
共用することにより、部品数の削減を図ることができ
る。小さい単位の書換えが可能で、不揮発性であること
から、管理テーブルに強誘電体メモリ2を使用するのが
最適である。そこで代替メモリ領域と区別して管理テー
ブル領域を同じ強誘電体メモリ2内に設けることによ
り、代替メモリ領域が少なくなってしまうが、小型で安
価な記憶装置、例えばカード型の記憶装置を実現するに
は効果的である。
共用することにより、部品数の削減を図ることができ
る。小さい単位の書換えが可能で、不揮発性であること
から、管理テーブルに強誘電体メモリ2を使用するのが
最適である。そこで代替メモリ領域と区別して管理テー
ブル領域を同じ強誘電体メモリ2内に設けることによ
り、代替メモリ領域が少なくなってしまうが、小型で安
価な記憶装置、例えばカード型の記憶装置を実現するに
は効果的である。
【0011】本実施例によれば、コントローラ内のRO
M上のプログラムを適宜変えることにより、これまで述
べてきた様々な方式を選択して適用することが比較的容
易である。また各メモリの容量も容易に可変となるの
で、システム構築後も記憶容量の設定や装置寿命の設定
に自由度がある。また管理テーブルの単位を16ビット
としたことにより、2バイト単位となり扱いがしやす
く、また消去回数は最大で3万回以上記録することがで
きる。また代替用の格納アドレスも3万領域以上であ
り、1領域を512バイトとすれば16Mバイトの代替
領域をもつことができる。なお、この管理テーブルの大
きさは記憶容量や、頻度管理の方式、代替領域の容量な
どから、8ビットや24ビットあるいはその他のビット
数に調整する必要が生じ得る。その他の効果として、強
誘電体メモリの全ての領域への代替が終了してしまった
ら、頻度管理をやめることにより、処理スピードの向上
が期待できる。
M上のプログラムを適宜変えることにより、これまで述
べてきた様々な方式を選択して適用することが比較的容
易である。また各メモリの容量も容易に可変となるの
で、システム構築後も記憶容量の設定や装置寿命の設定
に自由度がある。また管理テーブルの単位を16ビット
としたことにより、2バイト単位となり扱いがしやす
く、また消去回数は最大で3万回以上記録することがで
きる。また代替用の格納アドレスも3万領域以上であ
り、1領域を512バイトとすれば16Mバイトの代替
領域をもつことができる。なお、この管理テーブルの大
きさは記憶容量や、頻度管理の方式、代替領域の容量な
どから、8ビットや24ビットあるいはその他のビット
数に調整する必要が生じ得る。その他の効果として、強
誘電体メモリの全ての領域への代替が終了してしまった
ら、頻度管理をやめることにより、処理スピードの向上
が期待できる。
【0012】次の実施例は書換え頻度の大小を、実際の
フラッシュメモリの劣化から判断するものである。図6
(2)は本実施例を実現するフローチャートであり、図
3のフローチャートの書き込みアクセスの実行部分につ
いて(図3:g〜l)示している。消去を行う際にタイ
マ16を起動し、消去に要する時間を図り、その長短に
より劣化度を判定する。これは、フラッシュメモリの書
換え回数の増加による劣化の症状として消去時間が遅延
するという性質を利用するものである。消去時間の長さ
を、使用開始時の長さから保証されている最長の長さま
での間で、2あるいはそれ以上の段階にわけ、劣化が進
むことが検出できる。なお書き込み時間を測定して劣化
度の進行を把握する方法も可能である。フラッシュメモ
リによっては、消去時間の大小より書き込み時間の大小
の方が、より劣化度を正確に把握できるものもある。フ
ラッシュメモリの構造やデバイスの特性上から、劣化が
より正確に把握できる方法を選択して適用すべきであ
る。なお、いずれにしても本実施例においては消去回数
の記録は必要ないため、図4のビット群33には、代替
が起きるまでは記録する必要はない。もし各領域の劣化
度を把握している必要があれば、消去あるいは書き込み
の所要時間から得られた劣化のレベルを記述すればよ
い。本実施例によれば、頻度管理のための記録データは
ないため、管理テーブルの簡略化が図れる。また、実際
の劣化度を頻度管理のデータとできることから、寿命の
延長という意味で、最も効果の高い実質的な方式であ
る。
フラッシュメモリの劣化から判断するものである。図6
(2)は本実施例を実現するフローチャートであり、図
3のフローチャートの書き込みアクセスの実行部分につ
いて(図3:g〜l)示している。消去を行う際にタイ
マ16を起動し、消去に要する時間を図り、その長短に
より劣化度を判定する。これは、フラッシュメモリの書
換え回数の増加による劣化の症状として消去時間が遅延
するという性質を利用するものである。消去時間の長さ
を、使用開始時の長さから保証されている最長の長さま
での間で、2あるいはそれ以上の段階にわけ、劣化が進
むことが検出できる。なお書き込み時間を測定して劣化
度の進行を把握する方法も可能である。フラッシュメモ
リによっては、消去時間の大小より書き込み時間の大小
の方が、より劣化度を正確に把握できるものもある。フ
ラッシュメモリの構造やデバイスの特性上から、劣化が
より正確に把握できる方法を選択して適用すべきであ
る。なお、いずれにしても本実施例においては消去回数
の記録は必要ないため、図4のビット群33には、代替
が起きるまでは記録する必要はない。もし各領域の劣化
度を把握している必要があれば、消去あるいは書き込み
の所要時間から得られた劣化のレベルを記述すればよ
い。本実施例によれば、頻度管理のための記録データは
ないため、管理テーブルの簡略化が図れる。また、実際
の劣化度を頻度管理のデータとできることから、寿命の
延長という意味で、最も効果の高い実質的な方式であ
る。
【0013】以上の実施例においては、フラッシュメモ
リの劣化が進行し、ある段階に達したら、その領域を強
誘電体メモリに代替して信頼性を維持する、としていた
が、消去回数の記録や、消去、書き込み時間の測定は、
フラッシュメモリの劣化の進行を監視することを目的と
しているわけではなく、その領域の書換え頻度の大小を
把握するために行っている。従って書換え頻度が比較的
大きいものを特定できれば、それ以上フラッシュメモリ
の劣化を監視する必要はない。一つの考え方として規定
回数を保証消去回数に等しくし、保証される限度の消去
を行ったら代替を行う、ということもできる。あるい
は、消去回数も記録せずに消去あるいは書き込みが不可
能になったら代替を行うようにすればより単純になる。
これによれば、フラッシュメモリを限界まで使用して、
信頼性が失われたところで代替を行うことになり、信頼
性という面で非常に有用である。しかしフラッシュメモ
リが使用不能になるまで使用し続けるのは、フラッシュ
メモリの無駄使いといえる。書換え頻度が大きいと判断
できたら、ただちに強誘電体メモリへの代替を行って、
フラッシュメモリを有効利用すべきである。例えば消去
回数による劣化の判断において、フラッシュメモリの書
換え回数の限界の10%の回数で代替を行えば、残り9
0%の消去回数を利用できる。消去書き込み時間の測定
では、寿命の10%程度の使用状態時に要する推定時間
を代替の規定時間とすれば、同様に残り90%程度の書
換え使用を他で利用できる。もし10%の使用時期では
書換え頻度の判定に不足するのであれば20%、あるい
はそれ以上使用する必要がある場合も考えられる。逆に
10%まで使用しなくても頻度が判定できると考えられ
れば、5%、あるいはそれ以下の使用時期で代替を行っ
ても良い。そして代替が行われて他への応用が可能とな
ったフラッシュメモリを、実際に利用した実施例を図7
に示した。図7(1)は、強誘電体メモリによる代替メ
モリが全て使用され、もはや代替ができない状態になっ
た後で使用不能に陥ったフラッシュメモリが出てきた
ら、その代替用に使用した実施例である。図7(2)
は、代替されたフラッシュメモリを新しい記憶領域とし
て追加して、記憶容量の増量を図るという実施例であ
る。図中、1,2はすでに述べたようにそれぞれフラッ
シュメモリと強誘電体メモリである。51は主格納メモ
リであるフラッシュメモリ1の単位記憶領域であり、ホ
ストが管理しているデータの単位でもある。通常フラッ
シュメモリの消去ブロック単位と等しいか、その整数分
の1の大きさである。52はその領域が格納しているフ
ァイルデータの論理的な格納アドレスである。つまりホ
スト側がアクセス時に指定する論理的なアドレス値であ
る。53は代替メモリである強誘電体メモリ2の単位記
憶領域であり、フラッシュメモリ1のそれと同一容量で
ある。54のように〇が付された領域は、強誘電体メモ
リ2の、ある領域に代替が行われて、使用可能状態に置
かれたフラッシュメモリの領域である。55のように×
が付けられた領域は使用不可能となった領域であること
を示している。また、図7(1)の実施例では、フラッ
シュメモリ1のA−3の領域が論理アドレス番号{3}
として使用されていたが、書換え頻度が高いと判定さ
れ、強誘電体メモリ2のα−1の領域に代替が行われた
ことを示している。その他同様にフラッシュメモリ1の
A−4,B−2の領域などもα−2,α−3に代替が行
われている。そして強誘電体メモリ2の全ての領域が代
替に使い果たされている状態となっている。この状態に
おいては書換え頻度の管理はすでに停止しているとす
る。そしてここでフラッシュメモリ1のF−5が強誘電
体メモリ2との代替を行えなかったため、消去回数が限
界を越えてしまい、使用不可能な状態に陥っている。こ
の時、フラッシュメモリ1のF−5の代替領域としてフ
ラッシュメモリ1のA−3を使用する。A−3にはもと
もとF−5に格納されていた論理アドレス番号{45}
が格納されている。A−3はまだ劣化度の低い状態で代
替されているため、問題なく使用できるはずである。図
7(2)では強誘電体メモリ2との代替がある程度行わ
れている段階であるが、代替がすでに行われているフラ
ッシュメモリ1の領域A−3が、フラッシュメモリ1全
体で格納し得る64個の領域のデータを越える、論理ア
ドレス番号{65}のデータを格納している。これは代
替された後、新たな格納領域として用いることにより、
記憶容量を増加している。つまり強誘電体メモリ2も格
納領域として全体容量に加えて使用する。これをさらに
応用したのが図8である。図7と同様の記号を用いてい
るが、図7(2)と異なる点は、最初から強誘電体メモ
リ2を格納領域として用い、代替領域としてではなく交
換領域として用いている。つまりフラッシュメモリ1上
で書換え頻度が高いと判断された領域を強誘電体メモリ
2の領域と交換して、書換え頻度の低いデータと入替
え、強誘電体メモリ2に書換え頻度の高いデータを集め
てしまう、という考え方である。このときDOS(ディ
スクオペレーティングシステム)で用いられるFAT
(ファイルアロケーションテーブル)は、全ファイルの
中で、比較的始めの方の論理アドレスに格納されること
が多いため、強誘電体メモリ2は論理アドレスの小さい
領域を割り当てていた方が、領域交換の手間が省ける可
能性が高い。図7ではそれを実践している。なお以上の
図7や図8で行われた領域の代替、あるいは交換の判断
をするための情報や、結果を示す情報を管理テーブル4
に記録する必要がある。例えば図7(1)の実施例で
は、領域A−3に対応する管理テーブルの情報は、論理
アドレス番号{3}のデータが強誘電体メモリ2の領域
α−1に格納されていることを記録しているため、領域
A−3が論理アドレス番号{45}のデータを格納して
いることを示すデータは、領域F−5に対応する管理テ
ーブルに格納すべきである。このとき図4の管理テーブ
ル31のビット32はフラッシュメモリに格納している
ことを示し、ビット群33には格納アドレス(A−3)
を記録する。消去回数管理の方式におけるもともとの動
作では、ビット32がフラッシュメモリを示していると
きにはビット群33には消去回数を記録することになっ
ているが、強誘電体メモリ2がすべて代替領域として使
われ、書換え頻度の管理を行わなくなった後では、ビッ
ト群33は常に格納アドレスを記録するように制御を切
り換えれば良い。一方、図7(2)の実施例では、新た
な格納領域である論理アドレスに対応する管理テーブル
をあらかじめ用意しておく必要がある。つまり、図7を
用いれば、実際には存在しない領域I−1,I−2など
を仮想し、これに対応する管理テーブルを備えることと
すればよい。この場合、仮想領域の頻度管理も必要とな
るため、消去回数管理の方式では消去回数と格納アドレ
スの両方を記録しなければならないため、管理テーブル
のビット数を増やす必要があり、CPU12もこのこと
を認識して制御しなければならない。図8においては、
フラッシュメモリ1の領域だけでなく強誘電体メモリ2
の領域の管理テーブルを備える必要がある。しかも消去
回数管理方式では強誘電体メモリ2の領域の消去回数も
記録する必要がある。というのは、フラッシュメモリの
領域で頻度が高いものが特定できたら、強誘電体メモリ
2内で、頻度が低いものを探し出して入れ替えるべきだ
からである。強誘電体メモリ2内で頻度の高いものと入
れ替えてしまうと、入替えの意味がなくなり、場合によ
っては悪化することにもなりかねない。
リの劣化が進行し、ある段階に達したら、その領域を強
誘電体メモリに代替して信頼性を維持する、としていた
が、消去回数の記録や、消去、書き込み時間の測定は、
フラッシュメモリの劣化の進行を監視することを目的と
しているわけではなく、その領域の書換え頻度の大小を
把握するために行っている。従って書換え頻度が比較的
大きいものを特定できれば、それ以上フラッシュメモリ
の劣化を監視する必要はない。一つの考え方として規定
回数を保証消去回数に等しくし、保証される限度の消去
を行ったら代替を行う、ということもできる。あるい
は、消去回数も記録せずに消去あるいは書き込みが不可
能になったら代替を行うようにすればより単純になる。
これによれば、フラッシュメモリを限界まで使用して、
信頼性が失われたところで代替を行うことになり、信頼
性という面で非常に有用である。しかしフラッシュメモ
リが使用不能になるまで使用し続けるのは、フラッシュ
メモリの無駄使いといえる。書換え頻度が大きいと判断
できたら、ただちに強誘電体メモリへの代替を行って、
フラッシュメモリを有効利用すべきである。例えば消去
回数による劣化の判断において、フラッシュメモリの書
換え回数の限界の10%の回数で代替を行えば、残り9
0%の消去回数を利用できる。消去書き込み時間の測定
では、寿命の10%程度の使用状態時に要する推定時間
を代替の規定時間とすれば、同様に残り90%程度の書
換え使用を他で利用できる。もし10%の使用時期では
書換え頻度の判定に不足するのであれば20%、あるい
はそれ以上使用する必要がある場合も考えられる。逆に
10%まで使用しなくても頻度が判定できると考えられ
れば、5%、あるいはそれ以下の使用時期で代替を行っ
ても良い。そして代替が行われて他への応用が可能とな
ったフラッシュメモリを、実際に利用した実施例を図7
に示した。図7(1)は、強誘電体メモリによる代替メ
モリが全て使用され、もはや代替ができない状態になっ
た後で使用不能に陥ったフラッシュメモリが出てきた
ら、その代替用に使用した実施例である。図7(2)
は、代替されたフラッシュメモリを新しい記憶領域とし
て追加して、記憶容量の増量を図るという実施例であ
る。図中、1,2はすでに述べたようにそれぞれフラッ
シュメモリと強誘電体メモリである。51は主格納メモ
リであるフラッシュメモリ1の単位記憶領域であり、ホ
ストが管理しているデータの単位でもある。通常フラッ
シュメモリの消去ブロック単位と等しいか、その整数分
の1の大きさである。52はその領域が格納しているフ
ァイルデータの論理的な格納アドレスである。つまりホ
スト側がアクセス時に指定する論理的なアドレス値であ
る。53は代替メモリである強誘電体メモリ2の単位記
憶領域であり、フラッシュメモリ1のそれと同一容量で
ある。54のように〇が付された領域は、強誘電体メモ
リ2の、ある領域に代替が行われて、使用可能状態に置
かれたフラッシュメモリの領域である。55のように×
が付けられた領域は使用不可能となった領域であること
を示している。また、図7(1)の実施例では、フラッ
シュメモリ1のA−3の領域が論理アドレス番号{3}
として使用されていたが、書換え頻度が高いと判定さ
れ、強誘電体メモリ2のα−1の領域に代替が行われた
ことを示している。その他同様にフラッシュメモリ1の
A−4,B−2の領域などもα−2,α−3に代替が行
われている。そして強誘電体メモリ2の全ての領域が代
替に使い果たされている状態となっている。この状態に
おいては書換え頻度の管理はすでに停止しているとす
る。そしてここでフラッシュメモリ1のF−5が強誘電
体メモリ2との代替を行えなかったため、消去回数が限
界を越えてしまい、使用不可能な状態に陥っている。こ
の時、フラッシュメモリ1のF−5の代替領域としてフ
ラッシュメモリ1のA−3を使用する。A−3にはもと
もとF−5に格納されていた論理アドレス番号{45}
が格納されている。A−3はまだ劣化度の低い状態で代
替されているため、問題なく使用できるはずである。図
7(2)では強誘電体メモリ2との代替がある程度行わ
れている段階であるが、代替がすでに行われているフラ
ッシュメモリ1の領域A−3が、フラッシュメモリ1全
体で格納し得る64個の領域のデータを越える、論理ア
ドレス番号{65}のデータを格納している。これは代
替された後、新たな格納領域として用いることにより、
記憶容量を増加している。つまり強誘電体メモリ2も格
納領域として全体容量に加えて使用する。これをさらに
応用したのが図8である。図7と同様の記号を用いてい
るが、図7(2)と異なる点は、最初から強誘電体メモ
リ2を格納領域として用い、代替領域としてではなく交
換領域として用いている。つまりフラッシュメモリ1上
で書換え頻度が高いと判断された領域を強誘電体メモリ
2の領域と交換して、書換え頻度の低いデータと入替
え、強誘電体メモリ2に書換え頻度の高いデータを集め
てしまう、という考え方である。このときDOS(ディ
スクオペレーティングシステム)で用いられるFAT
(ファイルアロケーションテーブル)は、全ファイルの
中で、比較的始めの方の論理アドレスに格納されること
が多いため、強誘電体メモリ2は論理アドレスの小さい
領域を割り当てていた方が、領域交換の手間が省ける可
能性が高い。図7ではそれを実践している。なお以上の
図7や図8で行われた領域の代替、あるいは交換の判断
をするための情報や、結果を示す情報を管理テーブル4
に記録する必要がある。例えば図7(1)の実施例で
は、領域A−3に対応する管理テーブルの情報は、論理
アドレス番号{3}のデータが強誘電体メモリ2の領域
α−1に格納されていることを記録しているため、領域
A−3が論理アドレス番号{45}のデータを格納して
いることを示すデータは、領域F−5に対応する管理テ
ーブルに格納すべきである。このとき図4の管理テーブ
ル31のビット32はフラッシュメモリに格納している
ことを示し、ビット群33には格納アドレス(A−3)
を記録する。消去回数管理の方式におけるもともとの動
作では、ビット32がフラッシュメモリを示していると
きにはビット群33には消去回数を記録することになっ
ているが、強誘電体メモリ2がすべて代替領域として使
われ、書換え頻度の管理を行わなくなった後では、ビッ
ト群33は常に格納アドレスを記録するように制御を切
り換えれば良い。一方、図7(2)の実施例では、新た
な格納領域である論理アドレスに対応する管理テーブル
をあらかじめ用意しておく必要がある。つまり、図7を
用いれば、実際には存在しない領域I−1,I−2など
を仮想し、これに対応する管理テーブルを備えることと
すればよい。この場合、仮想領域の頻度管理も必要とな
るため、消去回数管理の方式では消去回数と格納アドレ
スの両方を記録しなければならないため、管理テーブル
のビット数を増やす必要があり、CPU12もこのこと
を認識して制御しなければならない。図8においては、
フラッシュメモリ1の領域だけでなく強誘電体メモリ2
の領域の管理テーブルを備える必要がある。しかも消去
回数管理方式では強誘電体メモリ2の領域の消去回数も
記録する必要がある。というのは、フラッシュメモリの
領域で頻度が高いものが特定できたら、強誘電体メモリ
2内で、頻度が低いものを探し出して入れ替えるべきだ
からである。強誘電体メモリ2内で頻度の高いものと入
れ替えてしまうと、入替えの意味がなくなり、場合によ
っては悪化することにもなりかねない。
【0014】本実施例によれば、フラッシュメモリ、強
誘電体メモリとも効率的に使用でき、信頼性、あるいは
部品点数の削減に効果がある。
誘電体メモリとも効率的に使用でき、信頼性、あるいは
部品点数の削減に効果がある。
【0015】
【発明の効果】本発明の効果としては、代替メモリを書
換え可能回数の多い強誘電体メモリとしたことで代替メ
モリ寿命が大きく伸びた。つまり、頻繁に書換えられる
データを格納することにより、代替メモリが次々と使用
不可能に陥っていくことがない。逆にデータ格納メモリ
を全て強誘電体メモリにすると、強誘電体メモリは高集
積化が進んでいないため、価格が高くなり、実装面積が
大きくなって実用的でない。通常、一般的なユーザが情
報機器の記憶装置を使用する際には、フラッシュメモリ
を破壊するほどの頻繁な書換えを行うデータはそれほど
多くないため、書換えがそれほど頻繁でなく、フラッシ
ュメモリの書換え耐性で十分なデータは安価で高集積な
フラッシュメモリへ格納し、フラッシュメモリの書換え
耐性では不十分なデータは、強誘電体メモリに格納する
ことにより、価格、面積、性能において最適なシステム
となる。
換え可能回数の多い強誘電体メモリとしたことで代替メ
モリ寿命が大きく伸びた。つまり、頻繁に書換えられる
データを格納することにより、代替メモリが次々と使用
不可能に陥っていくことがない。逆にデータ格納メモリ
を全て強誘電体メモリにすると、強誘電体メモリは高集
積化が進んでいないため、価格が高くなり、実装面積が
大きくなって実用的でない。通常、一般的なユーザが情
報機器の記憶装置を使用する際には、フラッシュメモリ
を破壊するほどの頻繁な書換えを行うデータはそれほど
多くないため、書換えがそれほど頻繁でなく、フラッシ
ュメモリの書換え耐性で十分なデータは安価で高集積な
フラッシュメモリへ格納し、フラッシュメモリの書換え
耐性では不十分なデータは、強誘電体メモリに格納する
ことにより、価格、面積、性能において最適なシステム
となる。
【0016】書換え頻度の推定には、書換え回数を記録
することにより、正確な頻度予想ができる。またデータ
記録は前のデータをインクリメントするだけなので、処
理が単純である。また代替の規定値の設定が消去回数と
いう理解しやすく変更が容易なものであるため、システ
ム環境や使用するメモリの性能、装置性能などから最適
な設定を容易にできる。一方、書換え頻度の推定におい
て、消去あるいは書き込み時間の測定値を用いる方式で
は、書換え頻度の推定というより、メモリの寿命に対す
る使用率という概念による判断となるため、メモリ個々
の特性の違いによる劣化推定の誤差を少なくすることが
できる。また書換え時に測定した値により判断するた
め、特に記録を残すデータを必要としないようにもでき
る。
することにより、正確な頻度予想ができる。またデータ
記録は前のデータをインクリメントするだけなので、処
理が単純である。また代替の規定値の設定が消去回数と
いう理解しやすく変更が容易なものであるため、システ
ム環境や使用するメモリの性能、装置性能などから最適
な設定を容易にできる。一方、書換え頻度の推定におい
て、消去あるいは書き込み時間の測定値を用いる方式で
は、書換え頻度の推定というより、メモリの寿命に対す
る使用率という概念による判断となるため、メモリ個々
の特性の違いによる劣化推定の誤差を少なくすることが
できる。また書換え時に測定した値により判断するた
め、特に記録を残すデータを必要としないようにもでき
る。
【0017】強誘電体メモリが代替として全て使われ、
空き領域がなくなった時点で頻度管理をやめることによ
り、それ以降の処理性能が向上することが期待できる。
空き領域がなくなった時点で頻度管理をやめることによ
り、それ以降の処理性能が向上することが期待できる。
【0018】管理テーブルを代替メモリである強誘電体
メモリに格納することにより部品点数の削減が図れ、装
置の小型軽量化に貢献する。また管理テーブルは小さい
単位で頻繁に書き替えられ、しかも不揮発性であること
が要求されるため、アクセスが高速に行え、また信頼性
も高い強誘電体メモリを用いれば、装置性能の向上にも
寄与する。
メモリに格納することにより部品点数の削減が図れ、装
置の小型軽量化に貢献する。また管理テーブルは小さい
単位で頻繁に書き替えられ、しかも不揮発性であること
が要求されるため、アクセスが高速に行え、また信頼性
も高い強誘電体メモリを用いれば、装置性能の向上にも
寄与する。
【0019】書換え頻度管理により、データの書換えの
頻度がフラッシュメモリを著しく劣化させることが予想
できた時点で代替を行うことにより、ラフッシュメモリ
を破壊することなく、まだ十分に使用できる状態で、格
納データを移してしまうため、この領域を別の用途に使
い回すことができる。その一つとして強誘電体メモリへ
の代替が行われた後、その領域を使用不可能となったフ
ラッシュメモリの領域の代替として使用することによ
り、さらに装置寿命を延長することができるようにな
る。これは代替メモリである強誘電体メモリを節約する
ことにもつながる。あるいは強誘電体メモリへの代替が
行われた後、その領域を新たなデータ格納領域として割
り当てることにより、記憶容量を増やすことができる。
つまり代替メモリ分の容量も記憶容量とみなすことがで
きる。また強誘電体メモリを最初から格納領域として扱
えば、代替が行われるまでの間、強誘電体メモリが全く
使用されないという無駄が省ける。そして強誘電体メモ
リを格納メモリのアドレスとして小さい側に構成するこ
とにより、通常FATはファイルアドレスの小さいとこ
ろに置かれるため、最初から強誘電体メモリに格納さ
れ、入替えの無駄か省ける。
頻度がフラッシュメモリを著しく劣化させることが予想
できた時点で代替を行うことにより、ラフッシュメモリ
を破壊することなく、まだ十分に使用できる状態で、格
納データを移してしまうため、この領域を別の用途に使
い回すことができる。その一つとして強誘電体メモリへ
の代替が行われた後、その領域を使用不可能となったフ
ラッシュメモリの領域の代替として使用することによ
り、さらに装置寿命を延長することができるようにな
る。これは代替メモリである強誘電体メモリを節約する
ことにもつながる。あるいは強誘電体メモリへの代替が
行われた後、その領域を新たなデータ格納領域として割
り当てることにより、記憶容量を増やすことができる。
つまり代替メモリ分の容量も記憶容量とみなすことがで
きる。また強誘電体メモリを最初から格納領域として扱
えば、代替が行われるまでの間、強誘電体メモリが全く
使用されないという無駄が省ける。そして強誘電体メモ
リを格納メモリのアドレスとして小さい側に構成するこ
とにより、通常FATはファイルアドレスの小さいとこ
ろに置かれるため、最初から強誘電体メモリに格納さ
れ、入替えの無駄か省ける。
【0020】書換えの頻度が高いデータを、強誘電体メ
モリに遷移することにより、フラッシュメモリと比較し
て書換え速度が高速な強誘電体メモリ上で書換えを行う
ことになるため、アクセス性能の向上が期待できる。
モリに遷移することにより、フラッシュメモリと比較し
て書換え速度が高速な強誘電体メモリ上で書換えを行う
ことになるため、アクセス性能の向上が期待できる。
【図1】本発明の構成図である。
【図2】本発明の構成におけるコントローラの内部構成
図である。
図である。
【図3】基本動作プログラムのフローチャートである。
【図4】管理テーブルの使用実施例を示す図である。
【図5】基本動作プログラムに対し、強誘電体メモリを
すべて代替に割り当てた後の動作プログラムのフローチ
ャートである。
すべて代替に割り当てた後の動作プログラムのフローチ
ャートである。
【図6】フラッシュメモリへのライトアクセスにおける
動作のフローチャートである。
動作のフローチャートである。
【図7】強誘電体メモリに代替が行われたフラッシュメ
モリの領域の使用実施例を示す図である。
モリの領域の使用実施例を示す図である。
【図8】強誘電体メモリを装置の使用初期段階から各の
梅森として使用した実施例を示す図である。
梅森として使用した実施例を示す図である。
1…フラッシュメモリ、 2…強誘電体メモリ、 3…コントローラ、 4…管理テーブル、 5…外部バス、 11…インタフェース制御回路、 12…CPU、 13…ROM、 31…管理テーブルの一例、 32…格納メモリビット、 33…ビット群。
Claims (15)
- 【請求項1】フラッシュメモリを記憶媒体とした記憶装
置において、 記憶データを入出力するためのバス接続手段と、バスと
の接続を制御するバス制御手段と、前記フラッシュメモ
リの書換え頻度を管理するメモリ管理手段と、強誘電体
メモリを記憶媒体としてフラッシュメモリの代替を目的
とした代替記憶手段と、前記フラッシュメモリおよび前
記代替記憶手段のメモリを制御するメモリ制御手段と、
前記メモリ管理手段によりフラッシュメモリに格納すべ
きデータではないと判断されたら、前記代替記憶手段に
転送する転送手段と、記憶データの格納場所を記憶する
格納管理手段と、前記各手段を統括して処理制御する中
央処理手段を備えたことを特徴とする半導体記憶装置。 - 【請求項2】 請求項1記載の半導体記憶装置において、前記メモリ管
理手段としてフラッシュメモリの各記憶ブロック毎の書
換え回数を記録する書換え回数記録手段を備え、書換え
回数が特定の回数に達した場合に、そのブロックのデー
タをフラッシュメモリに格納すべきでないと判断するこ
とを特徴とする半導体記憶装置。 - 【請求項3】請求項2記載の半導体記憶装置において、 あるブロックのデータをフラッシュメモリに格納すべき
ではないと判断する書換え回数の特定の回数をフラッシ
ュメモリの書換え回数の上限と見られる書換え回数より
少ないことを特徴とする半導体記憶装置。 - 【請求項4】請求項1記載の半導体記憶装置において、 前記メモリ管理手段はデータの消去あるいは書き込みに
おける処理確認手段を備え、該処理確認手段により処理
不可能が確認されたら、そのブロックのデータをフラッ
シュメモリに格納すべきではないと判断することを特徴
とする半導体記憶装置。 - 【請求項5】請求項1記載の半導体記憶装置において、 前記メモリ管理手段はデータの消去あるいは書き込みに
要する時間を監視する処理時間監視手段を備え、該処理
時間監視手段により処理時間が長くなり、フラッシュメ
モリが素子劣化したことが確認されたら、そのブロック
のデータをフラッシュメモリに格納すべきではないと判
断することを特徴とする半導体記憶装置。 - 【請求項6】請求項1記載の半導体記憶装置において、 前記強誘電体メモリを以下の(1)式から導かれる時間
毎、あるいはそれより長い時間毎に分極し、データの不
揮発化を実行することを特徴とする半導体記憶装置。 【数1】 - 【請求項7】請求項2記載の半導体記憶装置において、 前記書換え回数記憶手段として、強誘電体メモリを用い
ることを特徴とした半導体記憶装置。 - 【請求項8】請求項2記載の半導体記憶装置において、 前記格納管理手段として、強誘電体メモリを用いること
を特徴とした半導体記憶装置。 - 【請求項9】請求項1記載の半導体記憶装置において、 前記代替メモリが全て代替に割り当てられて代替ができ
なくなったら、前記メモリ管理手段は機能を停止して書
換え頻度の判定をせず、フラッシュメモリが使用不能状
態に陥るまで使用し続けるようにすることを特徴とする
半導体記憶装置。 - 【請求項10】請求項9記載の半導体記憶装置におい
て、 前記代替メモリが全て代替に割り当てられて代替ができ
なくなった後で、使用不能状態に陥ったフラッシュメモ
リの領域が発生した際に、すでに代替メモリにより代替
されたフラッシュメモリの領域を、代替を行う領域とし
て用いることを特徴とした半導体記憶装置。 - 【請求項11】請求項10記載の半導体記憶装置におい
て、使用不能となったフラッシュメモリの領域と、それ
を代替したフラッシュメモリの領域の代替関係を示す情
報を、記憶データの格納場所を記録する格納管理手段に
格納することを特徴とした半導体記憶装置。 - 【請求項12】請求項1記載の半導体記憶装置におい
て、 前記フラッシュメモリのある領域が、前記代替メモリに
より代替された後には、新しい記憶領域となって全体の
記憶容量を増加させることを特徴とした半導体記憶装
置。 - 【請求項13】請求項1記載の半導体記憶装置におい
て、 前記強誘電体メモリは、前記フラッシュメモリに代替す
べき領域が発生するまでは、通常のデータ記憶領域とし
て機能し、前記フラッシュメモリに代替すべき領域が発
生したら、互いの記憶領域を交換することにより、書換
え頻度の高い領域データを次第に強誘電体メモリに収集
していくよう動作することを特徴とした半導体記憶装
置。 - 【請求項14】請求項2記載の半導体記憶装置におい
て、 前記書換え回数記録手段は、前記フラッシュメモリ上の
ある領域が書換え頻度の高いデータを格納していたため
に代替が行われた場合には、その領域に対応する書換え
回数の記録を消去し、代わりに前記代替メモリ内の格納
場所を記録して、前記書換え回数記録手段と前記格納管
理手段を一つの記録手段で共用することを特徴とした半
導体記憶装置。 - 【請求項15】請求項13記載の半導体記憶装置におい
て、 前記強誘電体メモリと前記フラッシュメモリが、互いの
記憶領域を交換するまでは、格納するデータの論理的な
アドレスが小さいものから順にまず前記強誘電体メモリ
に割当て、前記フラッシュメモリは前記強誘電体メモリ
に割当てた論理的なアドレスより大きいアドレスが割当
てられるように構成されていることを特徴とする半導体
記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181294A JPH07281842A (ja) | 1994-04-11 | 1994-04-11 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7181294A JPH07281842A (ja) | 1994-04-11 | 1994-04-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07281842A true JPH07281842A (ja) | 1995-10-27 |
Family
ID=13471359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7181294A Pending JPH07281842A (ja) | 1994-04-11 | 1994-04-11 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07281842A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7475185B2 (en) | 2004-04-20 | 2009-01-06 | Panasonic Corporation | Nonvolatile memory system, nonvolatile memory device, memory controller, access device, and method for controlling nonvolatile memory device |
US7882313B2 (en) | 2007-01-30 | 2011-02-01 | Fujitsu Limited | Data recording system |
JP2011070346A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | メモリシステム |
US7957193B2 (en) | 2008-05-30 | 2011-06-07 | Panasonic Corporation | Semiconductor memory device including two different nonvolatile memories |
US7958287B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
JP2020021450A (ja) * | 2018-07-19 | 2020-02-06 | パナソニックIpマネジメント株式会社 | 車載検知システム |
CN114115706A (zh) * | 2020-08-27 | 2022-03-01 | 慧荣科技股份有限公司 | 记忆装置、快闪存储器控制器及其存取方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634463A (ja) * | 1986-06-23 | 1988-01-09 | Hitachi Ltd | 磁気記録媒体エリアの代替処理方式 |
JPH04271098A (ja) * | 1991-02-25 | 1992-09-28 | Fuji Photo Film Co Ltd | メモリカードにおけるデータ記録方法およびメモリカードシステム |
JPH0527924A (ja) * | 1991-07-12 | 1993-02-05 | Internatl Business Mach Corp <Ibm> | 半導体メモリを用いた外部記憶システム及びその制御方法 |
JPH05128882A (ja) * | 1991-11-06 | 1993-05-25 | Mitsubishi Electric Corp | データ処理装置 |
JPH05234360A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 強誘電体メモリ装置 |
JPH05274219A (ja) * | 1992-03-27 | 1993-10-22 | Alps Electric Co Ltd | 記憶装置 |
JPH0652694A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Ltd | フラッシュメモリの寿命検出方式 |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
JPH07219720A (ja) * | 1993-10-01 | 1995-08-18 | Hitachi Maxell Ltd | 半導体メモリ装置ならびにその制御方法 |
-
1994
- 1994-04-11 JP JP7181294A patent/JPH07281842A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS634463A (ja) * | 1986-06-23 | 1988-01-09 | Hitachi Ltd | 磁気記録媒体エリアの代替処理方式 |
JPH04271098A (ja) * | 1991-02-25 | 1992-09-28 | Fuji Photo Film Co Ltd | メモリカードにおけるデータ記録方法およびメモリカードシステム |
JPH0527924A (ja) * | 1991-07-12 | 1993-02-05 | Internatl Business Mach Corp <Ibm> | 半導体メモリを用いた外部記憶システム及びその制御方法 |
JPH05128882A (ja) * | 1991-11-06 | 1993-05-25 | Mitsubishi Electric Corp | データ処理装置 |
JPH05234360A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 強誘電体メモリ装置 |
JPH05274219A (ja) * | 1992-03-27 | 1993-10-22 | Alps Electric Co Ltd | 記憶装置 |
JPH0652694A (ja) * | 1992-07-30 | 1994-02-25 | Hitachi Ltd | フラッシュメモリの寿命検出方式 |
JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
JPH07219720A (ja) * | 1993-10-01 | 1995-08-18 | Hitachi Maxell Ltd | 半導体メモリ装置ならびにその制御方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8904142B2 (en) | 2003-09-23 | 2014-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory system controlling writing of data to nonvolatile memories using consecutive logical addresses |
US8397035B2 (en) | 2003-09-29 | 2013-03-12 | Kabushiki Kaisha Toshiba | Semiconductor memory system with first and second nonvolatile memories storing user and management data and a controller controlling read/write of the memories and having simultaneous data transfer in and out of one of the memories |
US7958287B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
US7958288B2 (en) | 2003-09-29 | 2011-06-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling the same |
US7996634B2 (en) | 2003-09-29 | 2011-08-09 | Kabushiki Kaisha Toshiba | Memory system with controller for managing management data and reverse flag for reversing write data |
US8001337B2 (en) | 2003-09-29 | 2011-08-16 | Kabushiki Kaisha Toshiba | Memory system with controller for managing management data and reverse flag for reversing write data |
US8706978B2 (en) | 2003-09-29 | 2014-04-22 | Kabushiki Kaisha Toshiba | Semiconductor storage device having nonvolatile flash and ram with simultaneous data copy and data receive |
US7475185B2 (en) | 2004-04-20 | 2009-01-06 | Panasonic Corporation | Nonvolatile memory system, nonvolatile memory device, memory controller, access device, and method for controlling nonvolatile memory device |
US7882313B2 (en) | 2007-01-30 | 2011-02-01 | Fujitsu Limited | Data recording system |
US7957193B2 (en) | 2008-05-30 | 2011-06-07 | Panasonic Corporation | Semiconductor memory device including two different nonvolatile memories |
JP2011070346A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | メモリシステム |
US8347024B2 (en) | 2009-09-25 | 2013-01-01 | Kabushiki Kaisha Toshiba | Memory system monitoring data erasing time or writing time |
JP2020021450A (ja) * | 2018-07-19 | 2020-02-06 | パナソニックIpマネジメント株式会社 | 車載検知システム |
CN114115706A (zh) * | 2020-08-27 | 2022-03-01 | 慧荣科技股份有限公司 | 记忆装置、快闪存储器控制器及其存取方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0548564B1 (en) | Storage device employing a flash memory | |
US7154805B2 (en) | Storage device employing a flash memory | |
US20160231941A1 (en) | Solid state memory (ssm), computer system including an ssm, and method of operating an ssm | |
JP2009015856A (ja) | メモリシステム及びそのデータ読み出し方法 | |
JP5007485B2 (ja) | 半導体記憶装置およびそのアクセス方法、並びにメモリ制御システム | |
JP3739398B2 (ja) | 劣化診断機能を備えた半導体記憶装置 | |
JPH07281842A (ja) | 半導体記憶装置 | |
US6694460B2 (en) | Semiconductor memory device having deterioration determining function | |
US6223311B1 (en) | Semiconductor memory device having deterioration determining function | |
JP3609739B2 (ja) | 半導体記憶装置 | |
JPH10302484A (ja) | 不揮発性メモリを用いた記憶装置、および、その管理方法 |