[go: up one dir, main page]

JPH0727873B2 - 化合物半導体へのＳｉ拡散方法 - Google Patents

化合物半導体へのＳｉ拡散方法

Info

Publication number
JPH0727873B2
JPH0727873B2 JP62278530A JP27853087A JPH0727873B2 JP H0727873 B2 JPH0727873 B2 JP H0727873B2 JP 62278530 A JP62278530 A JP 62278530A JP 27853087 A JP27853087 A JP 27853087A JP H0727873 B2 JPH0727873 B2 JP H0727873B2
Authority
JP
Japan
Prior art keywords
diffusion
layer
compound semiconductor
depth
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62278530A
Other languages
English (en)
Other versions
JPH01120816A (ja
Inventor
隆志 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62278530A priority Critical patent/JPH0727873B2/ja
Priority to US07/264,142 priority patent/US5047366A/en
Priority to DE3855095T priority patent/DE3855095T2/de
Priority to EP88310200A priority patent/EP0315387B1/en
Publication of JPH01120816A publication Critical patent/JPH01120816A/ja
Priority to US07/664,301 priority patent/US5119150A/en
Publication of JPH0727873B2 publication Critical patent/JPH0727873B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/034—Diffusion of boron or silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、化合物半導体へのSi拡散方法に関するもの
である。
〔従来の技術〕
第７図は従来のSi拡散方法を説明するための図である。
この図において、１は例えばIII−Ｖ族化合物半導体で
あるAlxGa1-xAs層（０≦ｘ＜１）、２はSi膜である。こ
のSi膜２は、真空蒸着法,CVD法（Chemical Vapor Depos
i−tion）、スパッタ法等によってAlxGa1-xAs層１表面
に形成される。３は前記Si膜2,およびAlxGa1-xAs層１表
面の保護層で、通常SiO2またはSi3N4が用いられる。ま
た、保護層３なしで拡散することもある。
次に、拡散プロセスについて説明する。第７図に示した
Si膜２の付いたAlxGa1-xAs層１を、砒素分圧0.3気圧程
度の雰囲気で800〜950℃程度の温度に加熱する。表面に
形成されたSi膜２は、砒素雰囲気下の加熱により、AlxG
a1-xAs層１内へ拡散していく。
〔発明が解決しようとする問題点〕
上記拡散方法では、拡散速度あるいは拡散深さに影響す
るパラメータとして、拡散時間，拡散温度，砒素
分圧，Si膜厚，保護層膜厚，保護層種類が挙げら
れる。例えば、拡散速度は、拡散温度が低い程，砒素分
圧が小さい程,Si膜厚が厚い程，保護層厚が厚い程遅く
なる。また、保護層３としてSi3N4を用いた方が、SiO2
を用いた場合より拡散速度が遅くなるという報告もあ
る。Si拡散プロセスをデバイスに適用する場合には拡散
深さを精密に制御する必要があるが、従来の拡散方法で
は、上記のように拡散速度に影響するパラメータが多
く、すべてのパラメータの変動を押さえなければ、再現
性良く精密な拡散深さの制御を行うことができなかっ
た。
この発明は、上記のような問題点を解消するためになさ
れたもので、化合物半導体中へのSiの拡散深さを再現性
良く精密に制御できる拡散方法を得ることを目的とす
る。
〔問題点を解決するための手段〕
この発明に係る化合物半導体へのSi拡散方法は、設定拡
散深さ位置に化合物半導体よりもSiの拡散速度が遅い組
成比の拡散ストッパ層を設けて拡散を行うようにしたも
のである。
〔作用〕
この発明においては、設定拡散深さ位置に設けた拡散ス
トッパ層はSiの拡散速度が遅いので、拡散時間をやや長
めにしても拡散深さはあまり変わらない。拡散時間をや
や長めに設定することにより、拡散温度，砒素分圧,Si
膜厚，保護層厚の変動により変化した拡散速度の影響を
緩和できて拡散深さを再現性良く精密に制御できる。
〔実施例〕
以下、この発明の一実施例を図面について説明する。
第１図，第２図はこの発明のSi拡散方法の一実施例を説
明するための模式断面図で、第１図は拡散前のウエハの
断面図、第２図は拡散後のウエハの断面図である。
これらの図において、１は化合物半導体層、例えばIII
−Ｖ族化合物半導体からなるAlxGa1-xAs層、２はAlxGa
1-xAs層１上に形成したSi膜,3はこれらAlxGa1-xAs層１
およびSi膜２表面を保護する保護層、４は設定拡散深さ
位置に設けられたSi拡散速度がAlxGa1-xAs層１よりも遅
いAlyGa1-yAs（ｘ＜ｙ）からなる拡散ストッパ層であ
る。また、第２図の５はSi拡散部を示す。
次に、第１図に示したウエハを用いた拡散プロセスにつ
いて説明する。拡散プロセスとしては金属砒素を用いて
砒素圧をかける閉管法（アンプル封じ法）と、アルシン
（AsH3）を流して砒素圧をかける開管法とがあるが、こ
こではアンプル封じ法について述べる。なお、試料とし
てはGaAsを用い、保護層３は用いない場合を考える。Si
膜２は真空蒸着法により300Å厚に形成する。
ウエハを石英アンプル中に金属砒素とともにセットし、
真空に引いた後に封じ切って閉管にする。金属砒素の重
量は、アンプル容積40ccに対して約40mgである。このア
ンプルを拡散炉に入れて850℃で拡散を行う。
先に述べたように拡散深さはSi膜厚，砒素圧，温度に依
存するが、上記条件では４時間の拡散で深さ2.3μｍ拡
散する。一方、Al0.5Ga0.5As中へ拡散を同様の条件で行
うと、1.5μｍしか拡散しない。第３図に、拡散深さとA
l濃度の関係を示すが、この図からわかるように、Al濃
度が増すほど拡散深さは浅くなる。すなわち、拡散速度
が遅くなる。
いま、拡散深さを2.3μｍに設定したとすれば、拡散ス
トッパ層４を2.3μｍよりやや浅めに、例えば2.0μｍ深
さの位置に0.3μｍ厚に設けることにより、容易に拡散
ストッパ層４付近で拡散をとめることができる。すなわ
ち、Si膜２の厚さ、砒素圧，拡散温度がわずかに変動し
ても、拡散時間を通常よりやや長めにすれば、小さい誤
差の範囲で設定深さの拡散が可能となる。
なお、上記実施例ではGaAs層へSiを拡散する場合を示し
たが、AlxGa1-xAs層１へSi拡散を行う場合も同様であ
る。すなわち、拡散ストッパ層４としてAlyGa1-yAs（ｙ
＞ｘ）を用いれば拡散深さの制御は容易になる。
次に、この発明をレーザダイオードの製作に応用した例
について説明する。
第４図はレーザダイオードの断面構造図であり、この図
において、6aはｐ型GaAs基板、7aはｐ型AlzGa1-zAs下側
クラッド層、８はｐ型AlwGa1-wAs活性層、9aはｎ型AlzG
a1-zAs上クラッド層、10aはｎ型GaAsコンタクト層であ
り、４はｐ型AlyGa1-yAs（ｙ＞ｚ）からなる拡散ストッ
パ層であり、２はSi膜、５はSi拡散部である。
このレーザダイオードでは活性層８中でSi拡散部５と拡
散されてない部分で屈折率に差がつくために光導波機構
が形成される。この構造では拡散深さは活性層８より深
くする。
第５図はこの発明を他のレーザダイオードの製作に応用
した例を示す。この図において、4bは拡散ストッパ層、
6bはｎ型GaAs基板、7bはｎ型AlzGa1-zAs下側クラッド
層、８はｐ型AlwGa1-wAs活性層、9bはｐ型AlzGa1-zAs上
側クラッド層、10bはｐ型GaAsコンタクト層である。こ
のレーザダイオードでは拡散深さは活性層８より浅くす
る。そして、拡散フロントと活性層８の距離がレーザダ
イオード特性に著しく影響を及ぼすので拡散深さの制御
が重要となり、この発明の効果が現れる。
第６図は、第５図に示した構造に光ガイド層11をつけ加
えたレーザダイオードである。この構造においては、光
ガイド層11はAlGaAs系超格子よりなる。そして、Si拡散
部５では超格子が無秩序化されて一様な組成の混晶とな
る。混晶となった部分と、超格子のまま残った部分とで
は屈折率が違うために光導波機構を形成できる。この構
造においては、Siは光ガイド層11の下の拡散ストッパ層
4bで、精度良く止まらなければ、レーザダイオードの特
性がバラついてしまうが、この発明の効果により、Siは
拡散ストッパ層4b内で止まるので、特性のそろったレー
ザダイオードを再現性良く製作できる。
なお、上記実施例ではAlGaAs系について説明したが、In
GaAs系,AlGaInP系においても、混晶組成比を変化させた
拡散速度の遅い層を拡散ストッパ層として用いることに
より、同様の効果が得られる。
〔発明の効果〕
以上説明したように、この発明は、設定拡散深さ位置
に、化合物半導体よりもSiの拡散速度が遅い組成比の拡
散ストッパ層を設けて拡散を行うようにしたので、拡散
深さの制御が再現性良く精密に行われるという効果があ
る。
【図面の簡単な説明】
第１図，第２図はこの発明の一実施例のSi拡散方法を説
明するウエハの断面図、第３図はAl濃度と拡散深さの関
係を示す図、第４図，第５図，第６図はこの発明を応用
したレーザダイオードの断面構造図、第７図は従来のSi
拡散方法を説明するウエハの断面図である。 図において、１はAlxGa1-xAs層、２はSi膜、３は保護
層、４は拡散ストッパ層、５はSi拡散部である。 なお、各図中の同一符号は同一または相当部分を示す。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】化合物半導体の表面に形成したSi膜から、
    前記化合物半導体内へSiを拡散する方法において、設定
    拡散深さ位置に、前記化合物半導体よりもSiの拡散速度
    が遅い組成比の拡散ストッパ層を設けて拡散を行うこと
    を特徴とする化合物半導体へのSi拡散方法。
  2. 【請求項２】化合物半導体は、AlxGa1-xAsであり、拡散
    ストッパ層は、AlyGa1-yAs（ｙ＞ｘ）であることを特徴
    とする特許請求の範囲第（１）項記載の化合物半導体へ
    のSi拡散方法。
  3. 【請求項３】化合物半導体は、In1-xGaxAsyP1-yである
    ことを特徴とする特許請求の範囲第（１）項記載の化合
    物半導体へのSi拡散方法。
  4. 【請求項４】化合物半導体は、(AlxGa1-x)yIn1-yPであ
    ることを特徴とする特許請求の範囲第（１）項記載の化
    合物半導体へのSi拡散方法。
JP62278530A 1987-11-04 1987-11-04 化合物半導体へのＳｉ拡散方法 Expired - Lifetime JPH0727873B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62278530A JPH0727873B2 (ja) 1987-11-04 1987-11-04 化合物半導体へのＳｉ拡散方法
US07/264,142 US5047366A (en) 1987-11-04 1988-10-28 Method of diffusing silicon into compound semiconductors and compound semiconductor devices
DE3855095T DE3855095T2 (de) 1987-11-04 1988-10-31 Verfahren zur Diffusion von Si in einen zusammengesetzten Halbleiter und Verbund-Halbleitervorrichtung
EP88310200A EP0315387B1 (en) 1987-11-04 1988-10-31 Method of diffusing Si into compound semiconductor and compound semiconductor device
US07/664,301 US5119150A (en) 1987-11-04 1991-03-04 Compound semiconductor structure including layer limiting silicon diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62278530A JPH0727873B2 (ja) 1987-11-04 1987-11-04 化合物半導体へのＳｉ拡散方法

Publications (2)

Publication Number Publication Date
JPH01120816A JPH01120816A (ja) 1989-05-12
JPH0727873B2 true JPH0727873B2 (ja) 1995-03-29

Family

ID=17598556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62278530A Expired - Lifetime JPH0727873B2 (ja) 1987-11-04 1987-11-04 化合物半導体へのＳｉ拡散方法

Country Status (4)

Country Link
US (2) US5047366A (ja)
EP (1) EP0315387B1 (ja)
JP (1) JPH0727873B2 (ja)
DE (1) DE3855095T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126281A (en) * 1990-09-11 1992-06-30 Hewlett-Packard Company Diffusion using a solid state source
JPH04199589A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 可視光面発光レーザ装置
FR2671238B1 (fr) * 1990-12-28 1993-03-12 Thomson Csf Procede de realisation de lasers semiconducteurs a emission de surface, et lasers obtenus par le procede.
EP0574827B1 (en) * 1992-06-13 1999-04-28 Sanyo Electric Co., Ltd. Method of doping, semiconductor device, and method of fabricating semiconductor device
FR2718576B1 (fr) * 1994-04-06 1996-04-26 Alcatel Nv Procédé de décalage de longueur d'onde dans une structure semiconductrice à puits quantique.
JPH0878776A (ja) * 1994-09-06 1996-03-22 Fuji Xerox Co Ltd 半導体レーザ装置
US5821567A (en) * 1995-12-13 1998-10-13 Oki Electric Industry Co., Ltd. High-resolution light-sensing and light-emitting diode array
JP3181262B2 (ja) * 1998-06-04 2001-07-03 スタンレー電気株式会社 平面実装型ｌｅｄ素子およびその製造方法
JP3797151B2 (ja) * 2001-07-05 2006-07-12 ソニー株式会社 レーザダイオード、光学ピックアップ装置、光ディスク装置および光通信装置
US9368677B2 (en) * 2011-08-01 2016-06-14 Sandia Corporation Selective layer disordering in III-nitrides with a capping layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58197786A (ja) * 1982-03-10 1983-11-17 Hitachi Ltd 半導体装置の製造方法
JPS596586A (ja) * 1982-07-02 1984-01-13 Nec Corp 半導体レ−ザ
JPS59123288A (ja) * 1982-12-28 1984-07-17 Nec Corp ３−５族化合物半導体素子
JPS6129189A (ja) * 1984-07-19 1986-02-10 Sanyo Electric Co Ltd 半導体レ−ザ
US4731789A (en) * 1985-05-13 1988-03-15 Xerox Corporation Clad superlattice semiconductor laser
JPS62130581A (ja) * 1985-11-30 1987-06-12 Fujitsu Ltd 半導体レーザの製造方法
US4727556A (en) * 1985-12-30 1988-02-23 Xerox Corporation Semiconductor lasers fabricated from impurity induced disordering
JPH0719757B2 (ja) * 1987-08-05 1995-03-06 三菱電機株式会社 半導体素子の製造方法
US4830983A (en) * 1987-11-05 1989-05-16 Xerox Corporation Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof

Also Published As

Publication number Publication date
DE3855095T2 (de) 1996-08-22
DE3855095D1 (de) 1996-04-18
EP0315387B1 (en) 1996-03-13
US5047366A (en) 1991-09-10
EP0315387A2 (en) 1989-05-10
JPH01120816A (ja) 1989-05-12
EP0315387A3 (en) 1989-08-30
US5119150A (en) 1992-06-02

Similar Documents

Publication Publication Date Title
US5023199A (en) Method of diffusing Zn into compound semiconductor
JPH0727873B2 (ja) 化合物半導体へのＳｉ拡散方法
EP0110468B1 (en) Method of growing an alloy film by a layer-by-layer process on a substrate, and a method of making a semiconductor device
JPH09186402A (ja) 半導体構造
JPH01143285A (ja) 半導体超格子の無秩序化方法及び半導体レーザ装置
JPH11330615A (ja) 半導体装置の製造方法
JPS62205681A (ja) 埋め込み型半導体レ−ザの製造方法
GB2379795A (en) Method of manufacturing an optical device
US5254496A (en) Semiconductor mixed crystal quantum well device manufacture
US4355396A (en) Semiconductor laser diode and method of making the same
JPH06296007A (ja) 光導波管およびミラーを合体した構造体の形成方法、およびこの方法によって得られた構造体
US4862470A (en) Semiconductor laser device
US4416011A (en) Semiconductor light emitting device
JPS6377186A (ja) 半導体レ−ザの製造方法
US5061656A (en) Method for making a self-aligned impurity induced disordered structure
De Vlamynck et al. Comparative analysis of growth rate reductions on shadow masked substrates
JPH0437597B2 (ja)
JPS62245691A (ja) 半導体レ−ザの製造方法
JPH0445589A (ja) 面発光半導体レーザの製造方法
JPH02109387A (ja) 半導体レーザ素子及びその製造方法
JPH04103186A (ja) 半導体レーザ及びその製造方法
JPH0590641A (ja) 半導体発光素子
JPH05275802A (ja) 半導体レーザの製造方法
JPS6257212A (ja) 半導体素子の製造方法
KR100226270B1 (ko) 광소자의 제조방법