JPH0727696B2 - デジタル信号のバ−ストエラ−検出装置 - Google Patents
デジタル信号のバ−ストエラ−検出装置Info
- Publication number
- JPH0727696B2 JPH0727696B2 JP59257338A JP25733884A JPH0727696B2 JP H0727696 B2 JPH0727696 B2 JP H0727696B2 JP 59257338 A JP59257338 A JP 59257338A JP 25733884 A JP25733884 A JP 25733884A JP H0727696 B2 JPH0727696 B2 JP H0727696B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- pulse
- burst error
- burst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 description 25
- 238000013075 data extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばデジタルビデオテープレコーダにお
いて、信号再生時に発生するバーストエラーを検出する
デジタル信号のバーストエラー検出装置に関する。
いて、信号再生時に発生するバーストエラーを検出する
デジタル信号のバーストエラー検出装置に関する。
従来より、たとえばビデオ信号をデジタル量に変換して
磁気テープ上に記録および再生を行うデジタルビデオテ
ープレコーダ（以下、デジタルVTRという）が一般に知
られている。このデジタルVTRにおいて、磁気テープの
欠陥あるいは再生信号のレベル変動等が原因となり、再
生されたデジタルビデオ信号のデータビットにエラー
（符号誤り）が生ずる場合がある。上記エラーは、いわ
ゆるランダムエラーとバーストエラーに大別され、前者
は比較的期間の短い離散的なエラーであり、後者は期間
の長い連続的なエラーである。
磁気テープ上に記録および再生を行うデジタルビデオテ
ープレコーダ（以下、デジタルVTRという）が一般に知
られている。このデジタルVTRにおいて、磁気テープの
欠陥あるいは再生信号のレベル変動等が原因となり、再
生されたデジタルビデオ信号のデータビットにエラー
（符号誤り）が生ずる場合がある。上記エラーは、いわ
ゆるランダムエラーとバーストエラーに大別され、前者
は比較的期間の短い離散的なエラーであり、後者は期間
の長い連続的なエラーである。
このようなエラーを検出することは、エラー対策を施す
ために非常に重要なことである。エラー検出の一方法と
しては、たとえば、CRCC（巡回符号）による方法が知ら
れており、データビットに検査ビットを付加して記録を
行い、再生時に該検査ビットをチェックすることにより
エラーが検出されるようになっている。
ために非常に重要なことである。エラー検出の一方法と
しては、たとえば、CRCC（巡回符号）による方法が知ら
れており、データビットに検査ビットを付加して記録を
行い、再生時に該検査ビットをチェックすることにより
エラーが検出されるようになっている。
ところで、上述したようなCRCCによるエラー検出方法で
は、検査ビット内に１ビットでも所定のビットと異なる
ビットが存在すると、エラーとして検出されてしまうた
め、バーストエラーのみならずランダムエラーも検出さ
れてしまう。このため、バーストエラーのみを検出して
エラー対策を施すような場合には、不適当であった。ま
た、データビットに検査ビットを付加しなければなら
ず、ビットの冗長度が増加してしまうという問題点もあ
った。
は、検査ビット内に１ビットでも所定のビットと異なる
ビットが存在すると、エラーとして検出されてしまうた
め、バーストエラーのみならずランダムエラーも検出さ
れてしまう。このため、バーストエラーのみを検出して
エラー対策を施すような場合には、不適当であった。ま
た、データビットに検査ビットを付加しなければなら
ず、ビットの冗長度が増加してしまうという問題点もあ
った。
そこで、本発明は上述した従来の問題点に鑑みて提案さ
れたものであり、入力されたデジタル信号のデータビッ
トに生ずるエラーの内、ランダムエラーは検出せず、バ
ーストエラーのみを検出できるようなデジタル信号のバ
ーストエラー検出装置を提供することを目的とする。ま
た、本発明は、データビットに検査ビットを付加しなく
てもバーストエラーを検出できるようなデジタル信号の
バーストエラー検出装置を提供することを他の目的とす
る。
れたものであり、入力されたデジタル信号のデータビッ
トに生ずるエラーの内、ランダムエラーは検出せず、バ
ーストエラーのみを検出できるようなデジタル信号のバ
ーストエラー検出装置を提供することを目的とする。ま
た、本発明は、データビットに検査ビットを付加しなく
てもバーストエラーを検出できるようなデジタル信号の
バーストエラー検出装置を提供することを他の目的とす
る。
本発明に係るデジタル信号のバーストエラー検出装置は
上述した目的を達成するために、入力データの固定パタ
ーンを検出するパターン検出手段と、上記固定パターン
に基づいた一定周期のパルスを出力するパルス発生手段
と、このパルス発生手段からのパルスの出力タイミング
に応じて上記入力データから上記固定パターンに対応す
るデータを抽出するデータ抽出手段と、このデータ抽出
手段により抽出されたデータのパターンと上記固定パタ
ーンとを比較し該データのエラー量を検出するエラー量
検出手段と、上記エラー量が所定ビット数以上のときバ
ーストエラーであると判定してバーストエラー判定パル
スを出力するバーストエラー判定手段とを備えて成るこ
とを特徴としている。
上述した目的を達成するために、入力データの固定パタ
ーンを検出するパターン検出手段と、上記固定パターン
に基づいた一定周期のパルスを出力するパルス発生手段
と、このパルス発生手段からのパルスの出力タイミング
に応じて上記入力データから上記固定パターンに対応す
るデータを抽出するデータ抽出手段と、このデータ抽出
手段により抽出されたデータのパターンと上記固定パタ
ーンとを比較し該データのエラー量を検出するエラー量
検出手段と、上記エラー量が所定ビット数以上のときバ
ーストエラーであると判定してバーストエラー判定パル
スを出力するバーストエラー判定手段とを備えて成るこ
とを特徴としている。
本発明によれば、データ抽出手段により入力データ中の
固定パターンに対応するデータが抽出され、バーストエ
ラー判定手段により上記抽出されたデータのエラー量に
基づいたバーストエラーであるか否かの判定がなされ
る。
固定パターンに対応するデータが抽出され、バーストエ
ラー判定手段により上記抽出されたデータのエラー量に
基づいたバーストエラーであるか否かの判定がなされ
る。
以下、本発明に係るデジタル信号のバーストエラー検出
装置の一実施例について、図面を参照しながら詳細に説
明する。なお、本実施例は本発明をデジタルVTRにおけ
るバーストエラー検出装置に適用したものである。
装置の一実施例について、図面を参照しながら詳細に説
明する。なお、本実施例は本発明をデジタルVTRにおけ
るバーストエラー検出装置に適用したものである。
以下、第１図のブロック図および第２図のタイムチャー
トを参照しながら説明する。再生時に信号入力端子１に
供給されるデジタルビデオ信号SVDは、画面上の所定範
囲の画像信号を表す画像データ群DPIと、この画像デー
タ群DPIの前方に位置し該画像データ群DPIに関連したア
ドレス情報を表すアドレスデータDADと、このアドレス
データDADの前方に位置し同期信号を表す同期信号デー
タDSYとから成る１ブロックを単位とするくり返し周期T
VDの連続的な信号である。ここで、上記同期信号データ
DSYは１ブロック中の所定位置に配設された固定パター
ンのデータであり、たとえば16ビットで構成されてい
る。
トを参照しながら説明する。再生時に信号入力端子１に
供給されるデジタルビデオ信号SVDは、画面上の所定範
囲の画像信号を表す画像データ群DPIと、この画像デー
タ群DPIの前方に位置し該画像データ群DPIに関連したア
ドレス情報を表すアドレスデータDADと、このアドレス
データDADの前方に位置し同期信号を表す同期信号デー
タDSYとから成る１ブロックを単位とするくり返し周期T
VDの連続的な信号である。ここで、上記同期信号データ
DSYは１ブロック中の所定位置に配設された固定パター
ンのデータであり、たとえば16ビットで構成されてい
る。
同期信号検出回路２では、供給されたデジタルビデオ信
号SVD中の同期信号データDSYが検出され同期検出パルス
PSYが出力される。この同期信号データDSYの検出は、該
同期信号データDSYのの所定のビットパターンと同じパ
ターンを有するデータを予め同期信号検出回路２内に格
納しておき、順次到来するビデオ信号SVDを該基準の同
期信号パターンと常時比較することにより行われ、２つ
のパターンが一致した時に同期検出パルスPSYが出力さ
れる。この同期信号検出回路２には、たとえば、本件出
願人が先に提案している得願昭58−249281号明細書に記
載されているような同期信号抽出回路を用いれば良い。
号SVD中の同期信号データDSYが検出され同期検出パルス
PSYが出力される。この同期信号データDSYの検出は、該
同期信号データDSYのの所定のビットパターンと同じパ
ターンを有するデータを予め同期信号検出回路２内に格
納しておき、順次到来するビデオ信号SVDを該基準の同
期信号パターンと常時比較することにより行われ、２つ
のパターンが一致した時に同期検出パルスPSYが出力さ
れる。この同期信号検出回路２には、たとえば、本件出
願人が先に提案している得願昭58−249281号明細書に記
載されているような同期信号抽出回路を用いれば良い。
また、供給されたデジタルビデオ信号SVD中の同期信号
データSYのビットにエラーが生じている場合には、同期
信号データDSYのパターンが上記基準の同期信号パター
ンと一致しなくなるため、同期検出パルスPSYは出力さ
れない。すなわち、第２図において、同期信号データD
SYが存在するにも拘らず同期検出パルスPSYが存在しな
い箇所が有るのは、このためである。
データSYのビットにエラーが生じている場合には、同期
信号データDSYのパターンが上記基準の同期信号パター
ンと一致しなくなるため、同期検出パルスPSYは出力さ
れない。すなわち、第２図において、同期信号データD
SYが存在するにも拘らず同期検出パルスPSYが存在しな
い箇所が有るのは、このためである。
同期信号検出回路２から出力された同期検出パルスPSY
はパルス発生回路３に送られる。このパルス発生回路３
は、たとえばPLL（Phase Locked Loop）で構成されてお
り、上記同期検出パルスPSYに同期した一定のくり返し
周期T0を有する同期パルスP0が発生され、同期パルス出
力端子４から出力される。なお、上記くり返し周期T0は
上記デジタルビデオ信号SVDのくり返し期間TVDに等しく
設定されている。また、この同期パルスP0は上記同期信
号検出回路２に帰還されると共に、上記デジタルビデオ
信号SVDが供給されるデータ抽出回路５に送られる。デ
ータ抽出回路５では、上記同期パルスP0のタイミングに
応じて上記デジタルビデオ信号SVD中の同期信号データD
SYが抽出される。抽出された同期信号データDSYはエラ
ー量検出回路６に送られ、ビットのエラー量が検出され
該エラー量を表すエラー量検出データDERが出力され
る。このエラー量の検出は、同期信号データDSYの所定
のビットパターンと同じパターンを有するデータを予め
エラー量検出回路６内に格納しておき、順次到来する同
期信号データDSYのパターンを該基準の同期信号パター
ンと比較することにより行われる。この結果、第２図に
模式的に示すように、各データDSYのエラー量は、たと
えば順に０ビット,2ビット,0ビット,5ビット,8ビット，
…であることが検出される。
はパルス発生回路３に送られる。このパルス発生回路３
は、たとえばPLL（Phase Locked Loop）で構成されてお
り、上記同期検出パルスPSYに同期した一定のくり返し
周期T0を有する同期パルスP0が発生され、同期パルス出
力端子４から出力される。なお、上記くり返し周期T0は
上記デジタルビデオ信号SVDのくり返し期間TVDに等しく
設定されている。また、この同期パルスP0は上記同期信
号検出回路２に帰還されると共に、上記デジタルビデオ
信号SVDが供給されるデータ抽出回路５に送られる。デ
ータ抽出回路５では、上記同期パルスP0のタイミングに
応じて上記デジタルビデオ信号SVD中の同期信号データD
SYが抽出される。抽出された同期信号データDSYはエラ
ー量検出回路６に送られ、ビットのエラー量が検出され
該エラー量を表すエラー量検出データDERが出力され
る。このエラー量の検出は、同期信号データDSYの所定
のビットパターンと同じパターンを有するデータを予め
エラー量検出回路６内に格納しておき、順次到来する同
期信号データDSYのパターンを該基準の同期信号パター
ンと比較することにより行われる。この結果、第２図に
模式的に示すように、各データDSYのエラー量は、たと
えば順に０ビット,2ビット,0ビット,5ビット,8ビット，
…であることが検出される。
そして、上記エラー量検出回路６からのエラー量検出デ
ータDERはバーストエラー判定回路７に送られ、バース
トエラーであるか否かが判定される。すなわち、しきい
値をたとえば３ビットと定めておき、エラー量が３ビッ
ト以上の場合には、バーストエラーであると判定され、
バーストエラー判定パルスPBUがバーストエラー検出端
子８から出力される。この時、バーストエラーであると
判定された同期信号データDSYを含む１ブロックと、そ
の前の１ブロックの合計２ブロック分のデータがバース
トエラーであるとみなされ、上記バーストエラー判定パ
ルスPBUは上記２ブロックの期間に相当するパルス幅で
出力される。本実施例の場合には、第２図に示すよう
に、エラー量が５ビットと８ビットの各データDSYが連
続してバーストエラーであると判定され、合計３ブロッ
ク分のデータがバーストエラーであるとみなされる。よ
って、バーストエラー判定パルスPBUは上記３ブロック
の期間に相当するパルス幅Ｗで出力される。なお、上記
バーストエラー判定パルスPBUは、本来破線で示すよう
な３ブロックの期間に相当するものであるが、実際には
１周期TVD（T0）遅れで出力されるようになっている。
ータDERはバーストエラー判定回路７に送られ、バース
トエラーであるか否かが判定される。すなわち、しきい
値をたとえば３ビットと定めておき、エラー量が３ビッ
ト以上の場合には、バーストエラーであると判定され、
バーストエラー判定パルスPBUがバーストエラー検出端
子８から出力される。この時、バーストエラーであると
判定された同期信号データDSYを含む１ブロックと、そ
の前の１ブロックの合計２ブロック分のデータがバース
トエラーであるとみなされ、上記バーストエラー判定パ
ルスPBUは上記２ブロックの期間に相当するパルス幅で
出力される。本実施例の場合には、第２図に示すよう
に、エラー量が５ビットと８ビットの各データDSYが連
続してバーストエラーであると判定され、合計３ブロッ
ク分のデータがバーストエラーであるとみなされる。よ
って、バーストエラー判定パルスPBUは上記３ブロック
の期間に相当するパルス幅Ｗで出力される。なお、上記
バーストエラー判定パルスPBUは、本来破線で示すよう
な３ブロックの期間に相当するものであるが、実際には
１周期TVD（T0）遅れで出力されるようになっている。
このように、本実施例のバーストエラー検出装置では、
デジタルビデオ信号SVD中に存在する同期信号データDSY
を抽出して、バーストエラーの検出を行うようにしてい
る。このため、従来のように、データビットに検査ビッ
トを付加する必要はなく、エラー検出のためにビットの
冗長度が増加してしまうようなことはない。また、バー
ストエラーであるか否かの判定は、この実施例ではエラ
ー量３ビットというしきい値を設けて行うようにしてい
るため、ランダムエラーが検出されることはほとんどな
く、バーストエラーのみを検出することができる。これ
は、同期信号データDSYの16ビット中３ビット以上にエ
ラーが生ずるということはバーストエラーであると判定
して差し支えないからである。
デジタルビデオ信号SVD中に存在する同期信号データDSY
を抽出して、バーストエラーの検出を行うようにしてい
る。このため、従来のように、データビットに検査ビッ
トを付加する必要はなく、エラー検出のためにビットの
冗長度が増加してしまうようなことはない。また、バー
ストエラーであるか否かの判定は、この実施例ではエラ
ー量３ビットというしきい値を設けて行うようにしてい
るため、ランダムエラーが検出されることはほとんどな
く、バーストエラーのみを検出することができる。これ
は、同期信号データDSYの16ビット中３ビット以上にエ
ラーが生ずるということはバーストエラーであると判定
して差し支えないからである。
なお、本発明は上述した実施例に限られるものではな
く、固定のビットパターンを有するデータを含むデジタ
ル信号のバーストエラーの検出に広く用いることができ
る。
く、固定のビットパターンを有するデータを含むデジタ
ル信号のバーストエラーの検出に広く用いることができ
る。
上述した実施例の説明から明らかなように、本発明に係
るデジタル信号のバートスエラー検出装置では、入力デ
ジタル信号中の固定パターンに対応するデータを抽出し
て、バーストエラーの検出を行うようにしている。この
ため、従来のようにデータビットに検査ビットを付加す
る必要はなく、ビットの冗長度を増加することなくバー
ストエラーを検出することができる。また、上記固定パ
ターンに対応するデータのビットに生ずるエラー量が、
適当なしきい値として設定されている所定ビット数以上
か否かを判別することにより、バーストエラーか否かの
判定を行うようにしているため、ランダムエラーが検出
されることはほとんどなく、バーストエラーのみを検出
することができる。
るデジタル信号のバートスエラー検出装置では、入力デ
ジタル信号中の固定パターンに対応するデータを抽出し
て、バーストエラーの検出を行うようにしている。この
ため、従来のようにデータビットに検査ビットを付加す
る必要はなく、ビットの冗長度を増加することなくバー
ストエラーを検出することができる。また、上記固定パ
ターンに対応するデータのビットに生ずるエラー量が、
適当なしきい値として設定されている所定ビット数以上
か否かを判別することにより、バーストエラーか否かの
判定を行うようにしているため、ランダムエラーが検出
されることはほとんどなく、バーストエラーのみを検出
することができる。
第１図は本発明に係るデジタル信号のバーストエラー検
出装置の一実施例を示すブロック図、第２図は上記実施
例のバーストエラー検出装置の動作を示すタイムチャー
トである。 ２……同期信号検出回路、３……パルス発生回路 ５……データ抽出回路、６……エラー量検出回路 ７……バーストエラー判定回路
出装置の一実施例を示すブロック図、第２図は上記実施
例のバーストエラー検出装置の動作を示すタイムチャー
トである。 ２……同期信号検出回路、３……パルス発生回路 ５……データ抽出回路、６……エラー量検出回路 ７……バーストエラー判定回路
Claims (1)
- 【請求項１】入力データの固定パターンを検出するパタ
ーン検出手段と、 上記固定パターンに基づいた一定周期のパルスを出力す
るパルス発生手段と、 このパルス発生手段からのパルスの出力タイミングに応
じて上記入力データから上記固定パターンに対応するデ
ータを抽出するデータ抽出手段と、 このデータ抽出手段により抽出されたデータのパターン
と上記固定パターンとを比較し該データのエラー量を検
出するエラー量検出手段と、 上記エラー量が所定ビット数以上のときバーストエラー
であると判定してバーストエラー判定パルスを出力する
バーストエラー判定手段と を備えて成るデジタル信号のバーストエラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257338A JPH0727696B2 (ja) | 1984-12-07 | 1984-12-07 | デジタル信号のバ−ストエラ−検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59257338A JPH0727696B2 (ja) | 1984-12-07 | 1984-12-07 | デジタル信号のバ−ストエラ−検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137286A JPS61137286A (ja) | 1986-06-24 |
| JPH0727696B2 true JPH0727696B2 (ja) | 1995-03-29 |
Family
ID=17304974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59257338A Expired - Fee Related JPH0727696B2 (ja) | 1984-12-07 | 1984-12-07 | デジタル信号のバ−ストエラ−検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727696B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910479A (en) * | 1988-01-22 | 1990-03-20 | Sharp Kabushiki Kaisha | Automatic gain control device for use in an optical memory device |
| JP2004087032A (ja) * | 2002-08-28 | 2004-03-18 | Fujitsu Ltd | リードチャネルにおけるエラー監視方法およびエラー監視機能を備えたリードチャネル |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH052875Y2 (ja) * | 1985-02-18 | 1993-01-25 |
-
1984
- 1984-12-07 JP JP59257338A patent/JPH0727696B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61137286A (ja) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1135842A (en) | Block sync signal extracting system | |
| JPH0661155B2 (ja) | デジタル・コード化されたデータ信号を再生する装置 | |
| US5021897A (en) | Memory system for recording and reproducing block unit data | |
| US5228041A (en) | Sync signal detection system in a memory system for recording and reproducing block unit data | |
| JPH0727696B2 (ja) | デジタル信号のバ−ストエラ−検出装置 | |
| US4507687A (en) | Horizontal sync pulse control circuit for video tape recorder utilizing pulse code modulation | |
| JPH06162669A (ja) | 同期符号抽出回路 | |
| JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
| KR100209195B1 (ko) | 이상동기신호 방지장치 | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| JP3271073B2 (ja) | 磁気再生装置 | |
| JPH07262695A (ja) | 同期検出回路 | |
| JPS6390070A (ja) | 同期信号検出方式 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JPH08106730A (ja) | データ処理装置 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JPS62217747A (ja) | 同期検出装置 | |
| JP3116968B2 (ja) | ディジタル映像信号処理装置 | |
| JPH0628649A (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| JP2934476B2 (ja) | 同期検出装置 | |
| KR100239914B1 (ko) | 동기 패턴 추출 방법 및 이를 수행하기 위한 동기 패턴 추출 장치 | |
| JP2982320B2 (ja) | 同期信号抽出回路 | |
| JPS62223857A (ja) | 同期信号抜き出し回路 | |
| JPH07169200A (ja) | ディジタル情報信号の再生装置 | |
| JP3710650B2 (ja) | 映像信号入力装置及び該映像信号入力装置を用いた映像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |