[go: up one dir, main page]

JPH07270821A - アクティブマトリックス方式tft−lcdおよびその製造方法 - Google Patents

アクティブマトリックス方式tft−lcdおよびその製造方法

Info

Publication number
JPH07270821A
JPH07270821A JP5780394A JP5780394A JPH07270821A JP H07270821 A JPH07270821 A JP H07270821A JP 5780394 A JP5780394 A JP 5780394A JP 5780394 A JP5780394 A JP 5780394A JP H07270821 A JPH07270821 A JP H07270821A
Authority
JP
Japan
Prior art keywords
electrode
tft
film
counter electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5780394A
Other languages
English (en)
Inventor
Yoji Matsuda
洋史 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5780394A priority Critical patent/JPH07270821A/ja
Publication of JPH07270821A publication Critical patent/JPH07270821A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】開口率を低下させることなく補助容量を増大さ
せることが可能なアクティブマトリックス方式TFT−
LCDを提供する。 【構成】石英基板1上に、多結晶シリコン膜2、ゲート
酸化膜3、ゲート電極4が順次形成されている。多結晶
シリコン膜2にはドレイン領域5およびソース領域6が
形成されている。ソース領域6は、多結晶シリコン膜2
に形成されている補助容量CS の蓄積電極7および表示
電極14と接続されている。蓄積電極7上に、誘電体膜
としてのシリコン酸化膜8、補助容量CS の対向電極9
が順次形成されている。これらの全体表面に層間絶縁膜
10が形成され、その上に表示電極14が形成されてい
る。対向電極9上の層間絶縁膜10が薄くなっており、
表示電極14と対向電極9とが近接している。従って、
対向電極9上の層間絶縁膜10が誘電体膜として働き、
表示電極14と対向電極9との間に静電容量が形成され
るため、補助容量CS が増大する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアクティブマトリックス
方式TFT(Thin Film Transistor;薄膜トランジス
タ)−LCD(Liquid Crystal Display;液晶ディスプ
レイ)およびその製造方法に関するものである。
【0002】
【従来の技術】近年、TFTを用いたアクティブマトリ
ックス方式が高精彩なLCDの主流になっている。
【0003】アクティブマトリックス方式は、各画素に
スイッチ素子(画素制御素子)と信号蓄積素子(画素容
量)とを集積し、液晶を準スタティックに駆動する方式
である。すなわち、外部からのビデオ信号電圧を駆動回
路を介してLCD内部の配線へ転送し、その転送したビ
デオ信号電圧を、各スイッチ素子を介して各信号蓄積素
子に蓄えるようにしている。そのため、液晶材料のみに
頼って表示を行う単純マトリックス方式に比べ、アクテ
ィブマトリックス方式では、スイッチ素子と液晶材料と
を組み合わせて、それぞれに役割分担をさせることがで
きるため、はるかに高画質な表示が可能になる。さら
に、スイッチ素子として最も特性のよいトランジスタを
用いるアクティブマトリックス方式TFT−LCDは、
スイッチ素子としてダイオードを用いる方式(MIM−
LCDやMSI−LCDなど)に比べて、製造は困難で
あるもののCRTに匹敵する優れた画質を得ることがで
きる。
【0004】図8に、一般的なTFT−LCDのブロッ
ク構成を示す。TFT−LCD画素部50には各ゲート
配線(走査線)G1 …Gn,Gn+1 …Gm と各ドレイン配
線(データ線)D1 …Dn,Dn+1 …Dm とが備えられて
いる。その各ゲート配線と各ドレイン配線とはそれぞれ
直交し、その直交部分に画素が設けられている。そし
て、各ゲート配線はゲートドレイバ51に接続され、ゲ
ート信号(走査信号)が印加されるようになっている。
また、各ドレイン配線はデータ(ドレイン)ドライバ5
2に接続され、ビデオ信号電圧が印加されるようになっ
ている。
【0005】図9に、TFT−LCD画素部50の1つ
の画素60の等価回路を示す。各ゲート配線には各TF
Tのゲートが接続され、各ドレイン配線には各TFTの
ドレインが接続されている。そして、各TFTのソース
には、液晶セルLCの表示電極(画素電極)と補助容量
(蓄積容量)CS とが接続されている。この液晶セルL
Cと補助容量CS とにより、前記信号蓄積素子が構成さ
れる。液晶セルLCの共通電極(表示電極の反対側の電
極)には電圧Vcom が印加されている。一方、補助容量
CS において、TFTのソースと接続される側の電極
(以下、蓄積電極という)の反対側の電極(以下、対向
電極という)には定電圧VR が印加されている。この液
晶セルLCの共通電極は、文字どおり全ての画素60に
対して共通した電極となっている。そして、液晶セルL
Cの表示電極と共通電極との間には静電容量が形成され
ている。尚、図9では、ゲート配線Gn とドレイン配線
Dn とに接続されるTFTだけを図示している。また、
補助容量CS の対向電極は、隣のゲート配線Gn+1 と接
続されている場合もある。
【0006】このように構成された画素60において、
ゲート配線Gn を正電圧にしてTFTのゲートに正電圧
を印加すると、TFTがオンとなる。すると、ドレイン
配線Dn に印加されたビデオ信号電圧で、液晶セルLC
の静電容量と補助容量CS とが充電される。反対に、ゲ
ート配線Gn を負電圧にしてTFTのゲートに負電圧を
印加すると、TFTがオフとなり、その時点でドレイン
配線Dn に印加されていた電圧が、液晶セルLCの静電
容量と補助容量CS とによって保持される。
【0007】このように、画素60に書き込みたいビデ
オ信号電圧をドレイン配線に与えてゲート配線の電圧を
制御することにより、画素60に任意のビデオ信号電圧
を保持させておくことができる。その画素60の保持し
ているビデオ信号電圧に応じて液晶セルLCの透過率が
変化し、画像が表示される。
【0008】ここで、画素60の特性として重要なもの
に、書き込み特性と保持特性とがある。書き込み特性に
対して要求されるのは、TFT−LCD画素部50の仕
様から定められた単位時間内に、信号蓄積素子(液晶セ
ルLCおよび補助容量CS )に対して所望のビデオ信号
電圧を十分に書き込むことができるかどうかという点で
ある。また、保持特性に対して要求されるのは、信号蓄
積素子に一旦書き込んだビデオ信号電圧を必要な時間だ
け保持することができるかどうかという点である。
【0009】補助容量CS が設けられているのは、信号
蓄積素子の静電容量を増大させて書き込み特性および保
持特性を向上させるためである。すなわち、液晶セルL
Cはその構造上、静電容量の増大には限界がある。そこ
で、補助容量CS によって液晶セルLCの静電容量の不
足分を補うわけである。
【0010】図10に、コプレーナ型の多結晶シリコン
TFT(多結晶シリコンを能動層に用いたTFT)を用
いた従来の画素60の断面構造を示す。石英基板1上に
は能動層の多結晶シリコン膜2が形成されている。多結
晶シリコン膜2上にはゲート酸化膜3が形成されてい
る。ゲート酸化膜3上にはTFTのゲート電極4が形成
されている。多結晶シリコン膜2にはTFTのドレイン
領域5およびソース領域6が形成されている。そのソー
ス領域6は、多結晶シリコン膜2に形成されている補助
容量CS の蓄積電極7と接続されている。蓄積電極7上
には誘電体膜としてのシリコン酸化膜8が形成されてい
る。シリコン酸化膜8上には補助容量CS の対向電極9
が形成されている。これら(石英基板1,多結晶シリコ
ン膜2,ゲート電極4,対向電極9)の全体表面には層
間絶縁膜10が形成されている。ゲート電極4,ドレイ
ン領域5,ソース領域6はそれぞれ、層間絶縁膜10に
形成されたコンタクトホールを介して、ゲート配線1
1,ドレイン電極(ドレイン配線)12,ソース電極1
3と接続されている。また、ソース領域6は、ソース電
極13と同じコンタクトホールを介して液晶セルLCの
表示電極14と接続されている。表示電極14はITO
(インジウム・スズ酸化物)から成り、対向電極9の上
部の層間絶縁膜10上に形成されている。
【0011】
【発明が解決しようとする課題】近年、書き込み特性お
よび保持特性のさらなる向上が要求されており、その要
求を満足するために、補助容量CS を増大させることが
求められている。図10に示す画素60において補助容
量CS を増大させるには、対向電極9の幅を広くすれば
よい。しかし、対向電極9の幅を広くすると、その分だ
け画素60の開口領域が小さくなり、TFT−LCD画
素部50の開口率が低下して画面が暗くなり、画質が劣
化してしまう。
【0012】本発明は上記問題点を解決するためになさ
れたものであって、その目的は、開口率を低下させるこ
となく補助容量を増大させて書き込み特性および保持特
性を向上させることが可能なアクティブマトリックス方
式TFT−LCDを提供することにある。また、本発明
の別の目的は、そのようなアクティブマトリックス方式
TFT−LCDの簡単かつ容易な製造方法を提供するこ
とにある。
【0013】
【課題を解決するための手段】請求項1に記載の発明
は、TFTと液晶セルと補助容量とを備えたアクティブ
マトリックス方式TFT−LCDにおいて、補助容量に
おけるTFTと接続される電極の対向電極と、液晶セル
の表示電極との間に静電容量が形成されていることをそ
の要旨とする。
【0014】請求項2に記載の発明は、TFTと、その
TFTの能動層に形成された一方の電極がTFTのソー
スと接続され、当該一方の電極と誘電体膜を介して対向
電極が形成された補助容量と、その補助容量およびTF
Tの上に形成された層間絶縁膜と、その層間絶縁膜上に
形成された液晶セルの表示電極とを備えたアクティブマ
トリックス方式TFT−LCDにおいて、前記対向電極
と表示電極との間に静電容量が形成されていることをそ
の要旨とする。
【0015】請求項3に記載の発明は、請求項2に記載
の発明において、前記対向電極と表示電極との間の層間
絶縁膜を適宜な膜厚にすることで、対向電極と表示電極
との間に静電容量を形成したことをその要旨とする。
【0016】請求項4に記載の発明は、請求項2に記載
の発明において、前記対向電極と表示電極との間に、適
宜な誘電率の第2の誘電体膜を設けることで、対向電極
と表示電極との間に静電容量を形成したことをその要旨
とする。
【0017】請求項5に記載の発明は、請求項3に記載
のアクティブマトリックス方式TFT−LCDの製造方
法に係り、絶縁基板上にシリコン層を形成する工程と、
そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量の一方の電極を形成する工程と、その補助容量の一
方の電極上に誘電体膜を形成する工程と、その誘電体膜
上に補助容量の対向電極を形成する工程と、その対向電
極およびTFTの上に層間絶縁膜を形成する工程と、対
向電極上の層間絶縁膜をエッチングして所定の膜厚にす
る工程と、層間絶縁膜上に液晶セルの表示電極を形成す
る工程とを備えたことをその要旨とする。
【0018】請求項6に記載の発明は、請求項4に記載
のアクティブマトリックス方式TFT−LCDの製造方
法に係り、絶縁基板上にシリコン層を形成する工程と、
そのシリコン層を能動層とするTFTを形成すると共
に、そのシリコン層にTFTのソースと接続される補助
容量の一方の電極を形成する工程と、その補助容量の一
方の電極上に第1の誘電体膜を形成する工程と、その誘
電体膜上に補助容量の対向電極を形成する工程と、その
対向電極およびTFTの上に層間絶縁膜を形成する工程
と、対向電極上の層間絶縁膜をエッチングし、対向電極
を露出させる工程と、露出した対向電極上に第2の誘電
体膜を形成する工程と、第2の誘電体膜および層間絶縁
膜上に液晶セルの表示電極を形成する工程とを備えたこ
とをその要旨とする。
【0019】
【作用】請求項1に記載の発明によれば、対向電極の幅
を広くすることなく、表示電極と対向電極との間に静電
容量を形成している。そのため、開口率を低下させるこ
となく補助容量を増大させることができ、書き込み特性
および保持特性を向上させることが可能になる。
【0020】請求項2に記載の発明は、請求項1に記載
の発明をコプレーナ型やスタガ型の多結晶シリコンTF
Tまたは非晶質シリコンTFTを用いたLCDに適用し
たものであり、請求項1に記載の発明と同様の作用およ
び効果を得ることができる。
【0021】請求項3に記載の発明によれば、対向電極
と表示電極との間の層間絶縁膜を適宜な膜厚にすること
で、その層間絶縁膜を誘電体膜として働かせ、対向電極
と表示電極との間に静電容量を形成することができる。
【0022】請求項4に記載の発明によれば、対向電極
と表示電極との間に適宜な誘電率の第2の誘電体膜を設
けることで、対向電極と表示電極との間に静電容量を形
成することができる。この場合、第2の誘電体膜の誘電
率および膜厚を最適な値にすることで、補助容量に必要
とされる耐圧および静電容量を得ることができる。
【0023】請求項5に記載の発明によれば、対向電極
上の層間絶縁膜をエッチングして所定の膜厚にする工程
を設けるだけで、請求項3に記載のTFT−LCDを容
易かつ簡単に製造することができる。
【0024】請求項6に記載の発明によれば、対向電極
上の層間絶縁膜をエッチングして対向電極を露出させる
工程と、露出した対向電極上に第2の誘電体膜を形成す
る工程とを設けるだけで、請求項4に記載のTFT−L
CDを容易かつ簡単に製造することができる。この場
合、対向電極上の層間絶縁膜を全て除去した後に第2の
誘電体膜を形成するため、第2の誘電体膜の膜厚を容易
に制御することができる。その結果、補助容量に必要と
される耐圧および静電容量の制御が容易になる。また、
対向電極上の層間絶縁膜をエッチングする際に、その膜
厚を正確に制御する必要がないため、製造が容易にな
る。
【0025】
【実施例】
(第1実施例)以下、本発明を具体化した第1実施例を
図面に従って説明する。
【0026】尚、本実施例において、図8〜図10に示
した従来例と同じ構成部材については符号を等しくして
その詳細な説明を省略する。図1に、コプレーナ型の多
結晶シリコンTFTを用いた本実施例の画素60の断面
構造を示す。本実施例において、図10に示した従来例
と異なるのは、液晶セルLCの表示電極14と補助容量
CS の対向電極9との間に静電容量が形成されている点
だけであり、対向電極9の幅は変わらない。すなわち、
本実施例においては、図10に示した従来例に比べて対
向電極9上の層間絶縁膜10が薄くなっており、表示電
極14と対向電極9とが近接している。そのため、対向
電極9上の層間絶縁膜10が誘電体膜として働き、表示
電極14と対向電極9との間に静電容量が形成される。
また、本実施例においても、図10に示した従来例と同
様に、液晶セルLCの蓄積電極7はTFTのソース領域
6を介して表示電極14と接続されている。従って、蓄
積電極7と対向電極9との間に形成される静電容量(図
10に示した従来例の補助容量CS )と、表示電極14
と対向電極9との間に形成される静電容量とが並列に接
続されることになる。そのため、表示電極14と対向電
極9との間に形成される静電容量の分だけ、本実施例の
補助容量CS は図10に示す従来例に比べて増大する。
【0027】次に、本実施例の製造方法を順次説明す
る。 工程1(図2参照);減圧CVD法により、石英基板1
上に多結晶シリコン膜2を形成する。次に、多結晶シリ
コン膜2が所望の形状になるようにエッチングする。そ
して、熱酸化法により、多結晶シリコン膜2上にゲート
酸化膜3を形成する。続いて、減圧CVD法により、ゲ
ート酸化膜3上に多結晶シリコン膜を形成する。その多
結晶シリコン膜をエッチングしてゲート電極4を形成す
る。次に、ゲート電極5をマスクとする自己整合法で多
結晶シリコン膜2にリンイオンを注入し、ドレイン領域
5およびソース領域6を形成する。このとき、蓄積電極
7も同時に形成される。さらに、約900°Cの窒素雰
囲気中で熱処理を行い、注入したリンイオンを活性化さ
せる。続いて、熱酸化法により、蓄積電極7上にシリコ
ン酸化膜8を形成する。次に、減圧CVD法により、シ
リコン酸化膜8上に多結晶シリコン膜を形成する。その
多結晶シリコン膜をエッチングして対向電極9を形成す
る。そして、CVD法により、デバイスの全体表面にシ
リコン酸化膜から成る層間絶縁膜10を形成する。
【0028】工程2(図2参照);対向電極9の形成時
に用いたエッチングマスクを流用し、対向電極9上の層
間絶縁膜10だけをエッチングして所定の膜厚にする。
このとき、対向電極9上の層間絶縁膜10の膜厚が、補
助容量CS に必要とされる耐圧および静電容量を満足す
るような最適な値になるようにエッチング量を制御す
る。
【0029】工程3(図3参照);ゲート電極4,ドレ
イン領域5,ソース領域6の上の層間絶縁膜10にコン
タクトホール15を開口する。 工程4(図4参照);スパッタ法により層間絶縁膜10
上にITO膜を形成し、そのITO膜をエッチングして
表示電極14を形成する。このとき、ソース領域6上の
コンタクトホール15内にもITO膜を形成し、表示電
極14とソース領域6とが接続されるようにする。
【0030】工程5(図1参照);スパッタ法により層
間絶縁膜10上にアルミ膜を形成し、そのアルミ膜をエ
ッチングしてドレイン電極12およびソース電極13を
形成する。
【0031】このように本実施例によれば、対向電極9
の幅を広くすることなく、表示電極14と対向電極9と
の間に静電容量を形成している。そのため、開口率を低
下させることなく補助容量CS を増大させることがで
き、書き込み特性および保持特性を向上させることが可
能になる。また、補助容量CS の大きさを従来と同じと
すれば、表示電極14と対向電極9との間に形成される
静電容量の分だけ対向電極9の幅を狭くすることがで
き、開口率を向上させることもできる。
【0032】そして、本実施例は、従来の製造工程に対
向電極9上の層間絶縁膜10をエッチングする工程を加
えるだけで、簡単かつ容易に製造することができる。さ
らに、表示電極14と対向電極9との間に静電容量を形
成する工程で、対向電極9上の層間絶縁膜10をエッチ
ングする際に用いるエッチングマスクとして、対向電極
9の形成時に用いたエッチングマスクを流用している。
そのため、対向電極9上の層間絶縁膜10だけを容易に
エッチングすることができるのに加え、従来に製造方法
に比べてエッチングマスクの数が増えることはない。 (第2実施例)以下、本発明を具体化した第2実施例を
図面に従って説明する。
【0033】尚、本実施例において、第1実施例と同じ
構成部材については符号を等しくしてその詳細な説明を
省略する。図5に、コプレーナ型の多結晶シリコンTF
Tを用いた本実施例の画素60の断面構造を示す。本実
施例において、図1に示した第1実施例と異なるのは、
表示電極14と対向電極9との間に誘電体膜17が形成
されている点だけである。すなわち、第1実施例では対
向電極9上の薄い層間絶縁膜10が誘電体膜として働く
ようになっているのに対し、本実施例では層間絶縁膜1
0とは別に誘電体膜17が設けられ、表示電極14と対
向電極9との間に静電容量が形成される。
【0034】本実施例の製造方法は、第1実施例の工程
2を以下の工程2aおよび工程2bに変更するだけで、
他の工程は第1実施例と同じである。 工程2a(図5参照);対向電極9の形成時に用いたエ
ッチングマスクを流用し、対向電極9上の層間絶縁膜1
0を全てエッチングして対向電極9を露出させる。すな
わち、対向電極9上の層間絶縁膜10にコンタクトホー
ル16を開口する。
【0035】工程2b(図6参照);適宜なCVD法
(減圧CVD法、常圧CVD法、プラズマCVD法、
等)により、コンタクトホール16内の露出した対向電
極9上に誘電体膜17としてのシリコン酸化膜を堆積さ
せる。このとき、誘電体膜17の膜厚が、補助容量CS
に必要とされる耐圧と静電容量とを満足するような最適
な値になるように堆積量を制御する。
【0036】このように本実施例によれば、第1実施例
の作用および効果に加え、対向電極9上の層間絶縁膜1
0を全て除去した後に誘電体膜17を形成するため、誘
電体膜17の膜厚を容易に制御することができる。その
結果、補助容量CS に必要とされる耐圧および静電容量
の制御が容易になる。
【0037】また、対向電極9上の層間絶縁膜10をエ
ッチングする際に、その膜厚を正確に制御する必要がな
いため、製造が容易になる。尚、上記各実施例は以下の
ように変更してもよく、その場合も上記各実施例と同様
の効果を得ることができる。
【0038】1)第2実施例において、誘電体膜17と
して誘電率の高い適宜な膜(シリコン窒化膜、PSG
膜、BPSG膜、等)を用いる。シリコン窒化膜は減圧
CVD法やプラズマCVD法によって形成することがで
き、PSG膜およびBPSG膜は常圧CVD法によって
形成することができる。この場合、誘電体膜17の誘電
率を高めることで、補助容量CS をさらに増大させるこ
とができる。
【0039】2)対向電極9の表面に凹凸を設けること
により、補助容量CS をさらに増大させる。 3)低温プロセスを利用して石英基板1をガラス基板に
置き代える。低温プロセスについては、日経エレクトロ
ニクス 1994.2.28号(no.602)に詳しい。すなわち、ガラ
ス基板上に非晶質シリコン膜を形成後、固相成長法やレ
ーザアニール法を用いて非晶質シリコン膜から能動層の
多結晶シリコン膜を得る。そして、ECRプラズマCV
D法によってゲート酸化膜を形成する。この場合、ガラ
ス基板は石英基板より安価で大面積化が容易であるた
め、TFT−LCD画素部50を安価に大型化すること
ができる。
【0040】4)シリコン酸化膜8を熱酸化ではなく、
適宜なCVD法(減圧CVD法、常圧CVD法、プラズ
マCVD法、等)によって形成する。 5)シリコン酸化膜8を誘電率の高い適宜な膜(シリコ
ン窒化膜、PSG膜、BPSG膜、等)に置き代えるこ
とで、補助容量CS をさらに増大させる。
【0041】6)層間絶縁膜10をシリコン酸化膜では
なく、適宜な膜(シリコン窒化膜、PSG膜、BPSG
膜、等)に置き代える。 7)上記工程1において、ゲート酸化膜3と同時にシリ
コン酸化膜8を形成し、ゲート電極4と同時に対向電極
9を形成する。尚、ドレイン領域5,ソース領域6,蓄
積電極7を形成するためのイオン注入時には、多結晶シ
リコン膜2上にレジストパターンを形成し、不要な部分
(チャネル領域など)にイオンが注入されないようにす
る。この場合には、ドレイン領域5およびソース領域6
を自己整合的に形成することができない反面、工数を減
らすことができる。
【0042】8)多結晶シリコンTFTでなく、非晶質
シリコンを能動層に用いた非晶質シリコンTFTに適用
する。 9)コプレーナ型でなくスタガ型の多結晶シリコンTF
Tまたは非晶質シリコンTFTに適用する。
【0043】以上、本発明の各実施例について説明した
が、各実施例から把握できる請求項以外の技術的思想に
は以下のものがあり、これらの技術的思想においても、
同様な作用および効果を得ることができる。
【0044】(イ)請求項2に記載のアクティブマトリ
ックス方式TFT−LCDにおいて、前記TFTはコプ
レーナ型またはスタガ型の多結晶シリコンTFTまたは
非晶質シリコンTFTである。
【0045】(ロ)請求項5または請求項6に記載のア
クティブマトリックス方式TFT−LCDの製造方法に
おいて、前記能動層は多結晶シリコン層または非晶質シ
リコン層からなり、前記TFTはコプレーナ型またはス
タガ型である。
【0046】ちなみに、本明細書において、発明の構成
に係る部材は以下のように定義されるものとする。 a)絶縁基板としては、石英基板、ガラス基板、セラッ
ミクスなどのあらゆる絶縁材料による基板を含むだけで
なく、表面に絶縁層を設けた金属基板などをも含む。
【0047】b)第1および第2の誘電体膜としては、
シリコン酸化膜だけでなく、シリコン窒化膜、PSG
膜、BPSG膜などのあらゆる誘電体膜をも含む。 c)層間絶縁膜としては、シリコン酸化膜だけでなく、
シリコン窒化膜、PSG膜、BPSG膜などのあらゆる
絶縁膜をも含む。
【0048】d)表示電極としては、ITO膜だけでな
く酸化スズ膜をも含む。
【0049】
【発明の効果】以上詳述したように本発明によれば、開
口率を低下させることなく補助容量を増大させて書き込
み特性および保持特性を向上させることが可能なアクテ
ィブマトリックス方式TFT−LCDを提供することが
できる。また、そのようなアクティブマトリックス方式
TFT−LCDの簡単かつ容易な製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明を具体化した第1実施例の構造を示す断
面図である。
【図2】第1実施例の製造工程を説明するための断面図
である。
【図3】第1実施例の製造工程を説明するための断面図
である。
【図4】第1実施例の製造工程を説明するための断面図
である。
【図5】本発明を具体化した第2実施例の構造を示す断
面図である。
【図6】第2実施例の製造工程を説明するための断面図
である。
【図7】第2実施例の製造工程を説明するための断面図
である。
【図8】一般的なTFT−LCDの構成を示すブロック
回路図である。
【図9】TFT−LCD画素部50の1つの画素60を
示す回路図である。
【図10】従来の画素60の構造を示す断面図である。
【符号の説明】
TFT 薄膜トランジスタ LC 液晶セル CS 補助容量 2 多結晶シリコン層 7 補助容量におけるTFTと接続される電極としての
蓄積電極 8 第1の誘電体膜としてのシリコン酸化膜 9 対向電極 10 層間絶縁膜 14 表示電極 17 第2の誘電体膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 TFTと液晶セルと補助容量とを備えた
    アクティブマトリックス方式TFT−LCDにおいて、
    補助容量(CS )におけるTFTと接続される電極
    (7)の対向電極(9)と、液晶セル(LC)の表示電
    極(14)との間に静電容量が形成されているアクティ
    ブマトリックス方式TFT−LCD。
  2. 【請求項2】 TFTと、 そのTFTの能動層(2)に形成された一方の電極
    (7)がTFTのソース(6)と接続され、当該一方の
    電極と誘電体膜(8)を介して対向電極(9)が形成さ
    れた補助容量(CS )と、 その補助容量およびTFTの上に形成された層間絶縁膜
    (10)と、 その層間絶縁膜上に形成された液晶セル(LC)の表示
    電極(14)とを備えたアクティブマトリックス方式T
    FT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間に静電容
    量が形成されていることを特徴とするアクティブマトリ
    ックス方式TFT−LCD。
  3. 【請求項3】 請求項2に記載のアクティブマトリック
    ス方式TFT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間の層間絶
    縁膜(10)を適宜な膜厚にすることで、対向電極と表
    示電極との間に静電容量を形成したことを特徴とするア
    クティブマトリックス方式TFT−LCD。
  4. 【請求項4】 請求項2に記載のアクティブマトリック
    ス方式TFT−LCDにおいて、 前記対向電極(9)と表示電極(14)との間に、適宜
    な誘電率の第2の誘電体膜(17)を設けることで、対
    向電極と表示電極との間に静電容量を形成したことを特
    徴とするアクティブマトリックス方式TFT−LCD。
  5. 【請求項5】 絶縁基板(1)上にシリコン層(2)を
    形成する工程と、 そのシリコン層を能動層とするTFTを形成すると共
    に、そのシリコン層にTFTのソースと接続される補助
    容量(CS )の一方の電極(7)を形成する工程と、 その補助容量の一方の電極(7)上に誘電体膜(8)を
    形成する工程と、 その誘電体膜(8)上に補助容量の対向電極(9)を形
    成する工程と、 その対向電極およびTFTの上に層間絶縁膜(10)を
    形成する工程と、 対向電極上の層間絶縁膜をエッチングして所定の膜厚に
    する工程と、 層間絶縁膜上に液晶セル(LC)の表示電極(14)を
    形成する工程とを備えた請求項3に記載のアクティブマ
    トリックス方式TFT−LCDの製造方法。
  6. 【請求項6】 絶縁基板(1)上にシリコン層(2)を
    形成する工程と、 そのシリコン層を能動層とするTFTを形成すると共
    に、そのシリコン層にTFTのソースと接続される補助
    容量(CS )の一方の電極(7)を形成する工程と、 その補助容量の一方の電極(7)上に第1の誘電体膜
    (8)を形成する工程と、 その誘電体膜(8)上に補助容量の対向電極(9)を形
    成する工程と、 その対向電極およびTFTの上に層間絶縁膜(10)を
    形成する工程と、 対向電極上の層間絶縁膜をエッチングし、対向電極を露
    出させる工程と、 露出した対向電極上に第2の誘電体膜(17)を形成す
    る工程と、 第2の誘電体膜および層間絶縁膜上に液晶セル(LC)
    の表示電極(14)を形成する工程とを備えた請求項4
    に記載のアクティブマトリックス方式TFT−LCDの
    製造方法。
JP5780394A 1994-03-28 1994-03-28 アクティブマトリックス方式tft−lcdおよびその製造方法 Pending JPH07270821A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5780394A JPH07270821A (ja) 1994-03-28 1994-03-28 アクティブマトリックス方式tft−lcdおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5780394A JPH07270821A (ja) 1994-03-28 1994-03-28 アクティブマトリックス方式tft−lcdおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH07270821A true JPH07270821A (ja) 1995-10-20

Family

ID=13066081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5780394A Pending JPH07270821A (ja) 1994-03-28 1994-03-28 アクティブマトリックス方式tft−lcdおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH07270821A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016257A (ja) * 2000-06-28 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2002217418A (ja) * 2001-01-22 2002-08-02 Sony Corp 薄膜半導体装置、その製造方法及び表示装置
JP2007156442A (ja) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
JP2012163983A (ja) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置
CN106409874A (zh) * 2016-10-24 2017-02-15 昆山国显光电有限公司 阵列基板及其制作方法和有机发光显示器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404474B1 (en) 1998-07-24 2002-06-11 Nec Corporation Horizontal electric field LCD with increased capacitance between pixel and common electrodes
JP2002016257A (ja) * 2000-06-28 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002217418A (ja) * 2001-01-22 2002-08-02 Sony Corp 薄膜半導体装置、その製造方法及び表示装置
JP2007156442A (ja) * 2005-12-05 2007-06-21 Toppoly Optoelectronics Corp 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造
JP2012163983A (ja) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置
CN106409874A (zh) * 2016-10-24 2017-02-15 昆山国显光电有限公司 阵列基板及其制作方法和有机发光显示器件

Similar Documents

Publication Publication Date Title
US6133074A (en) Thin film transistor and method of fabricating the same
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
US5168074A (en) Active matrix liquid crystal display fabrication for grayscale
JP2625268B2 (ja) アクティブマトリクス基板
JP2001109014A (ja) アクティブマトリクス型液晶表示装置
JPH03280018A (ja) 液晶表示装置及びその製造方法
US7145172B2 (en) Thin film transistor array substrate
JP3774352B2 (ja) 液晶表示装置
US5835170A (en) Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel
JP2584290B2 (ja) 液晶表示装置の製造方法
JPH07270821A (ja) アクティブマトリックス方式tft−lcdおよびその製造方法
JP3423108B2 (ja) 表示装置及び表示装置の製造方法
JPH08271927A (ja) 表示装置及びその製造方法
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
KR0176179B1 (ko) 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이
JP2755683B2 (ja) アクテブマトリクス型液晶表示装置
KR100219504B1 (ko) 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법
JPH1090682A (ja) アクティブマトリックス液晶表示パネル
JPH10209452A (ja) 薄膜トランジスタ及びその製造方法
JPS61108171A (ja) 薄膜電界効果トランジスタ
JP2622661B2 (ja) 液晶表示パネル
JPH0895085A (ja) 半導体装置,半導体装置の製造方法,表示装置
JPH10223903A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
JP3433192B2 (ja) 半導体装置の製造方法及び表示装置