JPH07249739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07249739A JPH07249739A JP6038416A JP3841694A JPH07249739A JP H07249739 A JPH07249739 A JP H07249739A JP 6038416 A JP6038416 A JP 6038416A JP 3841694 A JP3841694 A JP 3841694A JP H07249739 A JPH07249739 A JP H07249739A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- temperature
- semiconductor device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000001514 detection method Methods 0.000 claims abstract description 19
- 230000006903 response to temperature Effects 0.000 claims description 2
- 235000014121 butter Nutrition 0.000 abstract 2
- 230000005540 biological transmission Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 温度、電圧の変化による駆動能力の変化を抑
制した半導体装置の提供。 【構成】 温度検出回路１ではインバータ11等の段数差
でクロックφの遅延時間差が現れ、これが温度変化に追
随変化する。これにより切換回路２の出力Ｄが変化し、
低温域用出力バッファ33又は高温域出力バッファ34を選
択的に使用させる。
制した半導体装置の提供。 【構成】 温度検出回路１ではインバータ11等の段数差
でクロックφの遅延時間差が現れ、これが温度変化に追
随変化する。これにより切換回路２の出力Ｄが変化し、
低温域用出力バッファ33又は高温域出力バッファ34を選
択的に使用させる。
Description
【０００１】
【産業上の利用分野】本発明は温度保証範囲又は電圧保
証範囲が広い半導体装置に関し、温度変化又は電圧変化
に起因するトランジスタ駆動能力の変化による性能低下
を防止し得る半導体装置に関する。
証範囲が広い半導体装置に関し、温度変化又は電圧変化
に起因するトランジスタ駆動能力の変化による性能低下
を防止し得る半導体装置に関する。
【０００２】
【従来の技術】半導体装置は温度変化又は電源電圧の変
化に伴い駆動能力が低下する。即ち温度の高・低に従い
駆動能力が低・高となり、電源電圧の高・低に従い駆動
能力か高・低となる。従来はこのような問題に対する技
術的対策は取られておらず、低駆動能力の状態での条件
を仕様上保証することとしていた。
化に伴い駆動能力が低下する。即ち温度の高・低に従い
駆動能力が低・高となり、電源電圧の高・低に従い駆動
能力か高・低となる。従来はこのような問題に対する技
術的対策は取られておらず、低駆動能力の状態での条件
を仕様上保証することとしていた。
【０００３】
【発明が解決しようとする課題】このため温度変化、電
圧変化があった場合にも駆動能力の変化を抑制できる半
導体装置を開発することが課題となっていた。本発明は
このような半導体装置を提供することを目的とする。
圧変化があった場合にも駆動能力の変化を抑制できる半
導体装置を開発することが課題となっていた。本発明は
このような半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】第１発明の半導体装置
は、温度又は電圧に応動して所定信号を出力する検出回
路と、夫々に異なる特性を有する複数の出力回路と、前
記検出回路の出力信号に応じて前記出力回路を切換える
ための信号を生成する切換回路とを備えることを特徴と
する。
は、温度又は電圧に応動して所定信号を出力する検出回
路と、夫々に異なる特性を有する複数の出力回路と、前
記検出回路の出力信号に応じて前記出力回路を切換える
ための信号を生成する切換回路とを備えることを特徴と
する。
【０００５】第２発明は、検出回路として、論理ゲート
の段数が夫々に異なる複数の論理回路を備え、これらに
同一のクロックを通過せしめるようにしたものである。
第３発明は、論理回路に直列的に設けたスイッチと、該
スイッチのオン，オフ情報を記憶する手段とを備える。
の段数が夫々に異なる複数の論理回路を備え、これらに
同一のクロックを通過せしめるようにしたものである。
第３発明は、論理回路に直列的に設けたスイッチと、該
スイッチのオン，オフ情報を記憶する手段とを備える。
【０００６】第４発明は、論理回路の出力を取出す端子
を設けたものである。第５発明は、温度又は電圧を検出
する手段と、該手段による検出値と閾値とを比較する手
段と、比較結果に応じてCPU に割込信号を発する割込回
路とを備えることを特徴とする。
を設けたものである。第５発明は、温度又は電圧を検出
する手段と、該手段による検出値と閾値とを比較する手
段と、比較結果に応じてCPU に割込信号を発する割込回
路とを備えることを特徴とする。
【０００７】
【作用】第１発明では温度又は電圧の高低に応じて出力
される検出回路出力によって切換回路が所定の信号を発
し、これによって複数の出力回路のうちの対応するもの
が選択される。この選択される出力回路の特性を、温度
又は電圧の変化に伴う駆動能力の変化と逆の関係にして
おくことで温度又は電圧の変化による駆動能力の変化が
防止される。
される検出回路出力によって切換回路が所定の信号を発
し、これによって複数の出力回路のうちの対応するもの
が選択される。この選択される出力回路の特性を、温度
又は電圧の変化に伴う駆動能力の変化と逆の関係にして
おくことで温度又は電圧の変化による駆動能力の変化が
防止される。
【０００８】第２発明ではクロックが各論理回路を通過
する時間の差が温度変化により異なる。この差信号を検
出信号出力とする。第３発明では上述の如き論理回路に
連なるスイッチのうち、所要のものをオン，オフ情報で
オン，オフし、オンしたスイッチに連なる論理回路によ
る出力を温度検出信号とする。
する時間の差が温度変化により異なる。この差信号を検
出信号出力とする。第３発明では上述の如き論理回路に
連なるスイッチのうち、所要のものをオン，オフ情報で
オン，オフし、オンしたスイッチに連なる論理回路によ
る出力を温度検出信号とする。
【０００９】第４発明では詳述の論理回路を組合せてな
る検出回路出力を他の用途にも使用できるように端子か
ら取出せるようにしてある。第５発明では温度又は電圧
に閾値以上の変化があると割込回路が割込信号を出力す
る。これによりCPU はソフトウェア又はハードウェアで
出力回路特性を切換える処理をする。
る検出回路出力を他の用途にも使用できるように端子か
ら取出せるようにしてある。第５発明では温度又は電圧
に閾値以上の変化があると割込回路が割込信号を出力す
る。これによりCPU はソフトウェア又はハードウェアで
出力回路特性を切換える処理をする。
【００１０】
【実施例】図１は第１実施例を示す略示回路図である。
図において１は温度検出回路であり、インバータの伝送
遅延時間が温度により変化することを利用している。即
ち図示しないクロック発振回路から出力されたクロック
φがインバータ11, 12へ入力されるようにしてあり、イ
ンバータ11出力ＡはNANDゲート10へされる。インバータ
12には更に２段のインバータ13, 14が接続され、インバ
ータ14の出力ＢをNANDゲート10の入力としている。NAND
ゲート10の出力Ｃは温度検出信号として切換回路２へ入
力される。
図において１は温度検出回路であり、インバータの伝送
遅延時間が温度により変化することを利用している。即
ち図示しないクロック発振回路から出力されたクロック
φがインバータ11, 12へ入力されるようにしてあり、イ
ンバータ11出力ＡはNANDゲート10へされる。インバータ
12には更に２段のインバータ13, 14が接続され、インバ
ータ14の出力ＢをNANDゲート10の入力としている。NAND
ゲート10の出力Ｃは温度検出信号として切換回路２へ入
力される。
【００１１】温度検出信号Ｃはトランスミッションゲー
ト21を介してNANDゲート25の一入力端子へ与えられる。
NANDゲート25出力はトランスミッションゲート23及びイ
ンバータ27へ与えられる。インバータ27出力はトランス
ミッションゲート22を介してNANDゲート25の前記一入力
端子へ与えられる。トランスミッションゲート23の出力
はインバータ28へ与えられ、このインバータ28の出力Ｄ
を切換回路２の出力Ｄとしている。インバータ28の出力
Ｄは、またNANDゲート26の前記一入力端子へ与えられ、
その出力はトランスミッションゲート24を介してインバ
ータ18へ与えられるようにしてある。両NANDゲート25,
26の他入力は適宜手段によって与えられるリセット信号
RST(“Ｌ”アクティブ) である。
ト21を介してNANDゲート25の一入力端子へ与えられる。
NANDゲート25出力はトランスミッションゲート23及びイ
ンバータ27へ与えられる。インバータ27出力はトランス
ミッションゲート22を介してNANDゲート25の前記一入力
端子へ与えられる。トランスミッションゲート23の出力
はインバータ28へ与えられ、このインバータ28の出力Ｄ
を切換回路２の出力Ｄとしている。インバータ28の出力
Ｄは、またNANDゲート26の前記一入力端子へ与えられ、
その出力はトランスミッションゲート24を介してインバ
ータ18へ与えられるようにしてある。両NANDゲート25,
26の他入力は適宜手段によって与えられるリセット信号
RST(“Ｌ”アクティブ) である。
【００１２】トランスミッションゲート21, 22, 23, 24
はいずれもクロックφ, バーφでオン, オフ制御され、
トランスミッションゲート21, 24がφ＝“Ｌ”レベルの
ときにオンし、トランスミッションゲート22, 23がφ＝
“Ｈ”レベルのときにオンするものである。切換回路２
の出力Ｄは下記トランスミッションゲート31, 32へ制御
信号として直接又はインバータ29を介して与えられる。
またインバータ29として回路駆動能力を有するものを用
いて端子2dから外部へ取出せるようにしている。
はいずれもクロックφ, バーφでオン, オフ制御され、
トランスミッションゲート21, 24がφ＝“Ｌ”レベルの
ときにオンし、トランスミッションゲート22, 23がφ＝
“Ｈ”レベルのときにオンするものである。切換回路２
の出力Ｄは下記トランスミッションゲート31, 32へ制御
信号として直接又はインバータ29を介して与えられる。
またインバータ29として回路駆動能力を有するものを用
いて端子2dから外部へ取出せるようにしている。
【００１３】３は出力回路を示し、２系統を有する。図
示しない回路からの信号をトランスミッションゲート31
(又は32) 、インバータを用いてなるバッファ33 (又は
34)を介して出力端子30へ出力するようにしてあり、ト
ランスミッションゲート31 (32) は切換回路２出力Ｄが
“Ｌ” (“Ｈ”) のときにオンするようにしてある。バ
ッファ33は低温域 (例えば 100℃未満) で所要の駆動能
力を有し、バッファ34は高温域 (例えば 100〜150 ℃)
で所要の駆動能力を有するものを用いている。
示しない回路からの信号をトランスミッションゲート31
(又は32) 、インバータを用いてなるバッファ33 (又は
34)を介して出力端子30へ出力するようにしてあり、ト
ランスミッションゲート31 (32) は切換回路２出力Ｄが
“Ｌ” (“Ｈ”) のときにオンするようにしてある。バ
ッファ33は低温域 (例えば 100℃未満) で所要の駆動能
力を有し、バッファ34は高温域 (例えば 100〜150 ℃)
で所要の駆動能力を有するものを用いている。
【００１４】即ちこの回路の動作を図２及び図３のタイ
ムチャートに従って説明する。いまクロックφの周期を
100ns とし、インバータ11〜14の各１段の遅延時間は50
nsを超えず、３段の遅延時間は 100℃未満の低温域では
50nsを超えず、 100〜150 ℃の高温域では50〜100ns に
なるように構成トランジスタの寸法を定めておく。
ムチャートに従って説明する。いまクロックφの周期を
100ns とし、インバータ11〜14の各１段の遅延時間は50
nsを超えず、３段の遅延時間は 100℃未満の低温域では
50nsを超えず、 100〜150 ℃の高温域では50〜100ns に
なるように構成トランジスタの寸法を定めておく。
【００１５】然して 100℃未満の場合は図２に示すよう
にクロックφはインバータ11出力Ａでta (＜50ns) 、イ
ンバータ14出力Ｂでtb (≒３ta＜50ns) 遅れる。従って
NANDゲート10出力Ｃは図示のように変化する。而して駆
動回路２の初段のトランスミッションゲート21はクロッ
クφが“Ｌ”レベルのときにオンするが、クロックφが
“Ｌ”レベルの期間はNANDゲート10出力Ｃは“Ｌ”であ
るから切換回路３出力Ｄは常に“Ｌ”のままである。
にクロックφはインバータ11出力Ａでta (＜50ns) 、イ
ンバータ14出力Ｂでtb (≒３ta＜50ns) 遅れる。従って
NANDゲート10出力Ｃは図示のように変化する。而して駆
動回路２の初段のトランスミッションゲート21はクロッ
クφが“Ｌ”レベルのときにオンするが、クロックφが
“Ｌ”レベルの期間はNANDゲート10出力Ｃは“Ｌ”であ
るから切換回路３出力Ｄは常に“Ｌ”のままである。
【００１６】図３は 100〜150 ℃の場合のタイムチャー
トである。この場合はインバータ11出力Ａの遅延時間tc
は50ns未満であるが、インバータ14出力Ｂの遅延時間td
は100ns を超えるからNANDゲート10出力Ｃは図示のよう
になり、クロックφが“Ｌ”レベルのときに切換回路出
力Ｃが“Ｈ”でトランスミッションゲート21を通過す
る。これがクロックφの変化でトランスミッションゲー
ト23を通過し、或いはトランスミッションゲート22, 24
によって反復的に与えられ、インバータ28出力又は切換
回路３出力Ｄは常時“Ｈ”となる。
トである。この場合はインバータ11出力Ａの遅延時間tc
は50ns未満であるが、インバータ14出力Ｂの遅延時間td
は100ns を超えるからNANDゲート10出力Ｃは図示のよう
になり、クロックφが“Ｌ”レベルのときに切換回路出
力Ｃが“Ｈ”でトランスミッションゲート21を通過す
る。これがクロックφの変化でトランスミッションゲー
ト23を通過し、或いはトランスミッションゲート22, 24
によって反復的に与えられ、インバータ28出力又は切換
回路３出力Ｄは常時“Ｈ”となる。
【００１７】従って出力回路３は 100℃未満の温度域で
はバッファ33側が、100 〜150 ℃の高温域ではバッファ
34側が選択され、所要の駆動能力で増幅された信号が出
力されていくことになる。なお端子2d出力は温度の変化
を外部へ報じるのに使用され、それに応じた制御をする
ことが可能である。
はバッファ33側が、100 〜150 ℃の高温域ではバッファ
34側が選択され、所要の駆動能力で増幅された信号が出
力されていくことになる。なお端子2d出力は温度の変化
を外部へ報じるのに使用され、それに応じた制御をする
ことが可能である。
【００１８】図４は温度検出回路２の他の実施例を示し
ている。クロックφはインバータ41, 42, 43, 46に入力
され、インバータ41出力はNANDゲート40の一入力端子
に、インバータ42出力はトランスミッションゲート51を
介してNANDゲート40の他入力端子に接続されている。イ
ンバータ43出力はもう２段のインバータ44, 45及びトラ
ンスミッションゲート52を介してNANDゲート40の他入力
端子に与えられている。インバータ46はもう４段のイン
バータ47, 48, 49, 50及びトランスミッションゲート57
を介してNANDゲート40の前記他入力端子へ接続されてい
る。
ている。クロックφはインバータ41, 42, 43, 46に入力
され、インバータ41出力はNANDゲート40の一入力端子
に、インバータ42出力はトランスミッションゲート51を
介してNANDゲート40の他入力端子に接続されている。イ
ンバータ43出力はもう２段のインバータ44, 45及びトラ
ンスミッションゲート52を介してNANDゲート40の他入力
端子に与えられている。インバータ46はもう４段のイン
バータ47, 48, 49, 50及びトランスミッションゲート57
を介してNANDゲート40の前記他入力端子へ接続されてい
る。
【００１９】この場合の遅延時間の設定は、表１のとお
りである。なおクロック周期は100ns である。
りである。なおクロック周期は100ns である。
【００２０】
【表１】
【００２１】３ビットの選択レジスタ４はNANDゲート40
の前記他入力に連なる３つの論理回路を選択するデータ
を記憶させるものであり、いずれか１ビットか、１の３
ビットのデータが格納され、Ｉ (又はＪ，Ｋ）が１であ
る場合にトランスミッションゲート51 (又は52, 53) が
オンして出力Ｆ (又はＧ, Ｈ) がNANDゲート40へ入力さ
れる。つまり信号Ｅと信号Ｆ (又はＧ, Ｈ) の組合せで
NANDゲート40出力Ｃが温度検出信号として切換回路２へ
与えられることになる。
の前記他入力に連なる３つの論理回路を選択するデータ
を記憶させるものであり、いずれか１ビットか、１の３
ビットのデータが格納され、Ｉ (又はＪ，Ｋ）が１であ
る場合にトランスミッションゲート51 (又は52, 53) が
オンして出力Ｆ (又はＧ, Ｈ) がNANDゲート40へ入力さ
れる。つまり信号Ｅと信号Ｆ (又はＧ, Ｈ) の組合せで
NANDゲート40出力Ｃが温度検出信号として切換回路２へ
与えられることになる。
【００２２】従ってＩ (又はＪ，Ｋ）＝１の場合は50℃
未満と50℃以上 (又は75℃未満と75℃以上、 100℃未満
と 100℃以上) とに切換回路出力Ｄの“Ｌ”／“Ｈ”が
変化する。これらの温度変化に対応する駆動能力の出力
回路を設けておくことで必要な温度範囲での切換が可能
となる。
未満と50℃以上 (又は75℃未満と75℃以上、 100℃未満
と 100℃以上) とに切換回路出力Ｄの“Ｌ”／“Ｈ”が
変化する。これらの温度変化に対応する駆動能力の出力
回路を設けておくことで必要な温度範囲での切換が可能
となる。
【００２３】なお選択レジスタ４へのデータ設定はソフ
トウェアによってもハードウェアによっても行うことが
できる。更にそのビット数又は切換るべき論理回路数も
必要に応じて増減できる。
トウェアによってもハードウェアによっても行うことが
できる。更にそのビット数又は切換るべき論理回路数も
必要に応じて増減できる。
【００２４】図５は更に他の実施例を示している。この
実施例では切換回路２出力Ｄを割込回路６へ与え、これ
により割込信号を生成して図示しないCPU へ与える。そ
してCPU でのソフトウェア処理において温度変化に応じ
た必要な処理を行うこととすればよい。なお、上述の実
施例は検出対象を温度としたが電源電圧についても同様
に検出して実施することができる。
実施例では切換回路２出力Ｄを割込回路６へ与え、これ
により割込信号を生成して図示しないCPU へ与える。そ
してCPU でのソフトウェア処理において温度変化に応じ
た必要な処理を行うこととすればよい。なお、上述の実
施例は検出対象を温度としたが電源電圧についても同様
に検出して実施することができる。
【００２５】
【発明の効果】以上の如き本発明による場合は、温度、
電圧の変化に応じて所要の駆動能力を有する出力回路に
切換えるので、温度、電圧の保証範囲を広くすることが
できる。また第４発明によれば、温度、電圧の変化に応
じた信号を外部でも利用することができる。更に第５発
明では温度、電圧変化に伴うソフトウェアでの対応も可
能となる。
電圧の変化に応じて所要の駆動能力を有する出力回路に
切換えるので、温度、電圧の保証範囲を広くすることが
できる。また第４発明によれば、温度、電圧の変化に応
じた信号を外部でも利用することができる。更に第５発
明では温度、電圧変化に伴うソフトウェアでの対応も可
能となる。
【図１】本発明の第１実施例の略示回路図である。
【図２】その動作説明のためのタイムチャートである。
【図３】その動作説明のためのタイムチャートである。
【図４】本発明の第２実施例の略示回路図である。
【図５】本発明の第３実施例のブロック図である。
１ 温度検出回路 ２ 切換回路 ３ 出力回路 ４ 選択レジスタ ６ 割込回路
Claims (5)
- 【請求項１】 温度又は電圧に応動して所定信号を出力
する検出回路と、 夫々に異なる特性を有する複数の出力回路と、 前記検出回路の出力信号に応じて前記出力回路を切換え
るための信号を生成する切換回路とを備えることを特徴
とする半導体装置。 - 【請求項２】 検出回路は、論理ゲートの段数が夫々に
異なる複数の論理回路を備え、これらに同一のクロック
を通過せしめるべく構成してある請求項１記載の半導体
装置。 - 【請求項３】 論理回路に直列的に設けたスイッチと、
該スイッチのオン，オフ情報を記憶する手段とを備える
請求項２記載の半導体装置。 - 【請求項４】 論理回路の出力を取出す端子を備える請
求項２又は３記載の半導体装置。 - 【請求項５】 温度又は電圧を検出する手段と、 該手段による検出値と閾値とを比較する手段と、 比較結果に応じてCPU に割込信号を発する割込回路とを
備えることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038416A JPH07249739A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6038416A JPH07249739A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07249739A true JPH07249739A (ja) | 1995-09-26 |
Family
ID=12524711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6038416A Pending JPH07249739A (ja) | 1994-03-09 | 1994-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07249739A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7093975B2 (en) | 2003-03-07 | 2006-08-22 | Renesas Technology Corp. | Semiconductor integrated circuit with simply configured temperature detection circuit |
| JP2007187661A (ja) * | 2006-01-11 | 2007-07-26 | Samsung Electronics Co Ltd | 温度センサ及び区間別温度の検出方法 |
| WO2018153075A1 (zh) * | 2017-02-27 | 2018-08-30 | 京东方科技集团股份有限公司 | 温度检测电路、显示面板及显示装置 |
-
1994
- 1994-03-09 JP JP6038416A patent/JPH07249739A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7093975B2 (en) | 2003-03-07 | 2006-08-22 | Renesas Technology Corp. | Semiconductor integrated circuit with simply configured temperature detection circuit |
| JP2007187661A (ja) * | 2006-01-11 | 2007-07-26 | Samsung Electronics Co Ltd | 温度センサ及び区間別温度の検出方法 |
| WO2018153075A1 (zh) * | 2017-02-27 | 2018-08-30 | 京东方科技集团股份有限公司 | 温度检测电路、显示面板及显示装置 |
| US11422040B2 (en) | 2017-02-27 | 2022-08-23 | Boe Technology Group Co., Ltd. | Temperature detection circuit, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7035148B2 (en) | Output driver capable of controlling slew rate of output signal according to operating frequency information or CAS latency information | |
| US7948268B2 (en) | Time-balanced multiplexer switching methods and apparatus | |
| US6459652B1 (en) | Semiconductor memory device having echo clock path | |
| JP2007166623A (ja) | 遅延セル及びこれを備える遅延ライン回路 | |
| US5361230A (en) | Memory device delaying timing of outputting data in a test mode as compared with a normal operating mode | |
| JP2007097179A (ja) | 調整可能なディレイセル及びこれを含むディレイライン | |
| JP2743878B2 (ja) | 入力バッファ回路 | |
| JPH07192470A (ja) | 半導体メモリの出力回路 | |
| KR100390242B1 (ko) | 입력 버퍼 | |
| KR100518604B1 (ko) | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| US6380784B1 (en) | Circuit for generating sense amplifier control signal for semiconductor memory | |
| JP2805466B2 (ja) | メモリのアドレス遷移検出回路 | |
| JPH07249739A (ja) | 半導体装置 | |
| US7439774B2 (en) | Multiplexing circuit for decreasing output delay time of output signal | |
| US6625067B2 (en) | Semiconductor memory device for variably controlling drivability | |
| JP2006186899A (ja) | 遅延回路及び半導体装置 | |
| JPH05211432A (ja) | データ出力回路および半導体集積回路 | |
| JP3851906B2 (ja) | パルス生成回路 | |
| US6819134B2 (en) | Decoding circuit for wafer burn-in test | |
| US7385860B2 (en) | Data output circuit of synchronous memory device | |
| US5185539A (en) | Programmable logic device address buffer/multiplexer/driver | |
| US7177204B2 (en) | Pulse width adjusting circuit for use in semiconductor memory device and method therefor | |
| US5455531A (en) | Flip-flop circuit | |
| US5929675A (en) | Power applying circuit with initial reset pulse for semiconductor memory |