[go: up one dir, main page]

JPH0723389A - 画像処理装置 - Google Patents

画像処理装置

Info

Publication number
JPH0723389A
JPH0723389A JP5157149A JP15714993A JPH0723389A JP H0723389 A JPH0723389 A JP H0723389A JP 5157149 A JP5157149 A JP 5157149A JP 15714993 A JP15714993 A JP 15714993A JP H0723389 A JPH0723389 A JP H0723389A
Authority
JP
Japan
Prior art keywords
image
memory
processing
adder
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5157149A
Other languages
English (en)
Inventor
Kazukuni Kitagaki
和邦 北垣
Tatsuhiko Demura
達彦 出村
Goichi Otomo
吾一 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5157149A priority Critical patent/JPH0723389A/ja
Priority to KR1019950700678A priority patent/KR100252838B1/ko
Priority to EP98117178A priority patent/EP0896478B1/en
Priority to PCT/JP1994/001029 priority patent/WO1995001053A1/ja
Priority to DE69431572T priority patent/DE69431572T2/de
Priority to EP94918576A priority patent/EP0660608B1/en
Priority to DE69425720T priority patent/DE69425720T2/de
Publication of JPH0723389A publication Critical patent/JPH0723389A/ja
Priority to US08/778,861 priority patent/US6035322A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • H04N19/523Motion estimation or motion compensation with sub-pixel accuracy
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51Motion estimation or motion compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】 【構成】 フレーム/フィールド変換を伴う動き補償予
測符号化画像伸長において、1/2精度の動きベクトル
から参照画像を構成する際の内挿計算と、参照画像と差
分データとの加算処理を同一の加算手段を用いて時分割
で処理する。 【効果】 フレーム/フィールド変換を伴う動き補償予
測符号化画像伸長を行う画像伸長装置の加算器の回路規
模をほぼ1/2に削減できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は動き補償予測符号化を用
いた画像処理装置、及び符号圧縮された画像を復号する
ための画像処理装置に関する。
【0002】
【従来の技術】近年、情報処理機器の発展はめざまし
く、テレビ電話、テレビ会議の装置も数多く提案されて
いる。テレビ会議、テレビ電話などの画像伝送の分野に
於いて、基盤技術となるのが画像圧縮伸長の技術であ
る。現在、画像圧縮の国際標準化作業がISO(Intern
ational Standerd Organization )のMPEG1(Moti
on Picture Expart Group part 1),MEPEG2(同
part 2)で行われている。MPEG1規格は比較的ビッ
トレートのノンインターレース画像の伝送規格で、MP
EG2は比較的高ビットレートのノンインターレースあ
るいはインターレース画像の伝送規格である。
【0003】画像圧縮伸長の方式にはさまざまな方式が
提案されているが、その一つに動き補償予測符号化方式
がある。まず、フレーム間予測符号化方式について説明
する。フレーム間予測符号化は画像の時間的相関を利用
した符号化で、送信側では前画面と現画面差分のみを伝
送し、受信側では蓄えておいて前画面に、伝送された差
分値を加算することより、現画像を再構成する。その処
理を(1)式に示す。
【0004】 D(x,y,t)=D(x,y,t-1)+ ΔD(x,y,t) …… (1) この方式では変化、あるいは動きの少ない画像(時間的
に相関が高い画像)については伝送ビット幅が削減でき
る。しかし、動きがある画像ではむしろビット幅が増加
してしまう。そのため、動きがある画像に対しては、動
き補償という処理を追加することにより、ビット幅を削
減する。動き補償処理では、送信側で前画面と現画面の
動き量を評価し、その量(動きベクトル)を差分値と共
に伝送する。受信側では前画面から動きベクトル分だけ
遷移した位置の値に差分値を加えて現画面の値を再構成
する。その処理を(2)式に示す。
【0005】 D(x,y,t)=D(x+mvx,y+mvx,t-1)+ ΔD(x,y,t) …… (2) ここで、mvx,mvyはそれぞれx方向,y方向の動
きベクトルである。
【0006】動きベクトルの取り方にはいくつかの方式
がある。動きベクトルの精度が画素単位の場合は動きベ
クトルの指し示す位置の画素の値D(x+mvx,y+
mvy,t−1)は存在する(図9(a)参照)。しか
し、動きベクトルの精度が1/2単位の場合は動きベク
トルの指し示す位置に画素が存在しない場合がある(図
9(b)参照)。その場合には近傍の2点もしくは4点
から内挿してその点の値を得る(図9(b)参照)。4
点からの内挿処理を(3)式に示す。
【0007】 D(x,y,t)={D([x+mvx],[y+mvy],t-1)+D([x+mvx]+1,[y+mvy],t-1) +D([x+mvx],[y+mvy]+1,t-1)+D([x+mvx]+1,[y+mvy]+1,t-1)}/4 +ΔD(x,y,t) ………(3) ここで、[x]は有理数xに対してxを越えない最大の
整数を表す。
【0008】以上のように、動き補償予測符号化による
画像伸長装置に於いては、参照画像の内挿処理と差分値
との加算(以後復元処理という)が必要である。
【0009】伝送される画像の構造にはフレーム構造と
フィールド構造がある。フレーム構造では図10(a)
のように走査線を1ライン毎に順次伝送する。フィール
ド構造では、図10(b)のように飛び越し走査を行
い、第1フィールドでは偶数ラインを、第2フィールド
では奇数ラインを伝送する。
【0010】また、動きベクトルの計算の方法にも、フ
レーム予測とフィールド予測がある。フレーム予測では
参照画像をフレーム構造として扱い、フィールド予測で
は参照画像をフィールド構造として(参照画像がフレー
ム構造の場合は、偶数ラインあるいは奇数ラインのみの
画像として)扱う。
【0011】MPEG1規格では、フレーム構造しか対
応していない。その場合の動き補償予測符号化の伸長回
路の例を図11に示す。図11に於いて、加算器2が参
照画像の内挿処理を行うブロックであり、加算器3が復
元処理を行うブロックである。参照画像メモリはフレー
ムメモリである。図12に処理のタイミングチャートを
示す。随時伝送されてくる差分データに対して、対応す
る参照画像を随時アクセスし、読みだしと同時に内挿を
行い、内挿終了と同時に復元処理を行う。図12に示す
ように、これらの処理は連続して行われるので、内挿処
理と復元処理は同時刻に行われる。差分データについて
は、演算器6で逆量子化、逆コサイン変換などの処理が
行われ、そこで相当数の遅れが生じる。そのため、それ
らの処理の結果の出力に合わせて、参照画像をアクセス
するタイミングを調整しなければならない。
【0012】MPEG2規格の信号で伝送される画像に
は、伝送される差分の画像構造、予測方式ともにフレー
ムとフィールドの両方をとり得る。MPEG2の様な画
像構造、予測方式ともにフレームとフィールドの両方を
とり得る信号を扱う画像圧縮伸長装置に於いては、復元
処理の前にフレーム/フィールド変換装置を設けて、差
分の画像の構造と予測方式を合わせなければならない。
その場合の動き補償予測符号化の伸長回路の例を図13
に示す。図13に於いて、加算器2が参照画像の内挿処
理を行うブロックであり、加算器3が復元処理を行うブ
ロックである。また、中間メモリでフレーム/フィール
ド変換を行う。参照画像メモリはフレームメモリであ
る。フレーム全体を小画面(たとえば8×8のブロッ
ク)に分割して処理する場合の処理内容を図14のタイ
ミングチャートを用いて説明する。参照画像メモリ5か
ら、小画面とその周辺画素を読みだし、加算器2で内挿
し、その結果を中間メモリ4に書き込む。差分データは
演算器6で逆量子化、逆コサイン変換などの処理が行わ
れる。これらの処理は図14の(1)の期間に同時に行
われる。小画面についてそれらの処理が終了すると、続
いて、中間メモリ4から差分データと同じフレーム/フ
ィールド構造で参照画像を読みだし、外部から入力され
た差分データと加算器3で加算され、復元処理が行われ
る。これらの処理は図14の(2)の期間に同時に行わ
れる。
【0013】このように中間メモリを持たず、差分デー
タの処理に合わせて参照画像を読み込んで来て内挿処
理、復元処理を行う画像伸長装置では内挿用の加算器と
復元処理用の加算器とが必要で、ハードウェア量が多量
なものになっていた。また、中間メモリを持っていて、
フレーム/フィールド変換処理を行う動き補償予測符号
化画像伸長装置では、ハードウェアの量が多量なものに
なるばかりでなく、中間メモリの前後の加算器の動作す
る時間はオーバーラップが無く、一方が処理を行ってい
る間、他方が使用されない時間が存在するので、非常に
効率の悪いシステムとなると言う欠点があった。
【0014】一方、近年、ディジタル信号処理によりデ
ィジタル符号の圧縮/伸長を行なう装置が開発されてい
る。特に符号量が多いディジタル画像を伝送/蓄積する
ためにMPEG,JPEG,H261などの世界規格が
定められ、これらの規格に準じた圧縮/伸長装置が多く
開発されている。これらの規格では符号圧縮の方法とし
て可変長符号と時間軸方向の相関を利用した動き補償、
離散コサイン変換を利用している。復号装置としては可
変長符号を利用することに伴い、画像と圧縮された符号
の同期を取るために圧縮されている入力コードを一時貯
えておくためのコード入力バッファが必要となる。ま
た、動き補償を利用することに伴い、過去又は未来のフ
レーム画像を参照画像メモリとして保持しておく必要が
ある。また、入力符号は出力がインターレース/ノンイ
ンターレースに関係なく2次元DCTを行なうブロック
単位で送られてくるので復号した画像をインターレース
またはノンインターレースで出力するためのフレームメ
モリが必要となる。
【0015】すなわち、同期を取るためのコード入力バ
ッファ、動き補償用参照画像フレームメモリ、フレーム
/フィールド変換用表示画像フレームメモリの3種類の
メモリ装置が必要である。デコード装置を1つのLSI
で構成するとき、現在のLSIの集積度ではこれらのメ
モリはデコード装置と同じ1つのLSIに集積すること
が難しいため、外部メモリとしてLSIの外に設定しな
ければならない。しかし、それぞれの用途に別々のメモ
リを割り当てていては配線数、回路規模、メモリ量が大
きくなってしまうので外部メモリとして1つのメモリを
上記参照画像、表示画像、コード入力バッファに分割し
て共用して用いる方法が多く使われている。
【0016】通常、動画を圧縮した符号列デコードする
場合には入力符号のコード入力バッファへの書き込み、
コード入力バッファからの読み出し、動き補償にともな
う参照画像の読み出し、デコード後に参照画面を再構成
する参照画像への書き込み、デコードした画像を表示す
るための表示画像読み出し、の5種類のメモリアクセス
が発生するが、間断なくデータが流れてくる入力符号の
コード入力バッファへの書き込み、常時画像を表示しな
ければならない表示画像読み出しはバッファがあふれた
り、なくなることはできず、また処理のオーバーヘッド
の関係から参照画像の読み出しと書き込みは一度行なっ
たら途中で止めることも難しい。
【0017】1つの外部メモリに対するこれらのメモリ
アクセス要求を処理するため、従来は2つの方式が取ら
れている。1つはメモリアクセスの必要が発生するごと
にアクセス要求をバス調停装置に送り、バス調停装置は
各ブロックから発生する要求信号を優先順位にしたがっ
て調停を行うポーリング方式である。また、もう1つの
方式としてそれぞれの要求を優先順位なしで順番に処理
する優先順位方法がある。前者の方式の場合、メモリの
バンド幅に対しメモリアクセスが少ないときには問題は
ないがメモリアクセス量が多くなると優先順位が低いメ
モリアクセスは行われず待ち状態が多くなる。そのため
処理のオーバーヘッドが多くなり、1フレームの画像の
復号が1フレーム表示時間に行なえなくなり、入力符号
と出力画像の同期が取れなくなってしまうという問題点
があった。また、後者の方式の場合、連続したメモリア
クセスが行なえないため、外部メモリにDRAMを用い
たときはページ切り換えのオーバーヘッドが多くなり、
メモリバント幅の不足が発生する。
【0018】また一方、動画像の冗長性としては、 (1) 空間軸方向 隣の画素とよく似ている、人間の
目は細かいものはよく見えない。
【0019】(2) 時間軸方向 連続している画像は
よく似ている。
【0020】の2つがある。
【0021】この(1),(2)の冗長性を圧縮するた
め、 (1)・ある大きさのブロックを単位として、離散コサ
イン変換(DCT)をおこない周波数成分に変換し、量
子化をおこない高い周波数成分を削減する。
【0022】・隣のブロックとの差分(DPCM)のみ
データとする。
【0023】(2)・ある大きさのブロックを単位とし
て、動き補償をおこない、動きベクトルと誤差成分のみ
をデータとする。
【0024】という方法が用いられる。
【0025】これを、一般の画像に適用すると、比較的
空間軸方向の冗長性の多い部分(動きの激しい画像)は
動き補償が適用しにくいので、空間軸方法の冗長性を圧
縮するため、DCT+量子化、DPCMをおこなう。こ
の場合、DPCMは隣のブロックと最も相関の高いDC
成分のみおこなう。
【0026】一方、比較的時間軸方向の冗長性の多い部
分(あまり動いていない画像)は動き補償を適用し、動
きベクトルと誤差成分のみをデータとする。また、さら
に空間軸方法の冗長性を削減するため、誤差成分に対し
てもある大きさのブロック単位でDCT+量子化をおこ
なう。但し、誤差成分は隣のブロックとの空間的な相関
は高くないと考えられるためDPCMはおこなわない。
【0027】以上をまとめると、 (1)動きが激しい画像 DCT係数のDC成分 DPCM DCT係数のAC成分 DTC+量子化 (2)動きの少ない画像 動き補償+DTC+量子化 となる。
【0028】以上のように符号化されたデータを画像へ
復元する従来の画像処理装置を図15に示す。まず初め
に、符号解読回路30で可変長符号の解読を行い、フラ
グやDTC係数を求める。次に、動き補償を行ったブロ
ックの場合は、逆量子化(IQ)・逆離散コサイン変換
(IDCT)回路31で差分データのDCT係数をID
CTして差分データを求め、同時に動きベクトル再構成
回路32で図16に示されるようなアルゴリズムで動き
ベクトルを再構成し、その動きベクトルを用いて動き補
償回路33で画像メモリ34から前方または後方または
両方の画像データを取り出し、加算回路35で差分デー
タと加算して復元画素データを作成する。
【0029】動き補償を行わないで画素データそのもの
をDCTしたブロックの場合は、DCT係数のDC成分
のみDPCM処理回路36で図17に示されるようなD
PCM処理を行い、他のDCT係数と併せてIQ・ID
CT回路31でIDCTを行い復元画素データを作成す
る。以上が符号化された画像データを画像データへ復元
する従来の方法である。なお、図16,17で示した各
コマンドの意味を図18に示す。
【0030】
【発明が解決しようとする課題】以上のように、従来の
中間メモリを持たず、差分データの処理に合わせて参照
画像を読み込んで来て内挿処理、復元処理を行う画像伸
長装置では回路規模が多大なものになっていた、さら
に、中間メモリを持ち、フレーム/フィールド変換を伴
う動き補償予測符号化画像伸長を行う画像伸長装置で
は、加算器の回路規格が大きくなり、しかも、その加算
器が使用されない時間が存在するという問題点があっ
た。
【0031】また、前述したように、従来の一般的なバ
ス調停機能では、外部メモリへアクセスする際に多大な
オーバーヘッドが発生するという欠点があった。
【0032】さらに、上記したように、動きベクトル再
構成やDCT係数のDC成分のDCPM処理は、解読し
たフラグを用いて図16,17のような条件判断、各種
演算を行うためなんらかのシーケンサが必要であり、ハ
ードウエアとして大きなものとなる。また、いろいろな
規格や応用が考えられる画像データの圧縮・伸張技術で
はフラグの解釈や演算の仕方が異なる可能性があるため
上記シーケンサはソフトウェア制御可能なものの方が適
応性・拡張性が良くなるが、命令メモリなどが必要とな
りさらにハードウェア量が大きくなる。従来の画像処理
装置は、シーケンサが2つも必要なため、ハードウェア
量が多くなる傾向があった。
【0033】本発明はこの点を鑑みてなされたもので、
第1の発明の目的は、少ない回路規模で動き補償予測符
号化画像伸長を行う画像処理装置を提供することにあ
る。
【0034】また、第2の発明の目的とするところは、
外部メモリの読み出し/書き込みの内部バッファを用途
別にもつことにより、外部メモリへのアクセスを効率良
く行なうことができる画像処理装置を提供することにあ
る。
【0035】さらに、第3の発明の目的は、ハードウェ
アの使用効率の良い画像処理装置を提供することであ
る。
【0036】
【課題を解決するための手段】以上の目的を達成するた
め、第1の発明の画像処理装置では動き補償を行う処理
領域分の画像メモリと加算器からなり、時間的にオーバ
ーラップの無い内挿処理と復元処理を同一の加算器を時
間多重で用いて処理する。
【0037】また、第2の発明は、入力符号を解読し、
画像を復元するデコード手段と、外部から入力される符
号列を受け取って外部メモリに符号列を書き込む入力符
号書き込み手段と、外部メモリに蓄積された符号列を読
み出し、その符号列を前記デコード手段に転送する入力
符号読み出し手段と、外部メモリに保存されている参照
画像を読み出し、前記デコード手段で復元された画像と
加えることにより表示画像を作成する画像再構成手段
と、前記画像再構成手段で作成された画像を外部メモリ
に書き込む画像書き込み手段と、外部に画像を表示する
ために前記画像書き込み手段により書き込まれた画像を
外部メモリより読み出す表示画像読み出し手段と、外部
メモリと前記画像再構成手段、前記画像書き込み手段、
前記入力符号書き込み手段、前記入力符号読み出し手
段、前記表示画像読み出し手段を接続する接続手段と、
前記入力符号書き込み手段、前記入力符号読み出し手
段、前記表示画像読み出し手段が外部メモリから読み出
したデータをそれぞれ一時蓄積するデータ蓄積手段と、
前記画像再構成手段、前記画像書き込み手段、前記入力
符号書き込み手段、前記入力符号書き込み手段、前記入
力符号読み出し手段、前記表示画像読み出し手段の中か
ら前記接続手段と接続する手段を選択するメモリバス調
停手段とで構成し、前記メモリバス調停手段は前述した
入力符号のコード入力バッファへの書き込み、コード入
力バッファからの読み出し、動き補償にともなう参照画
像の読み出し、デコード後に参照画像を再構成する参照
画像への書き込み、デコードした画像を表示するための
表示画像読み出し、の5種類のメモリアクセスをアクセ
ス優先順位の高い入力符号のコード入力バッファへ書き
込み、コード入力バッファからの読み出し、デコードし
た画像を表示するための表示画像読み出しの第1のグル
ープと優先順位は低いが連続して行ないたい動き補償に
ともなう参照画像の読み出し、デコード後に参照画像を
再構成する参照画像への書き込みの第2のグループに分
け、第1のグループ内はポーリング方式によりある決ま
った期間だけアクセス権を与え、第1のグループの要求
がすべて終了したところで、第2のグループへアクセス
権が移り、第2のグループへアクセス権が移ったとき、
第2のグループ内にアクセス要求があるとそのメモリア
クセスを行ない、第2のグループ内のメモリアクセスは
1度アクセス権を与えるとその一連のメモリアクセスが
終了するまで他のアクセス要求は却下されるようにした
ものである。
【0038】さらに、第3の発明は、離散コサイン変換
と動き補償を用い、動き補償を行わない部分の離散コサ
イン変換係数のみ、その一部をDPCM化することによ
って画像データを圧縮・符号化する方式の符号から画像
データを復元する装置において、離散コサイン変換係数
のDPCMの処理と動きベクトルの再構成の双方の処理
を行うことができるプログラム制御可能なシーケンサを
備えたものである。
【0039】
【作用】以上のような構成により、第1の発明では、動
き補償予測符号化画像伸長を行う画像処理装置の加算器
の回路規模をほぼ1/2に削減することができる。
【0040】また、第2の発明は、コード入力バッファ
の書き込み用バッファ、コード入力バッファの読み出し
用バッファ、表示画像読み出し用バッファがそれぞれあ
る一定量になったらのそれぞれメモリアクセスをメモリ
バス調停装置に要求し、参照画像の読み出し、参照画像
の書き込みは内部の復号に伴う処理が参照画像の読み出
し、参照画像の書き込みが必要になったところでバス調
停装置に要求する。メモリバス調停装置はコード入力バ
ッファの書き込み、コード入力バッファの読み出し、表
示画像の読み出しのメモリアクセス要求は一定の順序で
要求の処理を行なう。参照画像の書き込み、参照画像の
読み出しはコード入力バッファの書き込み、コード入力
バッファの読み出し、表示画像読み出しのメモリアクセ
ス要求がなくなったとき処理を行なう。このようなメモ
リバスの調停を行なうことにより、優先順位方式と比較
した場合、参照画像の読み出し、書き込みを連続して行
なうことができるため参照画像の読み出し、書き込み後
に行なうべき処理を速やかに行なうことができるため、
処理のオーバーヘッドが少なくなり、より大きな画像ま
で扱うことができる。また、優先順位方式と比較した場
合内部バッファを大きくすることなくDRAMへのアク
セスに伴うページ切り替えを少なくすることができ、高
価な高速のメモリを使用することなく、より大きな画像
を扱うことができる。
【0041】さらに、第3の発明の画像処理装置は、解
読後の各種フラグを1つのソフトウェア制御可能なシー
ケンサで処理してIQ・IDCT回路や動き補償回路に
DCT係数や動きベクトルを与える構成である。シーケ
ンサが1つであるため、DCT係数のDC成分のDPC
M処理と動きベクトルの再構成は時分割で実行すること
になる。しかし、従来技術で説明したように、DCT係
数のDC成分がDPCMで符号化されている場合、動き
補償を行わなかったブロックであるため、動きベクトル
の再構成を行う必要がなく、また動き補償を行ったブロ
ックでは、DCT係数のDPCM化されていないためD
PCM処理の必要がない。従って、第3の発明の画像処
理装置はDCT係数のDC成分がDPCM処理と動きベ
クトルの再構成は時分割でおこなうことになるが、処理
時間の損失はなく、シーケンサが1つであるのでハード
ウェアの量を必要最小限にすることができる。
【0042】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。 第1の発明 第1の発明にかかる画像処理装置の例を図1に示す。図
1に於いて、1は内挿処理、復元処理を行う加算器、4
は小画面(たとえば8×8のブロック)を保持しておく
中間メモリ、5は1フレーム分の参照画像を保持してお
くフレームメモリである。
【0043】第一の実施例の処理のタイミングチャート
を図2に示す。フレーム全体を小画面(たとえば8×8
のブロック)に分割して処理する場合の処理内容を図2
のタイミングチャートを用いて説明する。5の参照画像
メモリから、小画面とその周辺画素を読みだし、1の加
算器で内挿し、その結果を4の中間メモリに書き込む。
差分データは6の演算器で逆コサイン変換などの処理が
行われる。これらの処理は図2の(1)の期間に同時に
行われる。小画面についてそれらの処理が終了すると、
続いて、4の中間メモリから参照画像を読みだし、外部
から入力された差分データと内挿処理で用いたものと同
じ1の加算器で加算され、復元処理が行われる。これら
の処理は図2の(2)の期間に同時に行われる。
【0044】第一の実施例によると、差分データの逆コ
サイン変換などの処理の間に参照画像の内挿処理が行わ
れ、同一の加算器を内挿処理と復元処理に使うので、加
算器の回路規模がほぼ1/2に削減され、無駄の無い効
率的なシステムを実現できる。
【0045】第二の実施例の処理のタイミングチャート
を図3に示す。第二の実施例では4の中間メモリを用い
てフレーム/フィールド変換を行う。第一の実施例と同
様に、フレーム全体を小画面(たとえば8×8のブロッ
ク)に分割して処理する場合の処理内容を図3のタイミ
ングチャートを用いて説明する。5の参照画像メモリか
ら、小画面とその周辺画素を読みだし、1の加算器で内
挿し、その結果を4の中間メモリに書き込む。差分デー
タは6の演算器で逆コサイン変換などの処理が行われ
る。これらの処理は図3の(1)の期間に同時に行われ
る。小画面についてそれらの処理が終了すると、続い
て、4の中間メモリから差分データと同じフレーム/フ
ィールド構造で参照画像を読みだし、外部から入力され
た差分データと内挿処理で用いたものと同じ1の加算器
で加算され、復元処理が行われる。これらの処理は図3
の(2)の期間に同時に行われる。
【0046】第二の実施例について、処理の詳細を、図
4,5を用いて説明する。この例の場合、4×4のブロ
ックて処理を行う。一つの動きベクトルで4×4のブロ
ック全体の動き補償を行い、4×4のブロック内でフレ
ーム/フィールド変換行う。動き補償は縦横共に1/2
精度とし、4点の内挿を行う。図4の(a)はフィール
ド予測の時の参照画像の構造を示している。a1からa
20は画素に相当する。実線で結ばれた画素は第一フィ
ールド、点線で結ばれた画素は第二フィールドに相当す
る。
【0047】図3の(1)期間では、参照画像メモリか
らフィールド単位でa1,a2,a3,a4,a5,a
6,a7,a8,・・・の順に読み出されて図5に示す
内挿フィルタに入力される。内挿フィルタでは現画素7
と右どなりの画素6、1ライン上の画素1とその右どな
りの画素2で平均を取る。内挿結果は中間メモリに書き
込む。中間メモリの書き込みデータの構造を図4(b)
に示す。以上の処理を図4(a),(b)で示された記
号を用いて示すと、 b1=(a1+a2+a6+a7)/4 となる。同様の処理を第一フィールドのb1〜b8まで
行い、続いて第二フィールドのb9〜b16まで行う。
【0048】図3の(2)の期間ではフィールド単位で
書き込まれたデータをフレーム単位で読み出す。すなわ
ち、ba,b2,b3,b4,b9,b10,b11,
b12,b5,b6,・・・の順で読みだし、フレーム
構造で伝送された差分データc1,c2,c3,c4,
c5,c6,c7,c8,c9,c10,・・・(図4
(c))加算され、復元されたd1,d2,d3,d
4,d5,d6,d7,d8,d9,d10,・・・
(図4(d))を得る。
【0049】 d1=b1+c1,d2=・・・ d5=b9+c5,d6=・・・ 中間メモリからデータを読みだしている間、内挿フィル
タで加算が行われないので、復元処理の加算は図5の内
挿フィルタの加算器を用いることができる。
【0050】第二の実施例によると、差分データの逆コ
サイン変換などの処理の間に参照画像の内挿処理が行わ
れ、同一の加算器を内挿処理と復元処理に使うので、加
算器の回路規模は削減することができるとともに、中間
メモリでフレーム/フィールドの変換も行われるので、
メモリの増加も無く、予測方式が前方と後方の双方向の
予測の場合には回路規模は従来例のほぼ1/2に削減で
きる。
【0051】第2の発明 図6は、第2の発明の画像処理装置に係る一実施例の構
成を示すブロック図である。
【0052】図6において、この復号装置101はデコ
ード処理部102、入力符号書き込み部103、入力符
号読み出し部104、表示画像読み出し部105、参照
画像再構成部106、参照画像書き込み部107、メモ
リバス調停部108、バッファ109〜111、アドレ
ス発生部112、メモリバス113から構成される。ま
た、この復号装置101の外部にメモリ装置114が接
続されている。
【0053】外部からの入力符号は入力符号書き込み部
103に入力され、バッファ109に蓄積される。バッ
ファ109に蓄積された符号がある一定量以上になると
メモリバス調停部108に書き込み要求を送り、メモリ
バス調停部108からメモリアクセス許可信号が返って
きたらメモリバス113とアドレス発生部112により
メモリ装置114へバッファ109内のデータを決まっ
た量だけ書き込む。
【0054】符号読み出し部はバッファ110の蓄積量
がある一定量以下になるとメモリバス調停部108に読
み出し要求を送り、メモリバス調停部108からメモリ
アクセス許可信号が返ってきたらメモリバス113とア
ドレス発生部112によりメモリ装置114からデータ
を決まった量だけ読み込み、バッファ110へ蓄積す
る。符号読み出し部はバッファ110に蓄積されている
データをデコード処理部102に順次入力する。
【0055】参照画像再構成部106はデコード処理部
102で画像が復号されたら、メモリバス調停部108
に読み出し要求を送り、メモリバス調停部108からメ
モリアクセス許可信号が返ってきたらメモリバス113
とアドレス発生部112によりメモリ装置114から必
要なデータをすべて読み込み、読み込んだデータとデコ
ード処理部で復号されたデータとで予測に伴う画像の再
構成を行なう。
【0056】参照画像書き込み部107は参照画像再構
成部で画像データが再構成されたら、メモリバス調停部
108に書き込み要求を送り、メモリバス調停部108
からメモリアクセス許可信号が返ってきたらメモリバス
113とアドレス発生部112によりメモリ装置114
に再構成された画像データを書き込む。
【0057】表示画像読み出し部105はバッファ11
1に蓄積されたデータを読み出し、必要な処理を施して
外部に出力する。バッファ111に蓄積されたデータが
ある一定量以下になるとメモリバス調停部108に読み
出し要求を送り、メモリバス調停部108からメモリア
クセス許可信号が返ってきたらメモリバス113とアド
レス発生部112によりメモリ装置114からデータを
決まった量だけ読み込み、バッファ111へ蓄積する。
【0058】メモリバス調停部は表示画像読み出し部1
05、入力符号書き込み部103、入力符号読み出し部
104のメモリアクセス要求は一定の順序で要求の処理
を行なう。参照画像の書き込み参照画像の読み出しは表
示画像読み出し部105、入力符号書き込み部103、
入力符号読み出し部104のメモリアクセス要求がなく
なったときにメモリアクセス許可信号を発生する。
【0059】このような構成により、表示画像読み出し
部105、入力符号書き込み部103、入力符号読み出
し部104のバッファ109〜111のデータは空また
はいっぱいになってデータが途切れて処理が中断するよ
うなことはなく、加えて参照画像の書き込み、参照画像
の読み出しを連続して行なうことができるため、デコー
ド処理とメモリアクセスに伴うオーバーヘッドを少なく
することができる。
【0060】第3の発明 図7に、第3の発明の画像処理装置の実施例を示す。こ
の画像処理装置は、1つのソフトウェア制御可能なシー
ケンサで解読後の各種フラグを処理してIQ・IDCT
回路や動き補償用回路にDCT係数や動きベクトルを与
える構成である。
【0061】まず初めに、符号解読回路10で可変長符
号の解読をおこない、フラグやDCT係数を求める。次
に、動き補償をおこなったブロックの場合は、IQ・I
DCT回路11で差分データのDCT係数をIDCTし
て差分データを求め、同時にプログラムで制御可能なシ
ーケンサ12で動きベクトルを再構成し、その動きベク
トルを用いて動き補償回路13で画像メモリ14から前
方または後方または両方の画像データを取り出し、加算
回路15で差分データと加算して復元画素データを作成
する。動き補償をおこなわないで画素データそのものを
DCTしたブロックの場合は、DCT係数のDC成分の
みシーケンサ12でDPCM処理をおこない、他のDC
T係数と併せてIQ・IDCT回路11でIDCTをお
こない復元画素データを作成する。第3の発明の画像処
理装置に用いているシーケンサ12は、図8に示すよう
なプログラムが実行でき、動きベクトルの再構成やDC
T係数のDC成分のDPCM処理を時分割で実行でき
る。
【0062】以上が符号化された画像データを画像デー
タへ復元する第3の発明の画像処理装置の動作である。
【0063】
【発明の効果】以上の説明のように、第1の発明による
と、動き補償予測符号化画像伸長を行う画像処理装置の
加算器の回路規模をほぼ1/2に削減することができ、
無駄の無い効率的なシステムを構成できる。
【0064】また、第2の発明の画像処理装置では外部
メモリの読み出し/書き込みの内部バッファを用途別に
持ち、参照画像の読み出し/書き込みを連続して行なっ
ている。これにより、外部メモリへのアクセスに伴うオ
ーバーヘッドが増大することなく、メモリアクセスを効
率良く行なうことができる。
【0065】さらに、第3の発明で提案する画像処理装
置は、シーケンサが1つの構成であるので、ハードウェ
アを必要最小に抑えることができる。さらに様々な規格
や応用に対して、ハードウェアの増加なしに、ソフトウ
ェアの開発のみで対応することができ、ハードウェアの
使用効率のよい画像処理装置を提供することができる。
【図面の簡単な説明】
【図1】第1の発明の実施例にかかる画像処理装置の構
成図。
【図2】第1の発明の第一の実施例にかかる画像処理装
置の処理内容を示すタイミングチャート。
【図3】第1の発明の第二の実施例にかかる画像処理装
置の処理内容を示すタイミングチャート。
【図4】第1の発明に係わる内挿、復元処理の過程の画
像構造を説明する図。
【図5】第1の発明に係わる内挿フィルタの例を示す
図。
【図6】第2の発明の一実施例に係る画像処理装置の構
成を示すブロック図である。
【図7】第3の発明の一実施例に係わる画像処理装置の
構成図。
【図8】第3の発明に係わる画像処理装置のプログラム
例。
【図9】第1の発明に係わる動きベクトルの精度を説明
する図。
【図10】第1の発明に係わる画像のフレーム構造、フ
ィールド構造を説明する図。
【図11】第1の発明に対する従来のフレーム/フィー
ルド変換のない画像処理装置の構成図。
【図12】第1の発明に対する従来のフレーム/フィー
ルド変換のない画像処理装置の処理内容を示すタイミン
グチャート。
【図13】第1の発明に対する従来のフレーム/フィー
ルド変換のある画像処理装置の構成図。
【図14】第1の発明に対する従来のフレーム/フィー
ルド変換のある画像処理装置の処理内容を示すタイミン
グチャート。
【図15】第3の発明に対する従来の画像処理装置の構
成図。
【図16】第3の発明に係わる動きベクトル再構成のア
ルゴリズムの説明図。
【図17】第3の発明に係わるDCT係数のDC成分の
DPCM処理のアルゴリズムの説明図。
【図18】図8,16,17で示した各コマンドの意味
を説明する図。
【符号の説明】
1 加算器 4 中間メモリ 5 参照画像メモリ 6 演算器 7 1画素分遅延素子 101 復号装置 102 デコード処理部 103 入力符号書き込み部 104 入力符号読み出し部 105 表示画像読み出し部 106 参照画像再構成部 107 参照画像書き込み部 108 メモリバス調停部 109〜111 バッファ 112 アドレス発生部 113 メモリバス 114 メモリ装置 10 符号解読装置 11 逆量子化・逆DCT回路 12 汎用ソフトウェアシーケンサ 13 動き補償回路 14 画像メモリ 15 加算回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 動き補償予測符号化画像伸長を行う画像
    処理装置であって、動き補償を行う処理領域分の画像メ
    モリと加算器からなり、前記加算器で、1/2精度の動
    きベクトルから参照画像を構成する際の内挿計算を行
    い、その結果を前記画像メモリに記憶し、同一の前記加
    算器で参照画像と差分データとの加算処理も時分割で処
    理することを特徴とする画像処理装置。
  2. 【請求項2】 フレーム/フィールド変換を伴う動き補
    償予測符号化画像伸長を行う画像処理装置であって、動
    き補償を行う処理領域分の画像メモリと加算器からな
    り、前記加算器で、1/2精度の動きベクトルから参照
    画像を構成する際の内挿計算を行い、前記画像メモリで
    フレーム/フィールド変換を行い、同一の前記加算器で
    参照画像と差分データとの加算処理も時分割で処理する
    ことを特徴とする画像処理装置。
  3. 【請求項3】 入力符号を解読し、画像を復元するデコ
    ード手段と、 外部から入力される符号列を受け取って外部メモリに符
    号列を書き込む入力符号書き込み手段と、 外部メモリに蓄積された符号列を読み出し、その符号列
    を前記デコード手段に転送する入力符号読み出し手段
    と、 外部メモリに保存されている参照画像を読み出し、前記
    デコード手段で復元された画像と加えることにより表示
    画像を作成する画像再構成手段と、 前記画像再構成手段で作成された画像を外部メモリに書
    き込む画像書き込み手段と、 外部に画像を表示するために前記画像書き込み手段によ
    り書き込まれた画像を外部メモリより読み出す表示画像
    読み出し手段と、 外部メモリと前記画像再構成手段、前記画像書き込み手
    段、前記入力符号書き込み手段、前記入力符号読み出し
    手段、前記表示画像読み出し手段を接続する接続手段
    と、 前記入力符号書き込み手段、前記入力符号読み出し手段
    前記表示画像読み出し手段が外部メモリから読み出した
    データをそれぞれ一時蓄積するデータ蓄積手段と、 前記画像再構成手段、前記画像書き込み手段、前記入力
    府号書き込み手段、前記入力符号前記入力符号書きみ手
    段、前記入力符号読み出し手段、前記表示画像読み出し
    手段の中から前記接続手段と接続する手段を選択するメ
    モリバス調停手段とを備え、 前記メモリバス調停手段は前述した入力符号書き込み、
    入力符号読み出し、画像再構成に伴う読み出し、画像書
    き込み、表示画像読み出し、の5種類のメモリアクセス
    をアクセス優先順位の高い入力符号書き込み、入力符号
    読み出し、表示画像読み出しの第1のグループと優先順
    位は低いが連続して行ないたい画像再構成に伴う読み出
    し、画像書き込み、の第2のグループに分け、第1のグ
    ループ内はポーリング方式によりある決まった期間だけ
    アクセス権を与え、第1のグループの要求がすべて終了
    したところで、第2のグループへアクセス権が移り、第
    2のグループへアクセス権が移ったとき、第2のグルー
    プ内にアクセス要求があるとそのメモリアクセスを行
    い、第2のグループ内のメモリアクセスは1度アクセス
    権を与えるとその一連のメモリアクセスが終了するまで
    他のアクセス要求は却下されるようにしたことを特徴と
    する画像処理装置。
  4. 【請求項4】 離散コサイン変換と動き補償を用い、動
    き補償をおこなわない部分の離散コサイン変換係数の
    み、その一部をDPCM化することによって画像データ
    を圧縮・符号化する方式の符号から画像データを復元す
    る装置において、離散コサイン変換係数のDPCMの処
    理と動きベクトルの再構成を同一の処理回路でおこなう
    ことを特徴とする画像処理装置。
JP5157149A 1993-06-28 1993-06-28 画像処理装置 Pending JPH0723389A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP5157149A JPH0723389A (ja) 1993-06-28 1993-06-28 画像処理装置
KR1019950700678A KR100252838B1 (ko) 1993-06-28 1994-06-27 화상처리 장치
EP98117178A EP0896478B1 (en) 1993-06-28 1994-06-27 Video decoder
PCT/JP1994/001029 WO1995001053A1 (en) 1993-06-28 1994-06-27 Image processor
DE69431572T DE69431572T2 (de) 1993-06-28 1994-06-27 Videodekodierer
EP94918576A EP0660608B1 (en) 1993-06-28 1994-06-27 Image processor
DE69425720T DE69425720T2 (de) 1993-06-28 1994-06-27 Bildverarbeitungsgerät
US08/778,861 US6035322A (en) 1993-06-28 1997-01-02 Image processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5157149A JPH0723389A (ja) 1993-06-28 1993-06-28 画像処理装置

Publications (1)

Publication Number Publication Date
JPH0723389A true JPH0723389A (ja) 1995-01-24

Family

ID=15643252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5157149A Pending JPH0723389A (ja) 1993-06-28 1993-06-28 画像処理装置

Country Status (6)

Country Link
US (1) US6035322A (ja)
EP (2) EP0896478B1 (ja)
JP (1) JPH0723389A (ja)
KR (1) KR100252838B1 (ja)
DE (2) DE69431572T2 (ja)
WO (1) WO1995001053A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181746B1 (en) 1996-01-26 2001-01-30 Rohm Co., Ltd Image data decoding method and apparatus using memory for storing decoded data

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230251B1 (ko) * 1995-12-13 1999-11-15 윤종용 동영상 부호화장치에 있어서 신호처리방법 및 회로
JP4146027B2 (ja) * 1999-04-05 2008-09-03 株式会社岩根研究所 情報変換システム
BRPI0303336B8 (pt) * 2002-07-02 2020-06-02 Matsushita Electric Ind Co Ltd método de derivação do vetor de movimento, método de codificação de imagem animada e método de decodificação de imagem animada
TW591407B (en) * 2003-03-21 2004-06-11 Via Tech Inc Method for a display controller to access data stored in a system memory of a computer device
US8499337B1 (en) 2004-10-06 2013-07-30 Mcafee, Inc. Systems and methods for delegation and notification of administration of internet access
JP2007293606A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 画像処理装置
KR101228110B1 (ko) * 2006-07-26 2013-01-31 삼성전자주식회사 영상 보간 방법 및 장치
CN103108175A (zh) * 2011-11-09 2013-05-15 深圳市德赛微电子技术有限公司 多模视频解码器中运动补偿结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710813A (en) * 1981-06-04 1987-12-01 Compression Labs, Inc. Low bandwidth video teleconferencing system and method
JPH0614739B2 (ja) * 1985-08-15 1994-02-23 日本電気株式会社 画像信号の動き補償フレ−ム間予測符号化・復号化方法とその装置
US5379351A (en) * 1992-02-19 1995-01-03 Integrated Information Technology, Inc. Video compression/decompression processing and processors
JP2521145B2 (ja) * 1989-02-20 1996-07-31 日本ビクター株式会社 動き補償予測符号化復号化方式
US5036493A (en) * 1990-03-15 1991-07-30 Digital Equipment Corporation System and method for reducing power usage by multiple memory modules
GB2252002B (en) * 1991-01-11 1995-01-04 Sony Broadcast & Communication Compression of video signals
CA2062200A1 (en) * 1991-03-15 1992-09-16 Stephen C. Purcell Decompression processor for video applications
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
JPH04354287A (ja) * 1991-05-30 1992-12-08 Sony Corp 画像補間回路
KR0160610B1 (ko) * 1992-04-07 1999-01-15 강진구 가변장부호화에 의한 영상압축방법과 신장방법 및 그 장치
CA2096584A1 (en) * 1992-05-28 1993-11-29 Frank H. Liao Variable length code decoder for video decompression operations
US5289548A (en) * 1992-06-30 1994-02-22 Loral Aerospace Corp. Compression and reconstruction of radiological images
JP2725544B2 (ja) * 1992-11-12 1998-03-11 日本電気株式会社 Dct及び逆dct演算装置並びにその演算方法
US5367629A (en) * 1992-12-18 1994-11-22 Sharevision Technology, Inc. Digital video compression system utilizing vector adaptive transform
JP3190755B2 (ja) * 1993-01-22 2001-07-23 株式会社東芝 復号装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181746B1 (en) 1996-01-26 2001-01-30 Rohm Co., Ltd Image data decoding method and apparatus using memory for storing decoded data

Also Published As

Publication number Publication date
EP0896478B1 (en) 2002-10-16
EP0896478A2 (en) 1999-02-10
US6035322A (en) 2000-03-07
DE69431572D1 (de) 2002-11-21
KR950703258A (ko) 1995-08-23
DE69431572T2 (de) 2003-06-26
EP0660608B1 (en) 2000-08-30
KR100252838B1 (ko) 2000-04-15
EP0660608A4 (en) 1997-04-02
DE69425720D1 (de) 2000-10-05
EP0660608A1 (en) 1995-06-28
EP0896478A3 (en) 1999-09-15
WO1995001053A1 (en) 1995-01-05
DE69425720T2 (de) 2001-04-12

Similar Documents

Publication Publication Date Title
US5576765A (en) Video decoder
JP4545250B2 (ja) 動きベクトルの格納および読出を用いることによりビデオ信号を符号化および解読するための方法および装置
US6067322A (en) Half pixel motion estimation in motion video signal encoding
KR100239260B1 (ko) 화상 디코딩 장치
US20030095603A1 (en) Reduced-complexity video decoding using larger pixel-grid motion compensation
JPH0837662A (ja) 画像符号化復号化装置
JP2006217644A (ja) 動き推定システムおよび方法
JP2008271610A (ja) Mpeg互換ディジタル信号処理システムおよびmpeg符号化データのデータ・スリームを処理する方法
US5936670A (en) Method and device for decoding coded digital video signals
JPH089389A (ja) デジタルビデオ信号の並列復号化装置
US6525783B1 (en) Video decoding system
JPH06225292A (ja) イメージデコーデングシステムのためのモジュールメモリ
US5457481A (en) Memory system for use in a moving image decoding processor employing motion compensation technique
US6970504B1 (en) Parallel decoding of interleaved data streams within an MPEG decoder
JPH0723389A (ja) 画像処理装置
JPH10271516A (ja) 圧縮符号化装置、符号化方法、復号化装置および復号化方法
JPH08280022A (ja) 符号化ビデオ信号の復号化方法及び装置
KR100381556B1 (ko) 감소된메모리요구를갖는압축비디오데이터스트림을디코딩및코딩하기위한방법
US6097843A (en) Compression encoding apparatus, encoding method, decoding apparatus, and decoding method
JP2947389B2 (ja) 画像処理用メモリ集積回路
JP2001045493A (ja) 動画像符号化装置、動画像出力装置、及び記憶媒体
JPH0622291A (ja) 解像度変換可能な復号方法と装置
JPH08205192A (ja) 画像符号化装置
JPH04369192A (ja) 画像符号化方法及び装置
KR100367581B1 (ko) 멀티미디어서브장치