JPH07231247A - Ultrasonic wave vibration element drive circuit and fet drive circuit - Google Patents
Ultrasonic wave vibration element drive circuit and fet drive circuitInfo
- Publication number
- JPH07231247A JPH07231247A JP2022194A JP2022194A JPH07231247A JP H07231247 A JPH07231247 A JP H07231247A JP 2022194 A JP2022194 A JP 2022194A JP 2022194 A JP2022194 A JP 2022194A JP H07231247 A JPH07231247 A JP H07231247A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- type fet
- channel mos
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 13
- 101150073536 FET3 gene Proteins 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 12
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 10
- 238000004804 winding Methods 0.000 description 6
- 230000020169 heat generation Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Apparatuses For Generation Of Mechanical Vibrations (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、超音波振動素子駆動
回路およびＦＥＴ（Field Effect Transistor）駆動回
路に関し、さらに詳しくは、回路構成を簡単化でき、効
率を向上でき、入力パルス信号のデューティ比を上げる
ことが出来る超音波振動素子駆動回路およびＦＥＴ駆動
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ultrasonic vibration element drive circuit and an FET (Field Effect Transistor) drive circuit, and more particularly to a simplified circuit configuration, improved efficiency and a duty ratio of an input pulse signal. The present invention relates to an ultrasonic vibration element drive circuit and an FET drive circuit that can increase the temperature.
【０００２】[0002]
【従来の技術】図８は、従来の超音波振動素子駆動回路
の一例の回路図である。この超音波振動素子駆動回路５
１において、レベル変換回路Ｎは、図９の（ａ）に示す
ような０Ｖ〜＋５Ｖのロジックレベルの入力パルス信号
Ｖinを、図９の（ｂ）に示すような−５Ｖ〜＋５Ｖの第
１電圧信号Ｖ１に変換する。このため、レベル変換回路
Ｎは、＋５Ｖの正電源＋ＶＤＤＬと，−５Ｖの負電源−
ＶＥＥＬとに接続されている。前記レベル変換回路Ｎの
出力端子は、コンデンサＣ５１の一端に接続されてい
る。2. Description of the Related Art FIG. 8 is a circuit diagram of an example of a conventional ultrasonic vibration element drive circuit. This ultrasonic vibration element drive circuit 5
1, the level conversion circuit N converts the input pulse signal Vin having a logic level of 0V to + 5V as shown in FIG. 9A to the first voltage of −5V to + 5V as shown in FIG. 9B. Convert to signal V1. Therefore, the level conversion circuit N includes a positive power supply + VDL of + 5V and a negative power supply −5V of −5V.
It is connected to VEEL. The output terminal of the level conversion circuit N is connected to one end of a capacitor C51.
【０００３】前記コンデンサＣ５１の他端は、コンデン
サＣ５２と抵抗Ｒ５２の並列回路を介して、ＮＰＮ型ト
ランジスタＴｒ１とＰＮＰ型トランジスタＴｒ２のベー
スに接続されている。また、前記コンデンサＣ５１の他
端は、抵抗Ｒ５１を介して、グランド（接地電位）に接
続されている。前記ＮＰＮ型トランジスタＴｒ１のエミ
ッタは、グランドに接続されている。また、前記ＮＰＮ
型トランジスタＴｒ１のコレクタは、抵抗Ｒ５３を介し
て＋１５Ｖの正電源＋ＶＤＤＨに接続されていると共
に、コンデンサＣ５３と抵抗Ｒ５５の並列回路を介して
前記ＰＮＰ型トランジスタＴｒ３のベースに接続されて
いる。一方、前記ＰＮＰ型トランジスタＴｒ２のエミッ
タは、グランドに接続されている。また、前記ＰＮＰ型
トランジスタＴｒ２のコレクタは、抵抗Ｒ５４を介して
−１５Ｖの負電源−ＶＥＥＨに接続されていると共に、
コンデンサＣ５４と抵抗Ｒ５６の並列回路を介してＮＰ
Ｎ型トランジスタＴｒ４のベースに接続されている。The other end of the capacitor C51 is connected to the bases of an NPN type transistor Tr1 and a PNP type transistor Tr2 via a parallel circuit of a capacitor C52 and a resistor R52. The other end of the capacitor C51 is connected to the ground (ground potential) via the resistor R51. The emitter of the NPN transistor Tr1 is connected to the ground. In addition, the NPN
The collector of the type transistor Tr1 is connected to a + 15V positive power source + VDDH via a resistor R53, and is also connected to the base of the PNP type transistor Tr3 via a parallel circuit of a capacitor C53 and a resistor R55. On the other hand, the emitter of the PNP transistor Tr2 is connected to the ground. Further, the collector of the PNP transistor Tr2 is connected to a negative power source −VEEH of −15V through a resistor R54, and
NP via a parallel circuit of capacitor C54 and resistor R56
It is connected to the base of the N-type transistor Tr4.
【０００４】前記ＰＮＰ型トランジスタＴｒ３のエミッ
タは、前記正電源＋ＶＤＤＨに接続されている。また、
前記ＰＮＰ型トランジスタＴｒ３のコレクタは、前記Ｎ
ＰＮ型トランジスタＴｒ４のコレクタに接続されてい
る。また、前記ＮＰＮ型トランジスタＴｒ４のエミッタ
は、前記負電源−ＶＥＥＨに接続されている。前記ＰＮ
Ｐ型トランジスタＴｒ３のコレクタと前記ＮＰＮ型トラ
ンジスタＴｒ４のコレクタの接続点は、コンデンサＣ５
５を介し、パルストランスＴの１次側Ｔ１の一端に接続
されている。また、接続点は、前記抵抗Ｒ５７を介し
て、グランドに接続されている。この接続点には、図９
の（ｃ）に示すような第２電圧Ｖ２が生じる。The emitter of the PNP transistor Tr3 is connected to the positive power source + VDDH. Also,
The collector of the PNP transistor Tr3 is the N
It is connected to the collector of the PN type transistor Tr4. Further, the emitter of the NPN transistor Tr4 is connected to the negative power source -VEEH. The PN
The connection point between the collector of the P-type transistor Tr3 and the collector of the NPN-type transistor Tr4 is a capacitor C5.
The pulse transformer T is connected to one end of the primary side T1 of the pulse transformer T. The connection point is connected to the ground via the resistor R57. At this connection point,
The second voltage V2 shown in (c) of FIG.
【０００５】前記パルストランスＴの１次側巻線Ｔ１の
他端は、グランドに接続されている。前記パルストラン
スＴの２次側巻線Ｔａの一端は、ＦＥＴ５２のゲートに
接続されている。また、前記２次側巻線Ｔａの他端は、
前記ＦＥＴ５２のソースに接続されている。また、前記
ＦＥＴ５２のドレインは、保護抵抗Ｒ５８を介して、正
電源＋ＨＶに接続されている。この正電源＋ＨＶは、連
続モード（図９の（ａ）のような入力パルス信号Ｖinが
連続的に入力されるモード）のときは＋５Ｖであり、バ
ーストモード（図９の（ａ）のような入力パルス信号Ｖ
inが休止期間をおいて間欠的に入力されるモード）のと
きは＋１００Ｖである。前記パルストランスＴの２次側
巻線Ｔｂの一端は、ＦＥＴ５３のゲートに接続されてい
る。また、前記２次側巻線Ｔｂの他端は、ＦＥＴ５３の
ソースに接続されている。また、前記ＦＥＴ５３のソー
スは、保護抵抗Ｒ５９を介して、負電源−ＨＶに接続さ
れている。この負電源−ＨＶは、連続モードのときは−
５Ｖであり、バーストモードのときは−１００Ｖであ
る。The other end of the primary winding T1 of the pulse transformer T is connected to the ground. One end of the secondary winding Ta of the pulse transformer T is connected to the gate of the FET 52. The other end of the secondary winding Ta is
It is connected to the source of the FET 52. The drain of the FET 52 is connected to the positive power source + HV via the protection resistor R58. This positive power supply + HV is + 5V in the continuous mode (the mode in which the input pulse signal Vin is continuously input as in (a) of FIG. 9) and is in the burst mode (as in (a) of FIG. 9). Input pulse signal V
+ 100V when in is a mode in which the input is made intermittently with a pause period). One end of the secondary winding Tb of the pulse transformer T is connected to the gate of the FET 53. The other end of the secondary winding Tb is connected to the source of the FET 53. The source of the FET 53 is connected to the negative power source -HV via the protection resistor R59. This negative power supply −HV is − in the continuous mode.
It is 5V and is -100V in the burst mode.
【０００６】また、前記ＦＥＴ５２のソースと前記ＦＥ
Ｔ５３のドレインは接続されており、その接続点は、コ
ンデンサＣ５６およびダイオードＤａ，Ｄｂの逆並列回
路を介して、負荷である超音波振動素子Ｌの一端に接続
されている。また、前記接続点は、抵抗Ｒ６０を介し
て、グランドに接続されている。前記超音波振動素子Ｌ
の他端は、グランドに接続されている。前記超音波振動
素子Ｌの一端に加わる出力電圧Ｖｏは、図９の（ｄ）に
示すようになる。Further, the source of the FET 52 and the FE
The drain of T53 is connected, and the connection point is connected to one end of the ultrasonic vibration element L, which is a load, via the capacitor C56 and the anti-parallel circuit of the diodes Da and Db. Further, the connection point is connected to the ground via the resistor R60. The ultrasonic vibration element L
The other end of is connected to ground. The output voltage Vo applied to one end of the ultrasonic transducer L is as shown in FIG.
【０００７】[0007]
【発明が解決しようとする課題】上記従来の超音波振動
素子駆動回路５１では、パルストランスＴと，そのパル
ストランスＴの１次側巻線Ｔ１を励磁するためのドライ
バ回路（トランジスタＴｒ１〜Ｔｒ４など）とが必要で
あり、また、６種類の電源（−５Ｖ，＋５Ｖ，−１５
Ｖ，＋１５Ｖ，−１００Ｖ，＋１００Ｖ）が必要であ
り、構成が複雑になる問題点がある。また、前記ドライ
バ回路での電力損失が大きいため、効率が低くなる問題
点がある。さらに、前記ドライバ回路での発熱を抑制す
るために、入力パルス信号Ｖinのデューティ比を上げら
れない問題点がある。そこで、この発明の目的は、回路
構成を簡単化でき、効率を向上でき、入力パルス信号の
デューティ比を上げることが出来る超音波振動素子駆動
回路および超音波振動素子に限定されない負荷を駆動す
るための一般的なＦＥＴ駆動回路を提供することにあ
る。In the above-mentioned conventional ultrasonic vibration element drive circuit 51, the pulse transformer T and the driver circuit for exciting the primary winding T1 of the pulse transformer T (such as the transistors Tr1 to Tr4). ) Is required, and six types of power supplies (-5V, + 5V, -15
V, + 15V, -100V, + 100V) is required, and there is a problem that the configuration becomes complicated. In addition, there is a problem in that the efficiency is low because the power loss in the driver circuit is large. Further, there is a problem that the duty ratio of the input pulse signal Vin cannot be increased in order to suppress heat generation in the driver circuit. Therefore, an object of the present invention is to drive a load that is not limited to an ultrasonic vibration element drive circuit and an ultrasonic vibration element that can simplify the circuit configuration, improve efficiency, and increase the duty ratio of an input pulse signal. It is to provide a general FET driving circuit.
【０００８】[0008]
【課題を解決するための手段】第１の観点では、この発
明は、ＰチャネルＭＯＳ（Metal Oxide Semiconducto
r）型ＦＥＴのドレインとＮチャネルＭＯＳ型ＦＥＴの
ドレインとを接続し、その接続点とグランドの間に超音
波振動素子を接続し、前記ＰチャネルＭＯＳ型ＦＥＴの
ソース側に正電源を接続し、前記ＮチャネルＭＯＳ型Ｆ
ＥＴのソース側に負電源を接続し、前記ＰチャネルＭＯ
Ｓ型ＦＥＴのゲート−ソース間に第１の抵抗を接続し、
前記ＮチャネルＭＯＳ型ＦＥＴのゲート−ソース間に第
２の抵抗を接続し、前記ＰチャネルＭＯＳ型ＦＥＴのゲ
ート側をアノードにしソース側をカソードにしてダイオ
ードを前記ＰチャネルＭＯＳ型ＦＥＴのゲート−ソース
間に接続するか又は前記ＮチャネルＭＯＳ型ＦＥＴのゲ
ート側をカソードにしソース側をアノードにしてダイオ
ードを前記ＮチャネルＭＯＳ型ＦＥＴのゲート−ソース
間に接続するかのいずれか又は両方の接続を行ない、所
定の駆動信号を前記ＰチャネルＭＯＳ型ＦＥＴのゲート
および前記ＮチャネルＭＯＳ型ＦＥＴのゲートにそれぞ
れコンデンサを介して加え、プッシュプル動作により前
記超音波振動素子を駆動することを特徴とする超音波振
動素子駆動回路を提供する。SUMMARY OF THE INVENTION In a first aspect, the present invention provides a P-channel MOS (Metal Oxide Semiconducto).
The drain of the r) type FET and the drain of the N channel MOS type FET are connected, an ultrasonic vibration element is connected between the connection point and the ground, and a positive power source is connected to the source side of the P channel MOS type FET. , The N-channel MOS type F
A negative power source is connected to the source side of ET, and the P channel MO
A first resistor is connected between the gate and source of the S-type FET,
A second resistor is connected between the gate and the source of the N-channel MOS type FET, the gate side of the P-channel MOS type FET is the anode and the source side is the cathode, and the diode is the gate-source of the P-channel MOS type FET. Either or both of them are connected, or the gate side of the N-channel MOS type FET is a cathode and the source side is an anode, and a diode is connected between the gate and the source of the N-channel MOS type FET. An ultrasonic wave characterized in that a predetermined drive signal is applied to the gate of the P-channel MOS type FET and the gate of the N-channel MOS type FET via capacitors respectively, and the ultrasonic vibration element is driven by a push-pull operation. A vibrating element drive circuit is provided.
【０００９】第２の観点では、この発明は、Ｐチャネル
ＭＯＳ型ＦＥＴのドレインとＮチャネルＭＯＳ型ＦＥＴ
のドレインとを接続し、その接続点とグランドの間に負
荷を接続し、前記ＰチャネルＭＯＳ型ＦＥＴのソース側
に正電源を接続し、前記ＮチャネルＭＯＳ型ＦＥＴのソ
ース側に負電源を接続し、前記ＰチャネルＭＯＳ型ＦＥ
Ｔのゲート−ソース間に第１の抵抗を接続し、前記Ｎチ
ャネルＭＯＳ型ＦＥＴのゲート−ソース間に第２の抵抗
を接続し、前記ＰチャネルＭＯＳ型ＦＥＴのゲート側を
アノードにしソース側をカソードにしてダイオードを前
記ＰチャネルＭＯＳ型ＦＥＴのゲート−ソース間に接続
するか又は前記ＮチャネルＭＯＳ型ＦＥＴのゲート側を
カソードにしソース側をアノードにしてダイオードを前
記ＮチャネルＭＯＳ型ＦＥＴのゲート−ソース間に接続
するかのいずれか又は両方の接続を行ない、所定の駆動
信号を前記ＰチャネルＭＯＳ型ＦＥＴのゲートおよび前
記ＮチャネルＭＯＳ型ＦＥＴのゲートにそれぞれコンデ
ンサを介して加え、前記ＰチャネルＭＯＳ型ＦＥＴと前
記ＮチャネルＭＯＳ型ＦＥＴとを相補的に駆動すること
を特徴とするＦＥＴ駆動回路を提供する。According to a second aspect, the present invention provides a drain of a P-channel MOS type FET and an N-channel MOS type FET.
Connected to the drain, a load connected between the connection point and the ground, a positive power source connected to the source side of the P-channel MOS type FET, and a negative power source connected to the source side of the N-channel MOS type FET. The P-channel MOS type FE
A first resistor is connected between the gate and source of T, a second resistor is connected between the gate and source of the N-channel MOS type FET, and the gate side of the P-channel MOS type FET is used as an anode and the source side is A diode is connected between the gate and the source of the P channel MOS type FET as a cathode, or a gate side of the N channel MOS type FET is a cathode and a source side is an anode and the diode is a gate of the N channel MOS type FET. Either or both of the sources are connected to each other, and a predetermined drive signal is applied to the gate of the P-channel MOS type FET and the gate of the N-channel MOS type FET via a capacitor, respectively. Type FET and the N-channel MOS type FET are complementarily driven To provide a driving circuit.
【００１０】[0010]
【作用】この発明の超音波振動素子駆動回路およびＦＥ
Ｔ駆動回路では、駆動信号の電圧が変化しない定常状態
では、ＰチャネルＭＯＳ型ＦＥＴのゲート電圧は第１の
抵抗によりそのソース電圧に等しくなり、ＰチャネルＭ
ＯＳ型ＦＥＴはオフ状態になる。また、ＮチャネルＭＯ
Ｓ型ＦＥＴのゲート電圧は第２の抵抗によりそのソース
電圧に等しくなり、ＮチャネルＭＯＳ型ＦＥＴはオフ状
態になる。駆動信号の電圧が負に変化すると、その変化
がコンデンサを介して伝わり、ＰチャネルＭＯＳ型ＦＥ
Ｔのゲート電圧が下がるから、ＰチャネルＭＯＳ型ＦＥ
Ｔはオン状態に変化する。一方、ＮチャネルＭＯＳ型Ｆ
ＥＴのゲート電圧はソース電圧より上がらないから、Ｎ
チャネルＭＯＳ型ＦＥＴはオフ状態を保つ。駆動信号の
電圧が正に変化すると、その変化がコンデンサを介して
伝わり、ＰチャネルＭＯＳ型ＦＥＴのゲート電圧はソー
ス電圧より下がらないから、ＰチャネルＭＯＳ型ＦＥＴ
はオフ状態になる。一方、ＮチャネルＭＯＳ型ＦＥＴの
ゲート電圧はソース電圧より上がるから、ＮチャネルＭ
ＯＳ型ＦＥＴはオン状態に変化する。このように、駆動
信号の電圧が変化すると、それに応じて前記Ｐチャネル
ＭＯＳ型ＦＥＴと前記ＮチャネルＭＯＳ型ＦＥＴとが相
補的にオン状態とオフ状態に変化し、超音波振動素子ま
たは一般の負荷の一端を正電源または負電源に接続す
る。かくして、プッシュプル動作により超音波振動素子
または一般の負荷が駆動される。The ultrasonic vibrating element drive circuit and FE of the present invention
In the T drive circuit, in a steady state in which the voltage of the drive signal does not change, the gate voltage of the P-channel MOS type FET becomes equal to its source voltage by the first resistance, and
The OS type FET is turned off. In addition, N channel MO
The gate voltage of the S-type FET becomes equal to its source voltage due to the second resistance, and the N-channel MOS type FET is turned off. When the voltage of the drive signal changes negatively, the change is transmitted through the capacitor and the P-channel MOS type FE
Since the gate voltage of T drops, P channel MOS type FE
T changes to the ON state. On the other hand, N-channel MOS type F
Since the gate voltage of ET does not rise above the source voltage, N
The channel MOS type FET remains off. When the voltage of the drive signal changes positively, the change is transmitted through the capacitor and the gate voltage of the P-channel MOS type FET does not drop below the source voltage.
Turns off. On the other hand, since the gate voltage of the N-channel MOS type FET is higher than the source voltage,
The OS type FET changes to the ON state. Thus, when the voltage of the drive signal changes, the P-channel MOS type FET and the N-channel MOS type FET change correspondingly to the ON state and the OFF state, and the ultrasonic vibration element or the general load is changed. Connect one end of the to a positive or negative power supply. Thus, the push-pull operation drives the ultrasonic vibration element or a general load.
【００１１】[0011]
【実施例】以下、図に示す実施例によりこの発明をさら
に詳細に説明する。なお、これによりこの発明が限定さ
れるものではない。The present invention will be described in more detail with reference to the embodiments shown in the drawings. The present invention is not limited to this.
【００１２】−第１実施例− 図１は、この発明の第１実施例の超音波振動素子駆動回
路１を示す回路図である。この超音波振動素子駆動回路
１において、レベル変換回路Ｎは、図２の（ａ）に示す
ような０Ｖ〜＋５Ｖのロジックレベルの入力パルス信号
Ｖinを、図２の（ｂ）に示すような＋５Ｖ〜−５Ｖの第
１電圧信号Ｖ１に変換する。このため、レベル変換回路
Ｎは、＋５Ｖの正電源＋ＶＤＤＬと，−５Ｖの負電源−
ＶＥＥＬとに接続されている。なお、通常、８Ｖ以上の
電圧差がある電圧信号をゲートに与えればＦＥＴをオン
・オフできるので、前記正電源＋ＶＤＤＬは＋４Ｖより
正であればよく、前記負電源−ＶＤＤＬは−４Ｖより負
であればよい。前記レベル変換回路Ｎの出力端子は、コ
ンデンサＣ１の一端およびコンデンサＣ２の一端に接続
されている。First Embodiment FIG. 1 is a circuit diagram showing an ultrasonic vibration element drive circuit 1 according to the first embodiment of the present invention. In the ultrasonic transducer driving circuit 1, the level conversion circuit N converts the input pulse signal Vin having a logic level of 0V to + 5V as shown in FIG. 2A to + 5V as shown in FIG. It is converted into a first voltage signal V1 of -5V. Therefore, the level conversion circuit N includes a positive power supply + VDL of + 5V and a negative power supply −5V of −5V.
It is connected to VEEL. Note that normally, the FET can be turned on / off by applying a voltage signal having a voltage difference of 8 V or more to the gate, so that the positive power supply + VDDL may be more positive than +4 V, and the negative power supply −VDDL may be more negative than -4 V. I wish I had it. The output terminal of the level conversion circuit N is connected to one end of the capacitor C1 and one end of the capacitor C2.
【００１３】前記コンデンサＣ１の他端には、Ｐチャネ
ルエンハンスメントＭＯＳ型ＦＥＴ２（以下、単にＦＥ
Ｔ２という）のゲートが接続されると共に、ダイオード
Ｄ１のアノードと抵抗Ｒ２の一端とが接続されている。
前記ダイオードＤ１のカソードと前記抵抗Ｒ２の他端
は、前記ＦＥＴ２のソースに接続され、そのＦＥＴ２の
ソースは、保護抵抗Ｒ１を介して正電源＋ＨＶに接続さ
れている。この正電源＋ＨＶは、連続モードのときは＋
５Ｖであり、バーストモードのときは＋１００Ｖであ
る。The other end of the capacitor C1 is connected to a P-channel enhancement MOS type FET2 (hereinafter simply referred to as FE).
(Referred to as T2) and the anode of the diode D1 is connected to one end of the resistor R2.
The cathode of the diode D1 and the other end of the resistor R2 are connected to the source of the FET2, and the source of the FET2 is connected to the positive power source + HV via the protection resistor R1. This positive power supply + HV is + in the continuous mode.
It is 5V and + 100V in the burst mode.
【００１４】前記コンデンサＣ２の他端には、Ｎチャネ
ルエンハンスメントＭＯＳ型ＦＥＴ３（以下、単にＦＥ
Ｔ３という）のゲートが接続されると共に、ダイオード
Ｄ２のカソードと抵抗Ｒ４の一端とが接続されている。
前記ダイオードＤ２のアノードと前記抵抗Ｒ４の他端
は、前記ＦＥＴ３のソースに接続され、そのＦＥＴ３の
ソースは、保護抵抗Ｒ３を介して負電源−ＨＶに接続さ
れている。この正電源−ＨＶは、連続モードのときは−
５Ｖであり、バーストモードのときは−１００Ｖであ
る。At the other end of the capacitor C2, an N-channel enhancement MOS type FET3 (hereinafter simply referred to as FE
The gate of T3) is connected, and the cathode of the diode D2 is connected to one end of the resistor R4.
The anode of the diode D2 and the other end of the resistor R4 are connected to the source of the FET3, and the source of the FET3 is connected to the negative power source -HV via the protection resistor R3. This positive power supply-HV is-
It is 5V and is -100V in the burst mode.
【００１５】また、前記ＦＥＴ２のドレインと前記ＦＥ
Ｔ３のドレインは接続されており、その接続点は、コン
デンサＣ３およびダイオードＤａ，Ｄｂの逆並列回路を
介して、負荷である超音波振動素子Ｌの一端に接続され
ている。また、前記接続点は、抵抗Ｒ５を介して、グラ
ンドに接続されている。前記超音波振動素子Ｌの他端
は、グランドに接続されている。The drain of the FET 2 and the FE
The drain of T3 is connected, and the connection point is connected to one end of the ultrasonic vibration element L, which is a load, via the capacitor C3 and the anti-parallel circuit of the diodes Da and Db. Further, the connection point is connected to the ground via the resistor R5. The other end of the ultrasonic vibration element L is connected to the ground.
【００１６】次に、この超音波振動素子駆動回路１の動
作を説明する。バーストモードのときは、図２の（ａ）
に示すような０Ｖ〜＋５Ｖのロジックレベルの入力パル
ス信号Ｖinがレベル変換回路Ｎに入力される。入力パル
ス信号Ｖinの周波数は、通常、２ＭＨｚ〜１０ＭＨｚで
ある。すると、レベル変換回路Ｎは、図２の（ｂ）に示
すような＋５Ｖ〜−５Ｖの第１電圧信号Ｖ１を出力す
る。ＦＥＴ２のゲート電圧Ｖｇ１は、図２の（ｃ）に示
すように、定常状態では＋ＨＶであり、第１電圧信号Ｖ
１が＋５Ｖから−５Ｖに変化するとＶｎ（＝＋ＨＶ−１
０Ｖ）になったあと略Ｃ１・Ｒ２の時定数で＋ＨＶへと
変化し、第１電圧信号Ｖ１が−５Ｖから＋５Ｖに変化す
ると＋ＨＶになる。一方、ＦＥＴ３のゲート電圧Ｖｇ２
は、図２の（ｄ）に示すように、定常状態では−ＨＶで
あり、第１電圧信号Ｖ１が＋５Ｖから−５Ｖに変化する
と−ＨＶになり、第１電圧信号Ｖ１が−５Ｖから＋５Ｖ
に変化するとＶｍ（＝−ＨＶ＋１０Ｖ）になったあと略
Ｃ２・Ｒ４の時定数で−ＨＶへと変化する。Next, the operation of the ultrasonic vibration element drive circuit 1 will be described. In the burst mode, (a) of FIG.
An input pulse signal Vin having a logic level of 0V to + 5V as shown in (4) is input to the level conversion circuit N. The frequency of the input pulse signal Vin is usually 2 MHz to 10 MHz. Then, the level conversion circuit N outputs the first voltage signal V1 of + 5V to -5V as shown in FIG. The gate voltage Vg1 of the FET2 is + HV in the steady state as shown in (c) of FIG.
When 1 changes from + 5V to -5V, Vn (= + HV-1
0V) and then changes to + HV with a time constant of approximately C1 · R2, and becomes + HV when the first voltage signal V1 changes from -5V to + 5V. On the other hand, the gate voltage Vg2 of FET3
2 is -HV in the steady state, and becomes -HV when the first voltage signal V1 changes from + 5V to -5V, and the first voltage signal V1 changes from -5V to + 5V, as shown in (d) of FIG.
When it changes to Vm (= -HV + 10V), it changes to -HV with a time constant of approximately C2 · R4.
【００１７】ＦＥＴ２は、ゲート電圧Ｖｇ１がソース電
圧よりも十分低くなるとオン状態となり、ゲート電圧Ｖ
ｇ１がソース電圧に近くなるかソース電圧より高くなる
とオフ状態になる。一方、ＦＥＴ３は、ゲート電圧Ｖｇ
２がソース電圧よりも十分高くなるとオン状態となり、
ゲート電圧Ｖｇ２がソース電圧に近くなるかソース電圧
より低くなるとオフ状態になる。すなわち、ＦＥＴ２と
ＦＥＴ３は、定常状態では共にオフ状態であり、入力パ
ルス信号Ｖinにより相補的にオン状態とオフ状態にな
る。このため、超音波振動素子Ｌの一端に加わる出力電
圧Ｖｏは、図２の（ｅ）に示すように、定常状態では０
Ｖであり、入力パルス信号Ｖinがあると、ＦＥＴ２とＦ
ＥＴ３のプッシュプル動作により、＋ＨＶ〜−ＨＶの幅
で振れる。これにより、超音波振動素子Ｌが駆動され
る。The FET2 is turned on when the gate voltage Vg1 becomes sufficiently lower than the source voltage, and the gate voltage Vg1
When g1 is close to or higher than the source voltage, it turns off. On the other hand, the FET3 has a gate voltage Vg
When 2 becomes sufficiently higher than the source voltage, it turns on,
When the gate voltage Vg2 becomes close to the source voltage or becomes lower than the source voltage, it is turned off. That is, FET2 and FET3 are both off in the steady state, and are turned on and off complementarily by the input pulse signal Vin. Therefore, the output voltage Vo applied to one end of the ultrasonic transducer L is 0 in the steady state as shown in (e) of FIG.
V and the input pulse signal Vin, FET2 and F
By the push-pull operation of ET3, it swings in the width of + HV to -HV. As a result, the ultrasonic vibration element L is driven.
【００１８】連続モードのときは、入力パルス信号Ｖin
が連続的になるだけで、基本的にバーストモードのとき
と同じ動作である。従って、図３に波形図を示すが、説
明は省略する。In the continuous mode, the input pulse signal Vin
However, the operation is basically the same as in burst mode. Therefore, although the waveform diagram is shown in FIG. 3, the description is omitted.
【００１９】なお、時定数Ｃ２・Ｒ４が大きいと、ゲー
ト電圧Ｖｇ２がＶｍから−ＨＶへと戻るのに時間がかか
り、入力パルス信号Ｖinがなくなった後もＦＥＴ３が不
必要に長くオンし続けるので、時定数Ｃ２・Ｒ４を小さ
くする必要がある。一方、時定数Ｃ１・Ｒ２が大きくて
も、入力パルス信号Ｖinがなくなった時にＦＥＴ２が直
ちにオフになるので、時定数Ｃ１・Ｒ２を小さくする必
要はない。If the time constant C2.R4 is large, it takes time for the gate voltage Vg2 to return from Vm to -HV, and the FET3 continues to be turned on unnecessarily long even after the input pulse signal Vin disappears. It is necessary to reduce the time constants C2 and R4. On the other hand, even if the time constants C1 and R2 are large, the FET2 is immediately turned off when the input pulse signal Vin disappears, so it is not necessary to reduce the time constants C1 and R2.
【００２０】上記超音波振動素子駆動回路１によれば、
図８に示すようなパルストランスＴやドライバ回路（ト
ランジスタＴｒ１〜Ｔｒ４など）が不要となり、また、
４種類の電源（−５Ｖ，＋５Ｖ，−１００Ｖ，＋１００
Ｖ）で済むので、構成が簡単になる。また、電力損失が
大きい前記ドライバ回路がないため、効率が高くなる。
さらに、前記ドライバ回路での発熱の問題がないため、
入力パルス信号Ｖinの周波数やデューティ比に余裕がで
きる。According to the ultrasonic vibration element drive circuit 1,
A pulse transformer T and a driver circuit (transistors Tr1 to Tr4, etc.) as shown in FIG. 8 are unnecessary, and
4 types of power supply (-5V, + 5V, -100V, +100
Since V) is sufficient, the configuration becomes simple. Further, since the driver circuit with large power loss is not provided, the efficiency becomes high.
Furthermore, since there is no problem of heat generation in the driver circuit,
There is a margin in the frequency and duty ratio of the input pulse signal Vin.
【００２１】−第２実施例− 図４に、第２実施例の超音波振動素子駆動回路１１を示
す。この超音波振動素子駆動回路１１は、上記第１実施
例の超音波振動素子駆動回路１からダイオードＤ１を省
略した構成である。上記超音波振動素子駆動回路１１に
よれば、ダイオードＤ１がないため、ＦＥＴ２のゲート
電圧がソース電圧より高くなってしまう期間が生じる
が、本質的な動作は変わらず、構成は簡単になる。な
お、ダイオードＤ２は省略できない。その理由は、ダイ
オードＤ２がないと、入力パルス信号Ｖinが正に変化し
た時、ゲート電圧Ｖｇ２が下がってしまい、次に入力パ
ルス信号Ｖinが負に変化した時、ゲート電圧Ｖｇ２がソ
ース電圧より少し高くなる程度となって、ＦＥＴ３をオ
ンできなくなるからである。但し、第１電圧信号Ｖ１を
反転すれば（すなわち、定常状態で−５Ｖとし、パルス
入力時に＋５Ｖになるようにすれば）、逆に、ダイオー
ドＤ１が必要になり、ダイオードＤ２を省略できる。こ
のときは、前述の理由により、時定数Ｃ１・Ｒ２を小さ
くする必要があるが、時定数Ｃ２・Ｒ４は大きくてもよ
い。-Second Embodiment- FIG. 4 shows an ultrasonic transducer driving circuit 11 according to a second embodiment. This ultrasonic vibration element drive circuit 11 has a configuration in which the diode D1 is omitted from the ultrasonic vibration element drive circuit 1 of the first embodiment. According to the ultrasonic vibration element drive circuit 11, there is a period in which the gate voltage of the FET2 becomes higher than the source voltage because the diode D1 is not provided, but the essential operation does not change and the configuration is simplified. The diode D2 cannot be omitted. The reason is that without the diode D2, when the input pulse signal Vin changes positively, the gate voltage Vg2 drops, and when the input pulse signal Vin next changes negatively, the gate voltage Vg2 is slightly lower than the source voltage. This is because the FET3 cannot be turned on as the voltage becomes higher. However, if the first voltage signal V1 is inverted (that is, it is set to −5V in the steady state and becomes + 5V at the time of pulse input), the diode D1 is required, and the diode D2 can be omitted. At this time, the time constants C1 and R2 need to be made small for the reasons described above, but the time constants C2 and R4 may be made large.
【００２２】−第３実施例− 図５に、第３実施例の超音波振動素子駆動回路２１を示
す。第１実施例と異なる点は、レベル変換回路Ｎの電源
として、＋１２Ｖの正電源＋ＶＤＤＬ’だけを接続した
ことである。なお、前記正電源＋ＶＤＤＬ’は、＋８Ｖ
より正であればよい。-Third Embodiment- FIG. 5 shows an ultrasonic transducer driving circuit 21 of the third embodiment. The difference from the first embodiment is that only the + 12V positive power source + VDDL 'is connected as the power source of the level conversion circuit N. The positive power supply + VDDL 'is + 8V
It should be more positive.
【００２３】次に、この超音波振動素子駆動回路２１の
動作を説明する。バーストモードのときは、図６の
（ａ）に示すような０Ｖ〜＋５Ｖのロジックレベルの入
力パルス信号Ｖinがレベル変換回路Ｎに入力される。す
ると、レベル変換回路Ｎは、図６の（ｂ）に示すような
＋１２Ｖ〜０Ｖの第１電圧信号Ｖ１’を出力する。ＦＥ
Ｔ２のゲート電圧Ｖｇ１’は、図６の（ｃ）に示すよう
に、定常状態では＋ＨＶであり、第１電圧信号Ｖ１が＋
１２Ｖから０Ｖに変化するとＶｎ（＝＋ＨＶ−１２Ｖ）
になったあと略Ｃ１・Ｒ２の時定数で＋ＨＶへと変化
し、第１電圧信号Ｖ１が０Ｖから＋１２Ｖに変化すると
＋ＨＶになる。一方、ＦＥＴ３のゲート電圧Ｖｇ２’
は、図６の（ｄ）に示すように、定常状態では−ＨＶで
あり、第１電圧信号Ｖ１が＋１２Ｖから０Ｖに変化する
と−ＨＶになり、第１電圧信号Ｖ１が０Ｖから＋１２Ｖ
に変化するとＶｍ（＝−ＨＶ＋１２Ｖ）になったあと略
Ｃ２・Ｒ４の時定数で−ＨＶへと変化する。Next, the operation of the ultrasonic transducer driving circuit 21 will be described. In the burst mode, the input pulse signal Vin having a logic level of 0V to + 5V as shown in FIG. 6A is input to the level conversion circuit N. Then, the level conversion circuit N outputs the first voltage signal V1 ′ of + 12V to 0V as shown in FIG. 6B. FE
The gate voltage Vg1 ′ of T2 is + HV in the steady state as shown in (c) of FIG. 6, and the first voltage signal V1 is +
Vn (= + HV-12V) when changing from 12V to 0V
After that, it changes to + HV with a time constant of approximately C1 · R2, and becomes + HV when the first voltage signal V1 changes from 0V to + 12V. On the other hand, the gate voltage Vg2 ′ of FET3
6 is -HV in the steady state, and becomes -HV when the first voltage signal V1 changes from + 12V to 0V, and the first voltage signal V1 changes from 0V to + 12V, as shown in (d) of FIG.
When it changes to Vm (= -HV + 12V), it changes to -HV with a time constant of approximately C2 · R4.
【００２４】ＦＥＴ２は、ゲート電圧Ｖｇ１’がソース
電圧よりも十分低くなるとオン状態となり、ゲート電圧
Ｖｇ１’がソース電圧に近くなるかソース電圧より高く
なるとオフ状態になる。一方、ＦＥＴ３は、ゲート電圧
Ｖｇ２’がソース電圧よりも十分高くなるとオン状態と
なり、ゲート電圧Ｖｇ２’がソース電圧に近くなるかソ
ース電圧より低くなるとオフ状態になる。すなわち、Ｆ
ＥＴ２とＦＥＴ３は、定常状態では共にオフ状態であ
り、入力パルス信号Ｖinにより相補的にオン状態とオフ
状態になる。このため、超音波振動素子Ｌの一端に加わ
る出力電圧Ｖｏは、図６の（ｅ）に示すように、定常状
態では０Ｖであり、入力パルス信号Ｖinがあると、ＦＥ
Ｔ２とＦＥＴ３のプッシュプル動作により、＋ＨＶ〜−
ＨＶの幅で振れる。これにより、超音波振動素子Ｌが駆
動される。The FET2 is turned on when the gate voltage Vg1 'becomes sufficiently lower than the source voltage, and turned off when the gate voltage Vg1' becomes close to the source voltage or becomes higher than the source voltage. On the other hand, the FET3 is turned on when the gate voltage Vg2 ′ is sufficiently higher than the source voltage, and is turned off when the gate voltage Vg2 ′ is close to the source voltage or lower than the source voltage. That is, F
The ET2 and the FET3 are both off in the steady state, and are turned on and off complementarily by the input pulse signal Vin. Therefore, the output voltage Vo applied to one end of the ultrasonic transducer L is 0 V in the steady state as shown in (e) of FIG. 6, and when the input pulse signal Vin is present, the FE
+ HV ~ -by push-pull operation of T2 and FET3
It swings in the width of HV. As a result, the ultrasonic vibration element L is driven.
【００２５】連続モードのときは、入力パルス信号Ｖin
が連続的になるだけで、基本的にバーストモードのとき
と同じ動作である。従って、図７に波形図を示すが、説
明は省略する。In the continuous mode, the input pulse signal Vin
However, the operation is basically the same as in burst mode. Therefore, a waveform diagram is shown in FIG. 7, but the description is omitted.
【００２６】上記超音波振動素子駆動回路２１によれ
ば、図８に示すようなパルストランスＴやドライバ回路
（トランジスタＴｒ１〜Ｔｒ４など）が不要となり、ま
た、５種類の電源（＋１２Ｖ，−５Ｖ，＋５Ｖ，−１０
０Ｖ，＋１００Ｖ）で済むので、構成が簡単になる。ま
た、電力損失が大きい前記ドライバ回路がないため、効
率が高くなる。さらに、前記ドライバ回路での発熱の問
題がないため、入力パルス信号Ｖinの周波数やデューテ
ィ比に余裕ができる。According to the ultrasonic vibrating element drive circuit 21, the pulse transformer T and the driver circuit (transistors Tr1 to Tr4, etc.) shown in FIG. 8 are unnecessary, and five kinds of power supplies (+ 12V, -5V, + 5V, -10
(0V, + 100V), so the structure is simple. Further, since the driver circuit with large power loss is not provided, the efficiency becomes high. Furthermore, since there is no problem of heat generation in the driver circuit, there is a margin in the frequency and duty ratio of the input pulse signal Vin.
【００２７】−他の実施例− 上記第１実施例〜第３実施例では負荷が超音波振動素子
Ｌであったが、超音波振動素子Ｌ以外の負荷を駆動する
ことも可能である。この場合、上記超音波振動素子駆動
回路１，１１，２１は、一般的なＦＥＴ駆動回路とな
る。-Other Embodiments-In the first to third embodiments, the load was the ultrasonic vibration element L, but it is also possible to drive a load other than the ultrasonic vibration element L. In this case, the ultrasonic transducer driving circuits 1, 11 and 21 are general FET driving circuits.
【００２８】[0028]
【発明の効果】この発明の超音波振動素子駆動回路およ
びＦＥＴ駆動回路によれば、パルストランスやそのドラ
イバ回路が不要となり、また、電源の種類が少なくて済
むので、構成が簡単になる。また、前記ドライバ回路で
の電力損失がないため、効率が高くなる。さらに、前記
ドライバ回路での発熱の問題がないため、駆動周波数や
デューティ比に余裕ができ、自由度を向上できる。According to the ultrasonic vibrating element drive circuit and the FET drive circuit of the present invention, the pulse transformer and its driver circuit are not required, and the number of types of power sources is small, so that the configuration is simple. Further, since there is no power loss in the driver circuit, the efficiency is high. Furthermore, since there is no problem of heat generation in the driver circuit, there is a margin in the drive frequency and duty ratio, and the degree of freedom can be improved.
【図１】この発明の第１実施例の超音波振動素子駆動回
路の回路図である。FIG. 1 is a circuit diagram of an ultrasonic vibration element drive circuit according to a first embodiment of the present invention.
【図２】図１の超音波振動素子駆動回路の各部のバース
トモード時の波形図である。FIG. 2 is a waveform diagram of each part of the ultrasonic transducer driving circuit of FIG. 1 in a burst mode.
【図３】図１の超音波振動素子駆動回路の各部の連続モ
ード時の波形図である。FIG. 3 is a waveform diagram of each part of the ultrasonic transducer driving circuit of FIG. 1 in a continuous mode.
【図４】この発明の第２実施例の超音波振動素子駆動回
路の回路図である。FIG. 4 is a circuit diagram of an ultrasonic vibration element drive circuit according to a second embodiment of the present invention.
【図５】この発明の第３実施例の超音波振動素子駆動回
路の回路図である。FIG. 5 is a circuit diagram of an ultrasonic vibration element drive circuit according to a third embodiment of the present invention.
【図６】図５の超音波振動素子駆動回路の各部のバース
トモード時の波形図である。FIG. 6 is a waveform diagram of each part of the ultrasonic transducer driving circuit of FIG. 5 in a burst mode.
【図７】図５の超音波振動素子駆動回路の各部の連続モ
ード時の波形図である。7 is a waveform diagram of each part of the ultrasonic transducer driving circuit of FIG. 5 in a continuous mode.
【図８】従来の超音波振動素子駆動回路の回路図であ
る。FIG. 8 is a circuit diagram of a conventional ultrasonic transducer driving circuit.
【図９】図８の超音波振動素子駆動回路の各部のバース
トモード時の波形図である。9 is a waveform diagram of each part of the ultrasonic transducer driving circuit of FIG. 8 in a burst mode.
１，１１，２１ 超音波振動素子駆動回路 ２ Ｐチャネルエンハンスメ
ントＭＯＳ型ＦＥＴ ３ Ｎチャネルエンハンスメ
ントＭＯＳ型ＦＥＴ Ｃ１，Ｃ２，Ｃ３ コンデンサ Ｒ１，Ｒ３ 保護抵抗 Ｒ２，Ｒ４，Ｒ５ 抵抗 Ｄ１，Ｄ２，Ｄａ，Ｄｂ ダイオード Ｌ 超音波振動素子 Ｎ，Ｎ’ レベル変換回路 Ｖin 入力パルス信号 ＋ＨＶ 正電源 −ＨＶ 負電源 Ｖｏ 出力電圧1,11,21 Ultrasonic transducer driving circuit 2 P-channel enhancement MOS type FET 3 N-channel enhancement MOS type FET C1, C2, C3 capacitors R1, R3 protective resistors R2, R4, R5 resistors D1, D2, Da, Db diodes L Ultrasonic transducer N, N 'Level conversion circuit Vin Input pulse signal + HV Positive power supply −HV Negative power supply Vo Output voltage
Claims (2)
ＮチャネルＭＯＳ型ＦＥＴのドレインとを接続し、その
接続点とグランドの間に超音波振動素子を接続し、前記
ＰチャネルＭＯＳ型ＦＥＴのソース側に正電源を接続
し、前記ＮチャネルＭＯＳ型ＦＥＴのソース側に負電源
を接続し、前記ＰチャネルＭＯＳ型ＦＥＴのゲート−ソ
ース間に第１の抵抗を接続し、前記ＮチャネルＭＯＳ型
ＦＥＴのゲート−ソース間に第２の抵抗を接続し、前記
ＰチャネルＭＯＳ型ＦＥＴのゲート側をアノードにしソ
ース側をカソードにしてダイオードを前記ＰチャネルＭ
ＯＳ型ＦＥＴのゲート−ソース間に接続するか又は前記
ＮチャネルＭＯＳ型ＦＥＴのゲート側をカソードにしソ
ース側をアノードにしてダイオードを前記ＮチャネルＭ
ＯＳ型ＦＥＴのゲート−ソース間に接続するかのいずれ
か又は両方の接続を行ない、所定の駆動信号を前記Ｐチ
ャネルＭＯＳ型ＦＥＴのゲートおよび前記ＮチャネルＭ
ＯＳ型ＦＥＴのゲートにそれぞれコンデンサを介して加
え、プッシュプル動作により前記超音波振動素子を駆動
することを特徴とする超音波振動素子駆動回路。1. A drain of a P-channel MOS type FET is connected to a drain of an N-channel MOS type FET, an ultrasonic transducer is connected between the connection point and the ground, and the source side of the P-channel MOS type FET is connected. To the source side of the N-channel MOS type FET, a negative power source is connected to the source side of the N-channel MOS type FET, and a first resistor is connected between the gate and the source of the P-channel MOS type FET. A second resistor is connected between the gate and the source, the gate side of the P-channel MOS type FET is the anode and the source side is the cathode, and the diode is the P-channel M-type.
The diode is connected between the gate and the source of the OS-type FET, or the diode is the N-channel M with the gate side and the source side of the N-channel MOS FET being the cathode and the anode side, respectively.
Either or both of the connection between the gate and the source of the OS type FET is made, and a predetermined drive signal is supplied to the gate of the P channel MOS type FET and the N channel M.
An ultrasonic vibrating element drive circuit, characterized in that the ultrasonic vibrating element is driven by a push-pull operation in addition to the gates of the OS type FETs via capacitors.
ＮチャネルＭＯＳ型ＦＥＴのドレインとを接続し、その
接続点とグランドの間に負荷を接続し、前記Ｐチャネル
ＭＯＳ型ＦＥＴのソース側に正電源を接続し、前記Ｎチ
ャネルＭＯＳ型ＦＥＴのソース側に負電源を接続し、前
記ＰチャネルＭＯＳ型ＦＥＴのゲート−ソース間に第１
の抵抗を接続し、前記ＮチャネルＭＯＳ型ＦＥＴのゲー
ト−ソース間に第２の抵抗を接続し、前記ＰチャネルＭ
ＯＳ型ＦＥＴのゲート側をアノードにしソース側をカソ
ードにしてダイオードを前記ＰチャネルＭＯＳ型ＦＥＴ
のゲート−ソース間に接続するか又は前記ＮチャネルＭ
ＯＳ型ＦＥＴのゲート側をカソードにしソース側をアノ
ードにしてダイオードを前記ＮチャネルＭＯＳ型ＦＥＴ
のゲート−ソース間に接続するかのいずれか又は両方の
接続を行ない、所定の駆動信号を前記ＰチャネルＭＯＳ
型ＦＥＴのゲートおよび前記ＮチャネルＭＯＳ型ＦＥＴ
のゲートにそれぞれコンデンサを介して加え、前記Ｐチ
ャネルＭＯＳ型ＦＥＴと前記ＮチャネルＭＯＳ型ＦＥＴ
とを相補的に駆動することを特徴とするＦＥＴ駆動回
路。2. A drain of a P-channel MOS type FET and a drain of an N-channel MOS type FET are connected, a load is connected between the connection point and the ground, and a positive power source is connected to the source side of the P-channel MOS type FET. A negative power source is connected to the source side of the N-channel MOS type FET, and a first source is connected between the gate and the source of the P-channel MOS type FET.
And a second resistor connected between the gate and the source of the N-channel MOS type FET, and the P-channel M
The gate of the OS type FET is an anode and the source side is a cathode, and the diode is the P-channel MOS type FET.
Of the N-channel M
The gate of the OS type FET is a cathode and the source side is an anode, and the diode is the N-channel MOS type FET.
Either or both of the gate and source of the P-channel MOS are connected to make a predetermined drive signal.
Type FET gate and said N-channel MOS type FET
To the gates of the P-channel MOS type FET and the N-channel MOS type FET
An FET driving circuit characterized in that and are complementarily driven.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022194A JPH07231247A (en) | 1994-02-17 | 1994-02-17 | Ultrasonic wave vibration element drive circuit and fet drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022194A JPH07231247A (en) | 1994-02-17 | 1994-02-17 | Ultrasonic wave vibration element drive circuit and fet drive circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231247A true JPH07231247A (en) | 1995-08-29 |
Family
ID=12021118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022194A Pending JPH07231247A (en) | 1994-02-17 | 1994-02-17 | Ultrasonic wave vibration element drive circuit and fet drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231247A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204591B1 (en) | 1998-01-16 | 2001-03-20 | Nec Corporation | Piezoelectric driving circuit |
| JP2002330962A (en) * | 2001-04-25 | 2002-11-19 | Ge Medical Systems Global Technology Co Llc | Ultrasonic vibrator drive circuit and ultrasonic diagnostic instrument |
| JP2006130202A (en) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Ultrasonic diagnostic apparatus |
| JP2006167327A (en) * | 2004-12-20 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Ultrasonograph |
| JP2006314558A (en) * | 2005-05-12 | 2006-11-24 | Olympus Medical Systems Corp | Ultrasound diagnostic capsule |
| JP2007336618A (en) * | 2006-06-12 | 2007-12-27 | Pre-Tech Co Ltd | High-power circuit for high frequency |
| JP2008252436A (en) * | 2007-03-30 | 2008-10-16 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2009297128A (en) * | 2008-06-11 | 2009-12-24 | Hitachi Medical Corp | Ultrasonic diagnostic apparatus |
| JP2010081966A (en) * | 2008-09-29 | 2010-04-15 | Toshiba Corp | Ultrasonic diagnostic apparatus |
| CN102629838A (en) * | 2012-01-18 | 2012-08-08 | 北京工业大学 | Portable high-voltage multiple-pulse ultrasonic wave transmitting device |
| JP2013102852A (en) * | 2011-11-11 | 2013-05-30 | Konica Minolta Medical & Graphic Inc | Ultrasound diagnostic imaging apparatus |
| CN103187880A (en) * | 2013-03-29 | 2013-07-03 | 无锡正一生源科技有限公司 | Ultrasonic wave power source for driving magnetostrictive transducer |
| JP2016156664A (en) * | 2015-02-24 | 2016-09-01 | 横河電機株式会社 | Ultrasonic flowmeter |
| CN109124680A (en) * | 2017-06-16 | 2019-01-04 | 美国西门子医疗解决公司 | It is used to form the method and ultrasonic system of the ultrasonic signal of ultrasonic probe |
-
1994
- 1994-02-17 JP JP2022194A patent/JPH07231247A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6204591B1 (en) | 1998-01-16 | 2001-03-20 | Nec Corporation | Piezoelectric driving circuit |
| JP2002330962A (en) * | 2001-04-25 | 2002-11-19 | Ge Medical Systems Global Technology Co Llc | Ultrasonic vibrator drive circuit and ultrasonic diagnostic instrument |
| JP4615142B2 (en) * | 2001-04-25 | 2011-01-19 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | Ultrasonic transducer drive circuit and ultrasonic diagnostic apparatus |
| JP4631399B2 (en) * | 2004-11-09 | 2011-02-16 | パナソニック株式会社 | Ultrasonic diagnostic equipment |
| JP2006130202A (en) * | 2004-11-09 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Ultrasonic diagnostic apparatus |
| JP2006167327A (en) * | 2004-12-20 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Ultrasonograph |
| JP2006314558A (en) * | 2005-05-12 | 2006-11-24 | Olympus Medical Systems Corp | Ultrasound diagnostic capsule |
| JP2007336618A (en) * | 2006-06-12 | 2007-12-27 | Pre-Tech Co Ltd | High-power circuit for high frequency |
| JP2008252436A (en) * | 2007-03-30 | 2008-10-16 | Hitachi Ltd | Semiconductor integrated circuit device |
| JP2009297128A (en) * | 2008-06-11 | 2009-12-24 | Hitachi Medical Corp | Ultrasonic diagnostic apparatus |
| JP2010081966A (en) * | 2008-09-29 | 2010-04-15 | Toshiba Corp | Ultrasonic diagnostic apparatus |
| JP2013102852A (en) * | 2011-11-11 | 2013-05-30 | Konica Minolta Medical & Graphic Inc | Ultrasound diagnostic imaging apparatus |
| US9211108B2 (en) | 2011-11-11 | 2015-12-15 | Konica Minolta Medical & Graphic, Inc. | Ultrasound diagnostic imaging apparatus having particular driving signal characteristics |
| CN102629838A (en) * | 2012-01-18 | 2012-08-08 | 北京工业大学 | Portable high-voltage multiple-pulse ultrasonic wave transmitting device |
| CN103187880A (en) * | 2013-03-29 | 2013-07-03 | 无锡正一生源科技有限公司 | Ultrasonic wave power source for driving magnetostrictive transducer |
| JP2016156664A (en) * | 2015-02-24 | 2016-09-01 | 横河電機株式会社 | Ultrasonic flowmeter |
| CN109124680A (en) * | 2017-06-16 | 2019-01-04 | 美国西门子医疗解决公司 | It is used to form the method and ultrasonic system of the ultrasonic signal of ultrasonic probe |
| CN109124680B (en) * | 2017-06-16 | 2021-09-07 | 美国西门子医疗解决公司 | Method for forming an ultrasound signal of an ultrasound probe and ultrasound system |
| US11303270B2 (en) | 2017-06-16 | 2022-04-12 | Siemens Medical Solutions Usa, Inc. | Pulse cancellation compensation method for contrast agent imaging |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07231247A (en) | Ultrasonic wave vibration element drive circuit and fet drive circuit | |
| JP3123463B2 (en) | Level conversion circuit | |
| JPH07105448B2 (en) | MOS integrated circuit | |
| US5304863A (en) | Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles | |
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| US5218247A (en) | CMIS circuit and its driver | |
| US5332934A (en) | Small to full swing conversion circuit | |
| US10270446B2 (en) | Buffer circuit | |
| JP5961944B2 (en) | Gate drive circuit | |
| JP3315286B2 (en) | Pulse voltage doubler circuit | |
| JP2002315311A (en) | Switching regulator | |
| JPH09172367A (en) | Level shifter circuit | |
| EP0996226B1 (en) | Voltage comparator | |
| US6236579B1 (en) | Power supply apparatus, its control method and image formation apparatus | |
| JP2820980B2 (en) | Logic circuit | |
| US20090134922A1 (en) | Start-up circuit for bias circuit | |
| US10734995B1 (en) | Output circuit | |
| US5103119A (en) | Ttl-level bicmos driver | |
| JP2788890B2 (en) | Level shift circuit | |
| JPH08265124A (en) | Gate drive circuit for field effect transistor | |
| JP2001111412A (en) | Input signal level conversion circuit and liquid crystal display device | |
| JP3230252B2 (en) | Current limit circuit | |
| JP2904326B2 (en) | Complementary field effect transistor logic circuit | |
| JP3104637B2 (en) | Oscillation circuit | |
| JPH011323A (en) | switching regulator |