JPH07201634A - Ceramic chip device - Google Patents
Ceramic chip deviceInfo
- Publication number
- JPH07201634A JPH07201634A JP5336698A JP33669893A JPH07201634A JP H07201634 A JPH07201634 A JP H07201634A JP 5336698 A JP5336698 A JP 5336698A JP 33669893 A JP33669893 A JP 33669893A JP H07201634 A JPH07201634 A JP H07201634A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- chip component
- solder
- ceramic chip
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 43
- 238000005476 soldering Methods 0.000 abstract description 27
- 239000003985 ceramic capacitor Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 19
- 238000007747 plating Methods 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000003973 paint Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000006071 cream Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本願発明は表面実装部品（Surfac
e Mounting Device＝ＳＭＤ）であるセラミックチップ
部品の構造に係るものである。BACKGROUND OF THE INVENTION The present invention relates to surface mount components (Surfac
e Mounting Device = SMD) related to the structure of a ceramic chip component.
【０００２】[0002]
【従来の技術】各種電子装置の普及が進む中で、これら
の装置の小型軽量化が急速に進んでいる。特に、カメラ
一体型ＶＴＲ、携帯電話器、ノート型パーソナルコンピ
ュータ、パームトップ型コンピュータ等携帯することを
目的とする電子装置においては小型軽量化の速度が著し
い。このような電子装置の小型軽量化が進められる中で
使用される各種電子部品の小型軽量化が進められるとと
もに、電子部品を実装する手段も従来のプリント基板に
設けられたスルーホールに使用される電子部品のピンを
挿入し半田付けするものから、プリント基板上に設けら
れた導電パターンのランドに電子部品を載置・半田付け
する表面実装技術（Surface Mounting Technology＝Ｓ
ＭＴ）へと変化している。2. Description of the Related Art With the widespread use of various electronic devices, the size and weight of these devices have been rapidly reduced. In particular, in electronic devices intended for carrying such as a camera-integrated VTR, a mobile phone, a notebook personal computer, and a palmtop computer, the speed of size reduction and weight reduction is remarkable. As electronic devices used in such electronic devices are being made smaller and lighter, various electronic components are being made smaller and lighter, and means for mounting the electronic components are also used in through holes provided in a conventional printed circuit board. Surface mounting technology (S) that mounts and solders electronic parts on the land of the conductive pattern provided on the printed circuit board
MT).
【０００３】このＳＭＴにおいて用いられる電子部品は
表面実装部品（Surface Mounting Device＝ＳＭＤ）と
総称され、半導体部品はもちろんのことコンデンサ、抵
抗器、インダクタ、フィルタ等があり中でも特に小型の
部品であるコンデンサ及び抵抗器はセラミックチップ部
品と呼ばれている。セラミックチップ部品の大きさには
種々のものがあるが、現在実用されているセラミックチ
ップ部品で最小のものは「１００５」と呼ばれる０.５m
m，長さ１.０mmの大きさである。The electronic components used in this SMT are generically referred to as surface mounting devices (SMD), and are semiconductor components, capacitors, resistors, inductors, filters, etc. And resistors are called ceramic chip components. There are various sizes of ceramic chip parts, but the smallest ceramic chip part currently in practical use is 0.5m called "1005".
The size is m and the length is 1.0 mm.
【０００４】一方、主要電子部品であるＩＣのピン間隔
は以前はＩＣピッチと呼ばれる２.５４mm（１／１０イ
ンチ）あるいは３.１７５mm（１／８インチ）が殆どで
あったが、現在はハーフピッチと呼ばれる１.２７mm
（１／２０インチ）のものが主流となっている。一括リ
フロー半田付けの技術的限界は０.５mmピッチと言われ
ていたが、現在の技術的要求としては１mmに４本すなわ
ち０.２５mmピッチの配線が求められており、実際に０.
４mmあるいは０.３mmピッチも試験的に行われている。On the other hand, the pin interval of the IC, which is a main electronic component, was 2.54 mm (1/10 inch) or 3.175 mm (1/8 inch), which was called IC pitch, but it is now half. 1.27mm called the pitch
(1/20 inch) is the mainstream. The technical limit of batch reflow soldering was said to be 0.5 mm pitch, but the current technical requirement is to have 4 wires per 1 mm, that is, 0.25 mm pitch wiring, and actually 0.5 mm pitch.
A 4mm or 0.3mm pitch is also being tested.
【０００５】また、部品が取り付けられているプリント
基板上の部品が取り付けられるランドパターンの間に通
される回路パターン数は従来のＩＣピッチのピン間に３
本であったが、最近は５本通すことが行われている。こ
の時の回路パターンの幅は０.１mm、パターン同士の間
隙は０.１５４mm程度である。また、ハーフピッチの場
合には従来１本であった回路パターンが２本になってい
る。Further, the number of circuit patterns passed between the land patterns to which the components are mounted on the printed circuit board on which the components are mounted is 3 between the pins of the conventional IC pitch.
It was a book, but recently five books have been published. At this time, the width of the circuit pattern is 0.1 mm, and the gap between the patterns is about 0.154 mm. Further, in the case of the half pitch, the circuit pattern which has been one in the past is now two.
【０００６】代表的なセラミックチップ部品である積層
セラミックコンデンサの外観を図１（ａ）に、断面構造
を同（ｂ）に示す。この積層セラミックコンデンサは直
方体形状の本体１と、本体１の１組の対向面全体を覆っ
て形成された端子電極２，３から構成されている。この
本体１は、ＢａＴｉＯ3−Ｎｂ2Ｏ5系セラミック誘電体
層４-1，４-2・・・４-7とこれらの誘電体層の間に形成
されたＰｄ，Ａｇ−Ｐｄ合金，Ｎｉ等の導電体層からな
る６枚の内部電極５-1，５-2，５-3及び６-1，６-2，６
-3から構成されており、直方体形状の両端部を覆って端
子電極２及び３が形成されている。内部電極５-1，５-2
及び５-3は端子電極２に接続されており、内部電極６-
1，６-2及び６-3は端子電極３に接続され、このことに
より内部電極５と６の間に形成されたコンデンサが並列
接続され、全体で１個のコンデンサが形成されている。The appearance of a monolithic ceramic capacitor, which is a typical ceramic chip component, is shown in FIG. 1 (a), and its sectional structure is shown in FIG. 1 (b). This monolithic ceramic capacitor is composed of a rectangular parallelepiped main body 1, and a pair of terminal electrodes 2 and 3 formed so as to cover the entire opposing surface of the main body 1. The main body 1 includes a BaTiO 3 —Nb 2 O 5 -based ceramic dielectric layer 4-1, 4-2, ... 4-7 and Pd, Ag—Pd alloy, Ni formed between these dielectric layers. Internal electrodes 5-1, 5-2, 5-3 and 6-1, 6-2, 6 composed of conductor layers such as
-3, and the terminal electrodes 2 and 3 are formed so as to cover both ends of the rectangular parallelepiped shape. Internal electrodes 5-1 and 5-2
And 5-3 are connected to the terminal electrode 2, and the internal electrode 6-
1, 6-2 and 6-3 are connected to the terminal electrode 3, whereby the capacitors formed between the internal electrodes 5 and 6 are connected in parallel, and one capacitor is formed as a whole.
【０００７】端子電極２，３は焼成されたセラミック本
体１に印刷塗布された導電ペイントを焼成するかあるい
は焼成されたセラミック本体１に金属板を嵌挿すること
によって形成されており、この端子電極２，３の外側に
はニッケルメッキが施され、さらに積層セラミックコン
デンサをプリント基板に実装する際に良好な半田付けを
得るために錫メッキあるいは半田メッキが施されてい
る。The terminal electrodes 2 and 3 are formed by firing a conductive paint printed on the fired ceramic body 1 or by inserting a metal plate into the fired ceramic body 1. Nickel plating is applied to the outsides of 2 and 3, and tin plating or solder plating is applied to obtain good soldering when mounting the laminated ceramic capacitor on a printed circuit board.
【０００８】このように狭い間隔のプリントパターンを
有するプリント基板にセラミックチップ部品を固定する
場合に半田付けが重要な問題になり、特に半田付けをフ
ローソルダリング法によって行う場合には溶融した半田
によって形成される半田フィレットによって接続されて
はならないパターンが接続されてしまう「半田ブリッ
ジ」が形成されることがあり、そのような場合には修復
不能な不良品を発生させることになる。Soldering becomes an important problem when fixing ceramic chip parts to a printed circuit board having a print pattern with such a narrow interval. In particular, when the soldering is performed by the flow soldering method, the melted solder is used. A "solder bridge" may be formed in which a pattern that should not be connected is connected by the formed solder fillet, and in such a case, an unrepairable defective product is generated.
【０００９】半田ブリッジが形成される過程を図３によ
り説明する。図３に示されたのは、プリント基板の両面
にチップ部品とリード付部品を混在させて実装する混在
実装方式の工程例である。ガラスエポキシ板等から形成
されたプリント基板２０のＡ面，Ｂ面の両面には銅箔等
からなるプリントパターンパッド２１Ａ，２１Ｂが形成
され、パッド２１Ａ，２１Ｂの一部にはチップ部品を半
田付けするためのランド２２Ａ，２２Ｂ及びリード付き
部品のリードが半田付けされるランド２３Ａ，２３Ｂが
形成されている。プリントパターンパッド２１Ａ，２１
Ｂのうちランド２２Ａ，２２Ｂ，２３Ａ，２３Ｂ以外の
部分には半田が付着するのを防止するソルダレジスト２
４Ａ，２４Ｂが形成されており、パッド２１Ａとパッド
２１Ｂはスルーホール２５によって接続されている。The process of forming the solder bridge will be described with reference to FIG. FIG. 3 shows an example of a mixed mounting method in which chip components and leaded components are mixedly mounted on both sides of a printed circuit board. Printed pattern pads 21A and 21B made of copper foil or the like are formed on both sides A and B of a printed circuit board 20 formed of a glass epoxy plate or the like, and chip parts are soldered to parts of the pads 21A and 21B. Lands 22A, 22B for soldering and lands 23A, 23B to which the leads of the component with leads are soldered are formed. Print pattern pads 21A, 21
Solder resist 2 for preventing solder from adhering to portions of B other than lands 22A, 22B, 23A and 23B.
4A and 24B are formed, and the pad 21A and the pad 21B are connected by a through hole 25.
【００１０】初めに、Ａ面にチップ部品を固定するため
の紫外線硬化型接着剤２６が上側の面である部品取付位
置に塗布される（ａ）。次に、チップ部品１Ａを接着剤
２６に付着させ（ｂ）、紫外線２７を照射することによ
り接着剤２６を硬化させ（ｃ）、チップ部品を接着す
る。このようにしてＡ面のチップ部品の取付が終了す
る。First, an ultraviolet curable adhesive 26 for fixing the chip component to the surface A is applied to the component mounting position on the upper surface (a). Next, the chip component 1A is attached to the adhesive 26 (b), and the adhesive 26 is cured by irradiating the ultraviolet rays 27 (c) to bond the chip components. Thus, the mounting of the chip component on the A side is completed.
【００１１】Ｂ面にチップ部品を取り付けるためにプリ
ント基板を裏返してＢ面を上側とし（ｄ）、Ｂ面のラン
ド２２Ｂ，２２Ｂにクリーム半田２８，２８を塗布す
る。次に、チップ部品１Ｂをクリーム半田２８，２８に
付着させ、チップ部品を仮固定する（ｅ）。このように
してＢ面のチップ部品の取付が終了する。To mount a chip component on the B side, the printed circuit board is turned upside down so that the B side is the upper side (d), and cream solders 28, 28 are applied to the lands 22B, 22B on the B side. Next, the chip component 1B is attached to the cream solder 28, 28 to temporarily fix the chip component (e). In this way, the mounting of the chip component on the B side is completed.
【００１２】このようにチップ部品が取り付けられたＢ
面の半田付けを行う。この半田付けは赤外線２９を用い
たリフローソルダリング法で行われ、クリーム半田が溶
融し３０，３０で示される半田接合部が形成され
（ｆ）、Ｂ面の半田付けは終了する。B with the chip parts attached in this way
Solder the surface. This soldering is performed by a reflow soldering method using infrared rays 29, the cream solder is melted to form solder joints indicated by 30 and 30 (f), and the soldering of the B side is completed.
【００１３】Ｂ面の半田付けが終了すると、Ｂ面側から
スルーホール２５，２５にリード付部品３１のリード線
３２，３２を挿入する。このようにしてＡ面のチップ部
品の取付が終了する（ｇ）。When the soldering of the B side is completed, the lead wires 32, 32 of the leaded component 31 are inserted into the through holes 25, 25 from the B side. In this way, the attachment of the chip component on the A side is completed (g).
【００１４】このようにしてチップ部品１Ａとリード付
部品３１とが取り付けられたＡ面の半田付けを行うが、
この半田付けはＡ面の半田付けと異なり、溶融半田槽を
用いたフローソルダリング法で行われ、チップ部品１Ａ
とリード付部品３１とが取り付けられたＡ面に半田槽の
溶融半田が接触し付着することにより半田接合部３３，
３３及び３４，３４が形成され、Ａ面の半田付けが終了
する。In this way, soldering is performed on the surface A to which the chip component 1A and the leaded component 31 are attached.
Unlike the soldering on the A side, this soldering is performed by the flow soldering method using a molten solder bath.
The molten solder in the solder bath comes into contact with and adheres to the surface A to which the component 31 with the lead is attached and the solder joint 33,
33 and 34, 34 are formed, and the soldering of the A side is completed.
【００１５】このようにしてプリント基板２０にチップ
部品１Ａ，１Ｂ及びリード付部品３１が半田付けにより
取り付けられるが、この際図４に示されたようにセラミ
ックチップ部品の電極端子に施されている錫メッキある
いは半田メッキ部にも溶融した半田が付着し、その付着
半田の量が多いときにソルダレジストを越えて溶融半田
が隣接するランドにはみ出し、半田ブリッジ３５Ａある
いは３５Ｂが形成されることがある。この半田ブリッジ
を除去することは非常に困難であり、特にチップ部品が
高密度に実装されている場合には全く不可能である。そ
のため、半田ブリッジが生じたプリント基板は廃棄せざ
るを得ない。In this way, the chip components 1A and 1B and the leaded component 31 are mounted on the printed circuit board 20 by soldering. At this time, the electrode components of the ceramic chip component are applied as shown in FIG. Molten solder may also adhere to the tin-plated or solder-plated portion, and when the amount of the adhered solder is large, the molten solder may protrude beyond the solder resist to the adjacent land to form the solder bridge 35A or 35B. . It is very difficult to remove this solder bridge, and it is completely impossible especially when the chip parts are mounted in high density. Therefore, the printed circuit board on which the solder bridge is generated cannot help being discarded.
【００１６】また、従来のセラミックチップ部品の端子
電極は内部電極が露出されて焼成されたセラミック本体
の端部に導電ペイントを印刷塗布・焼成するかあるいは
焼成されたセラミック本体２に金属キャップを嵌挿する
ことによって形成されている。そして、セラミックチッ
プ部品をプリント基板に実装するため端子電極にニッケ
ルメッキが施され、さらに積層セラミックコンデンサ１
をプリント基板に実装するために錫メッキあるいは半田
メッキが施されているため、露出した内部電極を介して
セラミックチップ部品の製造工程数が多く、メッキ工程
においてメッキ液が部品中に侵入し、製品不良が発生す
ることがある。The terminal electrodes of the conventional ceramic chip component are printed with conductive paint on the ends of the fired ceramic body with the internal electrodes exposed and fired, or a metal cap is fitted to the fired ceramic body 2. It is formed by inserting. Then, the terminal electrodes are plated with nickel to mount the ceramic chip component on the printed circuit board, and the monolithic ceramic capacitor 1
Since it is tin-plated or solder-plated to mount on the printed circuit board, there are many manufacturing steps of ceramic chip parts through the exposed internal electrodes. Defects may occur.
【００１７】[0017]
【発明の概要】本願においては、プリント基板に半田付
けする場合に半田ブリッジが発生することがなく、製造
工程数が少なく、製品不良が発生することが少ないセラ
ミックチップ部品の構造を提供する。SUMMARY OF THE INVENTION In the present application, there is provided a structure of a ceramic chip component in which a solder bridge does not occur when soldering to a printed circuit board, the number of manufacturing steps is small, and product defects are less likely to occur.
【００１８】そのために、本発明においてはセラミック
チップ部品の表面の端子電極をセラミックチップ部品の
両端部の全体を覆うものから、半田付けがなされる上下
面の両端部だけに限定して形成されたものにし、内部電
極を外部電極によって外部で接続するものから、スルー
ホールによって内部で接続するものにする。For this reason, in the present invention, the terminal electrodes on the surface of the ceramic chip component are formed so as to cover only the both end portions of the upper and lower surfaces to be soldered from those which cover the entire end portions of the ceramic chip component. The internal electrodes are externally connected by external electrodes, and the internal electrodes are internally connected by through holes.
【００１９】このように構成すると、半田が端子電極の
半田付け部以外の部分に付着することに起因する半田ブ
リッジの発生がなくなる。また、端子電極は生のセラミ
ック素体に印刷手段により形成し、セラミック焼成時に
同時に焼き付けられるから、端子電極を焼き付ける工程
が不要となる。そして、メッキ工程も不要であるからメ
ッキ工程においてメッキ液が部品中に侵入し、製品不良
が発生することもない。According to this structure, the solder bridge is not generated due to the solder adhering to the portion other than the soldering portion of the terminal electrode. Further, since the terminal electrode is formed on the raw ceramic body by a printing means and baked at the same time as the ceramic is fired, the step of baking the terminal electrode becomes unnecessary. Further, since the plating process is not necessary, the plating solution does not enter the parts in the plating process and the product defect does not occur.
【００２０】[0020]
【実施例】図により本願発明の実施例を説明するが、こ
の実施例においては従来例と同様に最も代表的なセラミ
ックチップ部品であるセラミックコンデンサを示す。本
発明の実施例である積層セラミックチップコンデンサの
外観を図２（ａ）に、断面構造を同（ｂ）に示す。この
積層セラミックコンデンサは図１に示された従来の積層
セラミックコンデンサと同様に、直方体形状の本体１１
と、本体１１の上下の対向面に各々形成された端子電極
１２，１２’及び１３，１３’から構成されている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. In this embodiment, a ceramic capacitor, which is the most representative ceramic chip component, is shown as in the conventional example. An external view of the multilayer ceramic chip capacitor which is the embodiment of the present invention is shown in FIG. This monolithic ceramic capacitor is similar to the conventional monolithic ceramic capacitor shown in FIG.
And terminal electrodes 12, 12 'and 13, 13' respectively formed on the upper and lower facing surfaces of the main body 11.
【００２１】この本体１１は、ＢａＴｉＯ3−Ｎｂ2Ｏ5
系セラミック誘電体層１４-1，１４-2・・・１４-7とこ
れらの誘電体層の間に形成されたＰｄ，Ａｇ−Ｐｄ合
金，Ｎｉ等の導電体層からなる６枚の内部電極１５-1，
１５-2，１５-3及び１６-1，１６-2，１６-3から構成さ
れている。内部電極１５-1，１５-2及び１５-3はスルー
ホール１７によって端子電極１２及び１２’に接続され
ており、内部電極６-1，６-2及び６-3はスルーホール１
７によって端子電極３に接続されている。このことによ
り内部電極１５と１６の間に形成されたコンデンサが並
列接続され、全体で１個のコンデンサが形成されてい
る。The main body 11 is made of BaTiO 3 --Nb 2 O 5
.. 6-7 and six internal electrodes made of a conductor layer of Pd, Ag-Pd alloy, Ni or the like formed between these dielectric layers 14-1, 14-2 ... 14-7 15-1,
It is composed of 15-2, 15-3 and 16-1, 16-2, 16-3. The internal electrodes 15-1, 15-2 and 15-3 are connected to the terminal electrodes 12 and 12 'by a through hole 17, and the internal electrodes 6-1, 6-2 and 6-3 are connected to the through hole 1.
It is connected to the terminal electrode 3 by 7. As a result, the capacitors formed between the internal electrodes 15 and 16 are connected in parallel, and one capacitor is formed as a whole.
【００２２】本願発明のセラミックチップ部品を図３に
示された混在実装方式において用いた場合の半田付け状
態を図５に示す。この図においても図３と同様にプリン
ト基板２０にセラミックチップ部品１０Ａ，１０Ｂ及び
リード付部品３１が半田付けにより取り付けられる。こ
のときに行われる半田付け方法すなわちリフロー半田付
け法及びフロー半田付け法は図３の場合と同じであるか
ら、リード付部品３１の半田付け状態は変わらない。FIG. 5 shows a soldering state when the ceramic chip component of the present invention is used in the mixed mounting method shown in FIG. Also in this figure, as in FIG. 3, the ceramic chip components 10A and 10B and the leaded component 31 are attached to the printed circuit board 20 by soldering. Since the soldering method performed at this time, that is, the reflow soldering method and the flow soldering method are the same as those in FIG. 3, the soldering state of the leaded component 31 does not change.
【００２３】しかし、本発明のセラミックチップ部品１
０Ａ，１０Ｂの電極端子１２，１２'，１３，１３'は従
来のセラミックチップ部品１Ａ，１Ｂの電極端子２，３
がセラミックチップ部品１Ａ，ＡＢの端部の全体を覆っ
ているのに対し、半田付けがなされる部分のみに形成さ
れている。そのため半田付けがなされる部分のみに半田
層３６Ａ，３６Ａ，３６Ｂ，３６Ｂが形成され、それ以
外の面に半田が付着することはない。したがって、従来
のもののように付着半田の量が多くソルダレジストを越
えて溶融半田が隣接するランドにはみ出し、半田ブリッ
ジが形成されるということがない。また、半田の消費量
も少ない。However, the ceramic chip component 1 of the present invention
The electrode terminals 12, 12 ', 13, 13' of 0A, 10B are the electrode terminals 2, 3 of the conventional ceramic chip parts 1A, 1B.
Covers the entire end portions of the ceramic chip components 1A and AB, whereas it is formed only in the portion to be soldered. Therefore, the solder layers 36A, 36A, 36B, 36B are formed only on the portions to be soldered, and the solder does not adhere to the other surfaces. Therefore, unlike the conventional one, the amount of the adhered solder is large and the molten solder does not overflow the solder resist to the adjacent land to form the solder bridge. Also, the amount of solder consumed is small.
【００２４】そして、電極端子の形成は生のセラミック
素体に印刷し、セラミックを焼成する時に同時に焼き付
けて形成することができるから、従来のもののように電
極端子を焼き付けるために焼成する工程が不要となる。
また、セラミックチップ部品の周辺部に内部電極が露出
しないように構成した場合には、端子電極にニッケルメ
ッキを施す工程において従来のもののように露出した内
部電極を介してメッキ液が部品中に侵入することによる
製品不良の発生がない。Since the electrode terminals can be formed by printing on a green ceramic body and baking at the same time when firing the ceramic, there is no need to perform a baking process for baking the electrode terminals as in the conventional one. Becomes
In addition, if the internal electrodes are not exposed at the periphery of the ceramic chip component, the plating solution penetrates into the component through the exposed internal electrodes like the conventional one in the process of nickel plating the terminal electrodes. There is no product defect due to
【００２５】図６により本発明セラミックチップ部品の
製造工程についてチップコンデンサを例に挙げて説明す
る。初めに、樹脂フィルム上に（ｇ）に示すような外部
電極１２’及び１３’となる導電塗料を印刷する。その
上に、（ｆ）に示すようなスルーホール１９-3及び２０
-3が形成されるようにセラミックグリーンシート１４-3
を形成する。（ｅ）に示すように、スルーホール２０-3
に導電体１８-2となる導電ペーストを充填する。なお、
スルーホール１９-3にも導電ペーストが充填される。さ
らに、セラミックグリーンシート１４-3上に内部電極１
５-1となる導電塗料を印刷する。その上に、（ｄ）に示
すようなスルーホール１９-2及び２０-2が形成されるよ
うにセラミックグリーンシート１４-2を形成する。スル
ーホール１９-2に導電ペースト１７-1を充填するととも
に、セラミックグリーンシート１４-2上に内部電極１６
-1となる導電塗料を印刷する。（ｃ）に示すように、ス
ルーホール１９-2に導電体１７-1となる導電ペーストを
充填する。なお、スルーホール２０-2にも導電ペースト
が充填される。さらに、セラミックグリーンシート１４
-2上に内部電極１６-1となる導電塗料を印刷する。その
上に、（ｂ）に示すようなスルーホール１９-1及び２０
-1が形成されるようにセラミックグリーンシート１４-1
を形成する。スルーホール１９-1及び２０-1に導電体と
なる導電ペーストを充填するとともに、（ａ）に示すよ
うにセラミックグリーンシート１４-1上に外部電極１２
及び１３となる導電塗料を印刷する。The manufacturing process of the ceramic chip component of the present invention will be described with reference to FIG. 6 by taking a chip capacitor as an example. First, as shown in (g), a conductive paint to be the external electrodes 12 'and 13' is printed on the resin film. On top of that, through holes 19-3 and 20 as shown in FIG.
-3 Ceramic Green Sheet 14-3
To form. As shown in (e), the through hole 20-3
Is filled with a conductive paste to be the conductor 18-2. In addition,
The through hole 19-3 is also filled with the conductive paste. Furthermore, the internal electrode 1 is placed on the ceramic green sheet 14-3.
Print the conductive paint to be 5-1. A ceramic green sheet 14-2 is formed thereon so that through holes 19-2 and 20-2 as shown in (d) are formed. The through hole 19-2 is filled with the conductive paste 17-1 and the internal electrode 16 is formed on the ceramic green sheet 14-2.
Print the conductive paint to be -1. As shown in (c), the through hole 19-2 is filled with a conductive paste that will become the conductor 17-1. The through hole 20-2 is also filled with the conductive paste. Furthermore, the ceramic green sheet 14
A conductive paint to be the internal electrode 16-1 is printed on -2. On top of that, through holes 19-1 and 20 as shown in FIG.
-1 to form ceramic green sheet 14-1
To form. The through holes 19-1 and 20-1 are filled with a conductive paste serving as a conductor, and the external electrodes 12 are formed on the ceramic green sheet 14-1 as shown in (a).
And the conductive paints to be 13 are printed.
【００２６】積層数を多くする場合には（ｆ）〜（ｃ）
の工程を繰り返す。このように形成された生のセラミッ
クチップ部品素体は切断され乾燥された後に、焼成され
る。この焼成によりスルーホールに充填された導電ペー
ストが一体となって導電体が形成され、この導電体と内
部電極及び外部電極が電気的に接続されるとともにセラ
ミック同士が一体になる。なお、内部電極１５及び１６
の外縁部はセラミックグリーンシートの外縁部に接しな
いように構成することにより、半田付けにおける半田ブ
リッジの発生はより効果的に抑制される。また、スルー
ホールは接続の確実性および直流抵抗を小さく且つ内部
電極との重なり面積を大きくとるため短辺方向に横長に
できるだけ大きく形成する。When the number of layers is increased, (f) to (c)
Repeat the process of. The raw ceramic chip component element body thus formed is cut, dried, and then fired. By this firing, the conductive paste filled in the through holes is integrated to form a conductor, the conductor is electrically connected to the internal electrode and the external electrode, and the ceramics are integrated. The internal electrodes 15 and 16
Since the outer edge portion of No. 1 is configured not to contact the outer edge portion of the ceramic green sheet, the generation of the solder bridge during soldering can be suppressed more effectively. In addition, the through hole is formed as wide as possible in the lateral direction in the short side direction in order to reduce the reliability of connection and DC resistance and to increase the overlapping area with the internal electrode.
【００２７】以上説明した実施例においては本願発明を
チップコンデンサに適用した場合について説明した。し
かし、チップ抵抗器、チップインダクタ、チップフィル
タ等他のセラミックチップ部品においても実装時の半田
ブリッジの問題、工程数の問題、メッキ液の問題は存在
する。したがって、これらのセラミックチップ部品に対
しても本願発明が適用可能であることはいうまでもな
い。また、以上説明した実施例では内部電極を印刷法で
形成したが、この他にグリーンシートを用いることもで
きる。In the embodiment described above, the case where the present invention is applied to the chip capacitor has been described. However, other ceramic chip components such as a chip resistor, a chip inductor, and a chip filter also have a problem of solder bridge at the time of mounting, a problem of number of steps, and a problem of plating solution. Therefore, it goes without saying that the present invention is also applicable to these ceramic chip parts. Further, in the embodiment described above, the internal electrodes are formed by the printing method, but a green sheet can be used instead.
【００２８】[0028]
【発明の効果】以上説明したように本願発明のセラミッ
クチップ部品は、プリント基板に半田付けする場合に半
田ブリッジが発生することがなく、製造工程数が少な
く、製品不良が発生することが少ない。この他に、次に
述べるような効果を得ることができる。積層工程でスル
ーホールを形成し、このスルーホールを用いて導電体を
形成しているため、外部電極と内部電極との間の確実な
接続が行われ、断線の危険性が小さい。ハンダの消費量
が少なく、ハンダが上まで上がる恐れがないので、たわ
み応力に耐える。外部電極はセラミック本体を焼成する
際に同時に焼成されるため、外部電極形成のためだけの
印刷−焼付工程が不要である。またＮｉメッキも不要の
ため、工程数が少ない。As described above, the ceramic chip component of the present invention does not generate a solder bridge when soldered to a printed circuit board, has a small number of manufacturing steps, and rarely causes product defects. In addition to this, the following effects can be obtained. Since the through hole is formed in the stacking step and the conductor is formed using this through hole, the external electrode and the internal electrode are reliably connected, and the risk of disconnection is small. Withstands flexural stress because it consumes less solder and there is no risk of solder rising up. Since the external electrodes are fired at the same time when the ceramic body is fired, the printing-baking process only for forming the external electrodes is unnecessary. Further, since Ni plating is unnecessary, the number of steps is small.
【図面の簡単な説明】[Brief description of drawings]
【図１】従来例の積層セラミックコンデンサの外観図及
び一部破断斜視図。FIG. 1 is an external view and a partially cutaway perspective view of a conventional monolithic ceramic capacitor.
【図２】本発明実施例の積層セラミックコンデンサの外
観図及び一部破断斜視図。FIG. 2 is an external view and a partially cutaway perspective view of a monolithic ceramic capacitor according to an embodiment of the present invention.
【図３】混在実装方式の工程図。FIG. 3 is a process diagram of a mixed mounting method.
【図４】従来のセラミックチップ部品によって半田ブリ
ッジが形成された状態の説明図。FIG. 4 is an explanatory view of a state where a solder bridge is formed by a conventional ceramic chip component.
【図５】本発明のセラミックチップ部品によって半田ブ
リッジが形成されない状態の説明図。FIG. 5 is an explanatory view of a state where a solder bridge is not formed by the ceramic chip component of the present invention.
【図６】本発明のセラミックチップ部品の製造方法説明
図。FIG. 6 is an explanatory view of the method for manufacturing the ceramic chip component of the present invention.
１ 積層セラミックコンデンサ本体 ２，３，１２，１２'，１３，１３' 端子電極 ４-1，４-2，・・・４-7，１４-1，１４-2，・・・１４
-7 誘電体層 ５-1，５-2，５-3，６-1，６-2，６-3，１５-1，１５-
2，１５-3，１６-1，１６-2，１６-3 内部電極 １７，１８ 導電体 １９，２０ スルーホール1 Multilayer ceramic capacitor body 2, 3, 12, 12 ', 13, 13' Terminal electrodes 4-1, 4-2, ... 4-7, 14-1, 14-2, ... 14
-7 Dielectric layer 5-1, 5-2, 5-3, 6-1, 6-2, 6-3, 15-1, 15-
2, 15-3, 16-1, 16-2, 16-3 Internal electrode 17, 18 Conductor 19, 20 Through hole
Claims (5)
が形成されたセラミックチップ部品であって、 前記セラミック層にはスルーホールが形成され、 前記スルーホール内に導電体が充填され、 前記内部電極と前記導電体が電気的に接続され、 前記外部電極は前記セラミックチップ部品が半田付けさ
れる面のみに形成され、 前記導電体が前記外部電極に接続されたセラミックチッ
プ部品。1. A ceramic chip component having internal electrodes formed between stacked ceramic layers, wherein a through hole is formed in the ceramic layer, and a conductor is filled in the through hole. An electrode and the conductor are electrically connected, the external electrode is formed only on a surface to which the ceramic chip component is soldered, and the conductor is connected to the external electrode.
外周部に露出していない請求項１記載のセラミックチッ
プ部品。2. The ceramic chip component according to claim 1, wherein the internal electrodes are not exposed at the outer peripheral portion of the ceramic chip component.
内部電極がコンデンサ電極である請求項１又は請求項２
記載のセラミックチップ部品。3. The ceramic layer is a dielectric, and the internal electrode is a capacitor electrode.
The described ceramic chip component.
内部電極が抵抗体である請求項１又は請求項２記載のセ
ラミックチップ部品。4. The ceramic chip component according to claim 1, wherein the ceramic layer is an insulator and the internal electrodes are resistors.
内部電極がインダクタである請求項１又は請求項２記載
のセラミックチップ部品。5. The ceramic chip component according to claim 1, wherein the ceramic layer is an insulator and the internal electrode is an inductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336698A JPH07201634A (en) | 1993-12-28 | 1993-12-28 | Ceramic chip device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336698A JPH07201634A (en) | 1993-12-28 | 1993-12-28 | Ceramic chip device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201634A true JPH07201634A (en) | 1995-08-04 |
Family
ID=18301879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336698A Pending JPH07201634A (en) | 1993-12-28 | 1993-12-28 | Ceramic chip device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201634A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100549A (en) * | 2002-09-09 | 2003-04-04 | Murata Mfg Co Ltd | Chip capacitor and its manufacturing method |
| US6576497B2 (en) | 1998-03-31 | 2003-06-10 | Tdk Corporation | Chip-type electronic component |
| JP2007088173A (en) * | 2005-09-21 | 2007-04-05 | Tdk Corp | Laminated chip varistor and method for manufacturing electronic apparatus |
| US7403083B2 (en) * | 2002-09-09 | 2008-07-22 | Epcos Ag | Multiple resonance filter |
| JP2008198923A (en) * | 2007-02-15 | 2008-08-28 | Matsushita Electric Ind Co Ltd | Coil component |
| JP2008252150A (en) * | 2008-07-22 | 2008-10-16 | Tdk Corp | Laminated chip varistor |
| JP2008263236A (en) * | 2008-07-22 | 2008-10-30 | Tdk Corp | Electronic equipment |
| JP2009076608A (en) * | 2007-09-19 | 2009-04-09 | Mitsubishi Materials Corp | Thin film thermistor and manufacturing method of thin film thermistor |
| US8050045B2 (en) | 2005-08-18 | 2011-11-01 | Tdk Corporation | Electronic component and method of manufacturing the same |
| JP2013211333A (en) * | 2012-03-30 | 2013-10-10 | Toko Inc | Method of manufacturing surface mount inductor |
| WO2020194440A1 (en) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | Printed wiring board and electronic device |
-
1993
- 1993-12-28 JP JP5336698A patent/JPH07201634A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576497B2 (en) | 1998-03-31 | 2003-06-10 | Tdk Corporation | Chip-type electronic component |
| EP0949642A3 (en) * | 1998-03-31 | 2004-01-02 | TDK Corporation | Chip-type electronic component |
| JP2003100549A (en) * | 2002-09-09 | 2003-04-04 | Murata Mfg Co Ltd | Chip capacitor and its manufacturing method |
| US7403083B2 (en) * | 2002-09-09 | 2008-07-22 | Epcos Ag | Multiple resonance filter |
| US8050045B2 (en) | 2005-08-18 | 2011-11-01 | Tdk Corporation | Electronic component and method of manufacturing the same |
| JP2007088173A (en) * | 2005-09-21 | 2007-04-05 | Tdk Corp | Laminated chip varistor and method for manufacturing electronic apparatus |
| JP2008198923A (en) * | 2007-02-15 | 2008-08-28 | Matsushita Electric Ind Co Ltd | Coil component |
| JP2009076608A (en) * | 2007-09-19 | 2009-04-09 | Mitsubishi Materials Corp | Thin film thermistor and manufacturing method of thin film thermistor |
| JP2008252150A (en) * | 2008-07-22 | 2008-10-16 | Tdk Corp | Laminated chip varistor |
| JP2008263236A (en) * | 2008-07-22 | 2008-10-30 | Tdk Corp | Electronic equipment |
| JP2013211333A (en) * | 2012-03-30 | 2013-10-10 | Toko Inc | Method of manufacturing surface mount inductor |
| WO2020194440A1 (en) * | 2019-03-25 | 2020-10-01 | 三菱電機株式会社 | Printed wiring board and electronic device |
| CN113574657A (en) * | 2019-03-25 | 2021-10-29 | 三菱电机株式会社 | Printed wiring boards and electronic equipment |
| JPWO2020194440A1 (en) * | 2019-03-25 | 2021-11-18 | 三菱電機株式会社 | Printed circuit boards and electronics |
| CN113574657B (en) * | 2019-03-25 | 2025-04-08 | 三菱电机株式会社 | Printed wiring board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0530840B1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| JPH07201634A (en) | Ceramic chip device | |
| JP3198661B2 (en) | Dielectric resonator device and its mounting structure | |
| JP2000174410A (en) | Structure and method for mounting electronic component | |
| JP2002223062A (en) | Pad shape of printed wiring board | |
| JPH01283809A (en) | Chip type electronic parts | |
| JPH06120071A (en) | Chip parts | |
| JPH0312446B2 (en) | ||
| JPH06124850A (en) | Laminated composite electronic component | |
| TW577249B (en) | Printed steel plate and process applied in SMT assembly of SMT electronic components | |
| JPH11345734A (en) | Multilayer ceramic capacitors | |
| JPH0677623A (en) | Electronic circuit device and manufacture thereof | |
| JPH08222478A (en) | Chip-type electronic part | |
| JPS63283051A (en) | Substrate for hybrid integrated circuit device | |
| JPH0314292A (en) | Manufacturing method of high-density mounting module | |
| JP2516606Y2 (en) | Surface mount electronic components | |
| JPH01289201A (en) | Chip resistor and manufacture thereof | |
| JP2002232104A (en) | Wiring module | |
| JPS60140786A (en) | Mounting structure for chip type electronic part | |
| JPH02114595A (en) | How to mount chip components | |
| JPH05327157A (en) | Ceramic substrate | |
| JPS63107101A (en) | Square chip type electronic component | |
| JPS62132396A (en) | How to mount chip components | |
| CN100499967C (en) | Printed steel plate applied to surface adhesion assembly of electronic part without extension pin and manufacturing process | |
| JPH08162746A (en) | Circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020514 |