JPH07199156A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07199156A JPH07199156A JP5354091A JP35409193A JPH07199156A JP H07199156 A JPH07199156 A JP H07199156A JP 5354091 A JP5354091 A JP 5354091A JP 35409193 A JP35409193 A JP 35409193A JP H07199156 A JPH07199156 A JP H07199156A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- potential
- pixel
- pixel electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 32
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims 4
- 239000010409 thin film Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置において、画素における電位の
保持特性を高め、さらに走査線の電位変化によって保持
電位が変化しない構成を提供する。 【構成】 走査線の信号によって、信号線の電位をデジ
タル記憶回路に取込み、一定の期間電位を保持する。そ
して、デジタル記憶回路が保持状態である限り、画素電
極にはハイ電圧またはロウ電圧が与えられ、画素電極に
おける電位の保持特性を高める。
保持特性を高め、さらに走査線の電位変化によって保持
電位が変化しない構成を提供する。 【構成】 走査線の信号によって、信号線の電位をデジ
タル記憶回路に取込み、一定の期間電位を保持する。そ
して、デジタル記憶回路が保持状態である限り、画素電
極にはハイ電圧またはロウ電圧が与えられ、画素電極に
おける電位の保持特性を高める。
Description
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置、とくにデジタル諧調表示の液晶表示装
置に関する。
の液晶表示装置、とくにデジタル諧調表示の液晶表示装
置に関する。
【０００２】
【従来の技術】従来のデジタル諧調のアクティブマトリ
クス型の液晶表示装置としては、日経ＢＰ社刊「フラッ
トパネルディスプレイ９１ １７３頁〜１８０頁」に記
載されているものなどが標準的である。
クス型の液晶表示装置としては、日経ＢＰ社刊「フラッ
トパネルディスプレイ９１ １７３頁〜１８０頁」に記
載されているものなどが標準的である。
【０００３】第２図は従来の液晶表示装置の例である。
アクティブマトリクス型の液晶表示装置は大まかに画素
マトリクス部、信号線駆動回路、走査線駆動回路の３つ
に分割できる。以下、図面に基づき動作を説明する。
アクティブマトリクス型の液晶表示装置は大まかに画素
マトリクス部、信号線駆動回路、走査線駆動回路の３つ
に分割できる。以下、図面に基づき動作を説明する。
【０００４】画素マトリクスは信号線と走査線をマトリ
クス状に配置し、その交点部分に画素ＴＦＴを配置し、
画素ＴＦＴのゲートは走査線に、ソースは信号線に、ド
レインは画素電極に接続している。また、一般に画素電
極と対向電極の間の液晶容量は大きな値をとりえないた
め、画素電極の近傍に電荷を保持する保持容量を配置す
ることが行われる。走査線にＴＦＴのスレッショルド電
圧を越える電圧が印加され、ＴＦＴがオンすると、ＴＦ
Ｔのドレインとソースはショート状態となり、信号線の
電圧が画素電極に印加され液晶と保持容量に充電され
る。ＴＦＴがオフになるとドレインは開放状態となり、
液晶と保持容量に蓄えられた電荷は次にＴＦＴがオンす
るまで保持される。
クス状に配置し、その交点部分に画素ＴＦＴを配置し、
画素ＴＦＴのゲートは走査線に、ソースは信号線に、ド
レインは画素電極に接続している。また、一般に画素電
極と対向電極の間の液晶容量は大きな値をとりえないた
め、画素電極の近傍に電荷を保持する保持容量を配置す
ることが行われる。走査線にＴＦＴのスレッショルド電
圧を越える電圧が印加され、ＴＦＴがオンすると、ＴＦ
Ｔのドレインとソースはショート状態となり、信号線の
電圧が画素電極に印加され液晶と保持容量に充電され
る。ＴＦＴがオフになるとドレインは開放状態となり、
液晶と保持容量に蓄えられた電荷は次にＴＦＴがオンす
るまで保持される。
【０００５】第３図に４諧調の信号線駆動回路の例を示
す。ここでは４諧調の場合を説明するが諧調数が異なる
場合でも基本動作は同じである。デジタル諧調信号は入
力端子３０２、３０３よりシフトレジスタ３１０、３１
１に入力される。シフトレジスタ３１０、３１１の出力
は次の段のシフトレジスタ３１２、３１３およびラッチ
回路３１４、３１５に入力され、ラッチ回路は一定期間
データの保持を行う。この保持期間は入力端子３０４に
入力される水平同期信号によってきまる。ラッチ回路の
出力信号はデコーダ３１６に入力され２ビットのデジタ
ル信号はこのデコーダによって４つの電圧選択信号に変
換される。この電圧選択信号によってスイッチトランジ
スタ３１７〜３２０のいずれかが選択され、諧調電圧線
３０５〜３０８のいずれかの電位が信号線９に伝達され
る。
す。ここでは４諧調の場合を説明するが諧調数が異なる
場合でも基本動作は同じである。デジタル諧調信号は入
力端子３０２、３０３よりシフトレジスタ３１０、３１
１に入力される。シフトレジスタ３１０、３１１の出力
は次の段のシフトレジスタ３１２、３１３およびラッチ
回路３１４、３１５に入力され、ラッチ回路は一定期間
データの保持を行う。この保持期間は入力端子３０４に
入力される水平同期信号によってきまる。ラッチ回路の
出力信号はデコーダ３１６に入力され２ビットのデジタ
ル信号はこのデコーダによって４つの電圧選択信号に変
換される。この電圧選択信号によってスイッチトランジ
スタ３１７〜３２０のいずれかが選択され、諧調電圧線
３０５〜３０８のいずれかの電位が信号線９に伝達され
る。
【０００６】第４図に走査線駆動回路の例を示す。走査
線駆動回路はシフトレジスタとＮＡＮＤ回路、インバー
タ型バッファによって構成され、垂直同期信号に同期し
たスタートパルスと水平同期信号に同期したクロックを
入力し、順次走査線を駆動していく。
線駆動回路はシフトレジスタとＮＡＮＤ回路、インバー
タ型バッファによって構成され、垂直同期信号に同期し
たスタートパルスと水平同期信号に同期したクロックを
入力し、順次走査線を駆動していく。
【０００７】
【発明が解決しようとする課題】前述した従来の液晶表
示装置には以下に示すような２つの問題点があった。第
一の問題点はＴＦＴがオフ状態のときにおいて、ドレイ
ン〜ソース間にリーク電流が流れ、画素の電荷が放電し
電位が変動することである。一般的なＮチャンネルＴＦ
Ｔのドレイン電流、ゲート電圧特性を第５図に示す。第
５図からわかるように、ゲート電圧がマイナスのときで
もドレインには電流画流れている。この電流によって電
荷の放電が発生する。ＮチャンネルのＴＦＴで説明をお
こなったがＰチャンネルＴＦＴでも同様である。
示装置には以下に示すような２つの問題点があった。第
一の問題点はＴＦＴがオフ状態のときにおいて、ドレイ
ン〜ソース間にリーク電流が流れ、画素の電荷が放電し
電位が変動することである。一般的なＮチャンネルＴＦ
Ｔのドレイン電流、ゲート電圧特性を第５図に示す。第
５図からわかるように、ゲート電圧がマイナスのときで
もドレインには電流画流れている。この電流によって電
荷の放電が発生する。ＮチャンネルのＴＦＴで説明をお
こなったがＰチャンネルＴＦＴでも同様である。
【０００８】通常、画素の書き込み周期は１００Ｈｚ以
下であるため、保持時間は１０ｍｓｅｃ以上となる。な
るべく長く保持時間をとるため、液晶と並列に保持容量
２４１をつけることが一般的であるが液晶と保持容量を
あわせて０．１ｐＦ〜０．２ｐＦまでしかできない。画
素の保持時間を１６．６ｍｓｅｃ（６０Ｈｚ）、液晶に
かかる電圧を５Ｖ、保持率を９９％、容量を０．２ｐＦ
とすると、許容されるＴＦＴのリーク電流は ５×（１−０．９９）×０．２ｐＦ／１６．６ｍｓｅｃ
＝０．６ｐＡ となり、この値を使用温度範囲、ＴＦＴのばらつきをふ
くめて実現するのは困難であるため、画素の電荷は放電
され、画質の劣化をまねいていた。
下であるため、保持時間は１０ｍｓｅｃ以上となる。な
るべく長く保持時間をとるため、液晶と並列に保持容量
２４１をつけることが一般的であるが液晶と保持容量を
あわせて０．１ｐＦ〜０．２ｐＦまでしかできない。画
素の保持時間を１６．６ｍｓｅｃ（６０Ｈｚ）、液晶に
かかる電圧を５Ｖ、保持率を９９％、容量を０．２ｐＦ
とすると、許容されるＴＦＴのリーク電流は ５×（１−０．９９）×０．２ｐＦ／１６．６ｍｓｅｃ
＝０．６ｐＡ となり、この値を使用温度範囲、ＴＦＴのばらつきをふ
くめて実現するのは困難であるため、画素の電荷は放電
され、画質の劣化をまねいていた。
【０００９】第二の問題点はＴＦＴの動作において、走
査線電位が高電位から低電位に、または、低電位から高
電位に変化するとき、ＴＦＴのゲート、ドレイン間の容
量によってドレイン電位が以下に示す△Ｖだけ走査線電
位が変化する方向へ引き込まれることである。 △Ｖ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔｇ） ここで、Ｖは走査線電位の変動幅 ＣｇｄはＴＦＴのゲートドレイン間の容量値 Ｃｌｃは液晶の容量値 Ｃｓｔｇは保持容量の容量値 この現象によって、第６図に示すように画素電極の電位
は中心より下側にずれてしまい液晶の劣化をまねいてい
た。
査線電位が高電位から低電位に、または、低電位から高
電位に変化するとき、ＴＦＴのゲート、ドレイン間の容
量によってドレイン電位が以下に示す△Ｖだけ走査線電
位が変化する方向へ引き込まれることである。 △Ｖ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓｔｇ） ここで、Ｖは走査線電位の変動幅 ＣｇｄはＴＦＴのゲートドレイン間の容量値 Ｃｌｃは液晶の容量値 Ｃｓｔｇは保持容量の容量値 この現象によって、第６図に示すように画素電極の電位
は中心より下側にずれてしまい液晶の劣化をまねいてい
た。
【００１０】本発明の液晶表示装置はこのような２つの
問題点を解決するものであり、その目的とするところ
は、保持時間の長さに関わらず保持が可能であり、且
つ、走査線の電位変化によって保持電位が変化しない液
晶表示装置を提供することにある。
問題点を解決するものであり、その目的とするところ
は、保持時間の長さに関わらず保持が可能であり、且
つ、走査線の電位変化によって保持電位が変化しない液
晶表示装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の液晶表示装置
は、諧調表示方式を時間諧調方式として、画素に印加さ
れる電圧は二値のみとし、且つ、一つの画素について、
一つのデジタル記憶回路を有し、その出力に画素電極を
接続している。
は、諧調表示方式を時間諧調方式として、画素に印加さ
れる電圧は二値のみとし、且つ、一つの画素について、
一つのデジタル記憶回路を有し、その出力に画素電極を
接続している。
【００１２】
【作用】本発明では、走査線の信号によって、信号線の
電位をデジタル記憶回路に取り込み、一定の期間電位を
保持している。画素電極はデジタル記憶回路の出力に接
続されているため、記憶回路が保持状態である限り、デ
ジタル記憶回路のハイ電位またはロウ電位が与えられ
る。
電位をデジタル記憶回路に取り込み、一定の期間電位を
保持している。画素電極はデジタル記憶回路の出力に接
続されているため、記憶回路が保持状態である限り、デ
ジタル記憶回路のハイ電位またはロウ電位が与えられ
る。
【００１３】
【実施例】第１図に本発明の実施例をしめす。時間諧調
方式では第７図に示すように時間的に白黒を切り替え中
間調をだす方式である。この実施例の信号線駆動回路の
動作について説明する。時間変調されたデジタル諧調信
号は入力端子１０２よりシフトレジスタ１０９に入力さ
れる、シフトレジスタ１０９の出力は次の段のシフトレ
ジスタ１１０およびラッチ回路１１１に入力され、ラッ
チ回路１１１は一定期間はデータの保持を行う。この保
持期間は入力端子１０３に入力される水平同期信号によ
ってきまる。ラッチ回路１１１、１１２の出力はインバ
ータ形式のバッファ回路１１３、１１４、１１５、１１
６を介して信号線１０６、１０７に出力される。信号線
のデータは走査線信号によって各画素電極の近傍に配置
されたデジタル記憶回路１１７、１１８、１１９、１２
０にとりこまれる。この記憶状態は次に走査線信号がく
るまで保持される。第８図は画素領域およびデジタル記
憶回路の例である。このデジタル記憶回路はＴＦＴ８０
７、８０８とＴＦＴ８０９、８１０で構成されるインバ
ータを二つ組合わせたもので、ＴＦＴ８０６がオンする
と記憶回路と信号線がショートされ、データがとりこま
れる。
方式では第７図に示すように時間的に白黒を切り替え中
間調をだす方式である。この実施例の信号線駆動回路の
動作について説明する。時間変調されたデジタル諧調信
号は入力端子１０２よりシフトレジスタ１０９に入力さ
れる、シフトレジスタ１０９の出力は次の段のシフトレ
ジスタ１１０およびラッチ回路１１１に入力され、ラッ
チ回路１１１は一定期間はデータの保持を行う。この保
持期間は入力端子１０３に入力される水平同期信号によ
ってきまる。ラッチ回路１１１、１１２の出力はインバ
ータ形式のバッファ回路１１３、１１４、１１５、１１
６を介して信号線１０６、１０７に出力される。信号線
のデータは走査線信号によって各画素電極の近傍に配置
されたデジタル記憶回路１１７、１１８、１１９、１２
０にとりこまれる。この記憶状態は次に走査線信号がく
るまで保持される。第８図は画素領域およびデジタル記
憶回路の例である。このデジタル記憶回路はＴＦＴ８０
７、８０８とＴＦＴ８０９、８１０で構成されるインバ
ータを二つ組合わせたもので、ＴＦＴ８０６がオンする
と記憶回路と信号線がショートされ、データがとりこま
れる。
【００１４】記憶回路の出力は直接画素電極に接続され
ているため、画素電極の電位は記憶回路の電源電位の高
電位側もしくは低電位側のいずれか一方の電位に固定さ
れる。このように画素の電位は従来例のように容量に蓄
電し、電位を保持するのではなく、記憶回路のデータで
保持を行うため、画素ＴＦＴのリーク電流による電位変
動やＴＦＴオフによる電位変動は発生せず、画質の向上
がみこめる。
ているため、画素電極の電位は記憶回路の電源電位の高
電位側もしくは低電位側のいずれか一方の電位に固定さ
れる。このように画素の電位は従来例のように容量に蓄
電し、電位を保持するのではなく、記憶回路のデータで
保持を行うため、画素ＴＦＴのリーク電流による電位変
動やＴＦＴオフによる電位変動は発生せず、画質の向上
がみこめる。
【００１５】また、液晶素子は直流電圧を長期にわたり
印加すると劣化が発生するため、本実施例では対向電極
をデジタル記憶回路の出力振幅と同じ振幅にて、且つ特
定周波数（垂直同期周波数など）で駆動し、液晶に加わ
る電圧が平均的には０になるようにしている。この関係
を第１０図にしめす。
印加すると劣化が発生するため、本実施例では対向電極
をデジタル記憶回路の出力振幅と同じ振幅にて、且つ特
定周波数（垂直同期周波数など）で駆動し、液晶に加わ
る電圧が平均的には０になるようにしている。この関係
を第１０図にしめす。
【００１６】第９図は記憶回路の第二の例である。ＴＦ
Ｔ９０８、９１０と抵抗器９０７、９０９によってイン
バータを構成し、記憶回路を構成している。この例で
は、動作は前記した実施例と同様であるが、画素マトリ
クス内のＴＦＴの極性を一種類のみにすることが可能で
ある。
Ｔ９０８、９１０と抵抗器９０７、９０９によってイン
バータを構成し、記憶回路を構成している。この例で
は、動作は前記した実施例と同様であるが、画素マトリ
クス内のＴＦＴの極性を一種類のみにすることが可能で
ある。
【００１７】
【発明の効果】以上説明したように、本発明は諧調表示
方式を時間諧調表示方式とし、且つ、一つの画素電極に
対して、一つずつのデジタル記憶装置により電位をあた
えることができ、画素電極の電位を一定にできるという
効果がある、またそれによって、画質の向上をはかると
いう効果がある。
方式を時間諧調表示方式とし、且つ、一つの画素電極に
対して、一つずつのデジタル記憶装置により電位をあた
えることができ、画素電極の電位を一定にできるという
効果がある、またそれによって、画質の向上をはかると
いう効果がある。
【図１】 本発明の液晶表示装置の信号線駆動回路の実
施例を示す。
施例を示す。
【図２】 アクティブマトリクス型液晶表示装置のブロ
ック図を示す。
ック図を示す。
【図３】 従来の信号線駆動回路の例を示す。
【図４】 走査線駆動回路の例を示す。
【図５】 ＴＦＴのドレイン電流、ゲート電圧特性を示
す。
す。
【図６】 画素の保持特性を示す。
【図７】 時間諧調の動作を示す。
【図８】 画素及びデジタル記憶回路の実施例を示す。
【図９】 画素及びデジタル記憶回路の実施例を示す。
【図１０】対向電極および液晶電圧特性を示す。
クロック入力端子 ：１０１ スタートパルス入力端子 ：１０２ 水平同期信号入力端子 ：１０３ 走査線 ：１０４、１０
５ 信号線 ：１０６、１０
７ 対向電極接続端子 ：１０８ シフトレジスタ ：１０９、１１
０ ラッチ回路 ：１１１、１１
２ インバータ型バッファ ：１１３〜１１
６ デジタル記憶回路 ：１１７〜１２
０ 液晶 ：１２１〜１２
４ 画素マトリクス ：２００ 信号線 ：２０１〜２０
３ 走査線 ：２０４〜２０
６ ＴＦＴ ：２０７〜２１
０ 液晶 ：２１１〜２１
４ 保持容量 ：２１５〜２１
８ クロック入力端子 ：３０１ スタートパルス入力端子 ：３０２、３０
３ 水平同期信号入力端子 ：３０４ 諧調電圧端子 ：３０５〜３０
８ 信号線接続端子 ：３０９ シフトレジスタ ：３１０〜３１
３ ラッチ回路 ：３１４、３１
５ デコーダー ：３１６ ＴＦＴ ：３１７〜３２
０ クロック入力端子 ：４０１ スタートパルス入力端子 ：４０２ ＮＡＮＤ ：４０３、４０
４ インバータ型バッファ ：４０５、４０
６ 走査線接続端子 ：４０７、４０
８ 走査線 ：８０１ 信号線 ：８０２ 記憶回路電源端子 ：８０３、８０
４ 対向電極端子 ：８０５ ＴＦＴ ：８０６〜８１
０ 液晶 ：８１１ 走査線 ：９０１ 信号線 ：９０２ 記憶回路電源端子 ：９０３、９０
４ 対向電極端子 ：９０５ ＴＦＴ ：９０６、９０
８、９１０ 液晶 ：９１１ 抵抗器 ：９０７、９０
９
５ 信号線 ：１０６、１０
７ 対向電極接続端子 ：１０８ シフトレジスタ ：１０９、１１
０ ラッチ回路 ：１１１、１１
２ インバータ型バッファ ：１１３〜１１
６ デジタル記憶回路 ：１１７〜１２
０ 液晶 ：１２１〜１２
４ 画素マトリクス ：２００ 信号線 ：２０１〜２０
３ 走査線 ：２０４〜２０
６ ＴＦＴ ：２０７〜２１
０ 液晶 ：２１１〜２１
４ 保持容量 ：２１５〜２１
８ クロック入力端子 ：３０１ スタートパルス入力端子 ：３０２、３０
３ 水平同期信号入力端子 ：３０４ 諧調電圧端子 ：３０５〜３０
８ 信号線接続端子 ：３０９ シフトレジスタ ：３１０〜３１
３ ラッチ回路 ：３１４、３１
５ デコーダー ：３１６ ＴＦＴ ：３１７〜３２
０ クロック入力端子 ：４０１ スタートパルス入力端子 ：４０２ ＮＡＮＤ ：４０３、４０
４ インバータ型バッファ ：４０５、４０
６ 走査線接続端子 ：４０７、４０
８ 走査線 ：８０１ 信号線 ：８０２ 記憶回路電源端子 ：８０３、８０
４ 対向電極端子 ：８０５ ＴＦＴ ：８０６〜８１
０ 液晶 ：８１１ 走査線 ：９０１ 信号線 ：９０２ 記憶回路電源端子 ：９０３、９０
４ 対向電極端子 ：９０５ ＴＦＴ ：９０６、９０
８、９１０ 液晶 ：９１１ 抵抗器 ：９０７、９０
９
Claims (1)
- 【請求項１】第一の絶縁表面を有する基板上にマトリク
ス状に配置された画素電極と信号線と走査線を備え、第
二の絶縁表面を有する基板上に対向電極を備え、前記第
一の基板と前記第二の基板の間に液晶を有した時間諧調
方式の液晶表示装置において、一つの画素電極にたいし
て、薄膜トランジスタで構成され、画素電極にその出力
を接続したデジタル記憶回路を一つずつを有し、且つ、
前記対向電極を前記デジタル記憶回路の出力論理振幅と
同等の振幅で交流駆動することを特徴とした液晶表示装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35409193A JP3160142B2 (ja) | 1993-12-27 | 1993-12-27 | 液晶表示装置 |
| US08/362,881 US5798746A (en) | 1993-12-27 | 1994-12-23 | Liquid crystal display device |
| KR1019940037106A KR100287953B1 (ko) | 1993-12-27 | 1994-12-27 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35409193A JP3160142B2 (ja) | 1993-12-27 | 1993-12-27 | 液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394709A Division JP3587378B2 (ja) | 2000-12-26 | 2000-12-26 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07199156A true JPH07199156A (ja) | 1995-08-04 |
| JP3160142B2 JP3160142B2 (ja) | 2001-04-23 |
Family
ID=18435233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35409193A Expired - Lifetime JP3160142B2 (ja) | 1993-12-27 | 1993-12-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160142B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020840A4 (en) * | 1998-08-04 | 2004-04-14 | Seiko Epson Corp | ELECTROOPTIC UNIT AND ELECTRONIC UNIT |
| US6771241B2 (en) | 2000-06-16 | 2004-08-03 | Hitachi, Ltd. | Active matrix type display device |
| JP2012088736A (ja) * | 2000-09-18 | 2012-05-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2014522509A (ja) * | 2011-06-01 | 2014-09-04 | ピクストロニクス，インコーポレイテッド | Ｍｅｍｓ表示デバイス用のラッチ回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109215611B (zh) * | 2018-11-16 | 2021-08-20 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法、goa单元电路及显示装置 |
-
1993
- 1993-12-27 JP JP35409193A patent/JP3160142B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1020840A4 (en) * | 1998-08-04 | 2004-04-14 | Seiko Epson Corp | ELECTROOPTIC UNIT AND ELECTRONIC UNIT |
| US6771241B2 (en) | 2000-06-16 | 2004-08-03 | Hitachi, Ltd. | Active matrix type display device |
| KR100447415B1 (ko) * | 2000-06-16 | 2004-09-04 | 가부시키가이샤 히타치세이사쿠쇼 | 엑티브 매트릭스형 표시장치 및 액정표시장치 |
| JP2012088736A (ja) * | 2000-09-18 | 2012-05-10 | Sanyo Electric Co Ltd | 表示装置 |
| JP2014522509A (ja) * | 2011-06-01 | 2014-09-04 | ピクストロニクス，インコーポレイテッド | Ｍｅｍｓ表示デバイス用のラッチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3160142B2 (ja) | 2001-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798746A (en) | Liquid crystal display device | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| US6911964B2 (en) | Frame buffer pixel circuit for liquid crystal display | |
| JP3704716B2 (ja) | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 | |
| EP2071553B1 (en) | Liquid crystal display apparatus, driver circuit, driving method and television receiver | |
| US7907108B2 (en) | Source driver circuits and methods providing reduced power consumption for driving flat panel displays | |
| US6172663B1 (en) | Driver circuit | |
| US20060221033A1 (en) | Display device | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| US20070236435A1 (en) | Driver circuit, display apparatus, and method of driving the same | |
| EP0767449A2 (en) | Method and circuit for driving active matrix liquid crystal panel with control of the average driving voltage | |
| KR100495934B1 (ko) | 표시구동장치 및 그 구동제어방법 | |
| JP3568615B2 (ja) | 液晶駆動装置，その制御方法及び液晶表示装置 | |
| US7215308B2 (en) | Display drive method, display element, and display | |
| US8115716B2 (en) | Liquid crystal display device and its drive method | |
| JP2001166741A (ja) | 半導体集積回路装置および液晶表示装置 | |
| US7728805B2 (en) | Liquid crystal display capable of making flicker difficult to be observed and reducing power consumption | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JPH07199156A (ja) | 液晶表示装置 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JP3443059B2 (ja) | 残像消去方法および該残像消去方法を用いた表示装置 | |
| JPH11119742A (ja) | マトリクス表示装置 | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JPH07325556A (ja) | 液晶表示装置の階調電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |