JPH0719778B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0719778B2 JPH0719778B2 JP58067993A JP6799383A JPH0719778B2 JP H0719778 B2 JPH0719778 B2 JP H0719778B2 JP 58067993 A JP58067993 A JP 58067993A JP 6799383 A JP6799383 A JP 6799383A JP H0719778 B2 JPH0719778 B2 JP H0719778B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- aluminum wiring
- insulating film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 本発明はアルミニウム（以下、Alと略記）層を配線とし
て二層以上使用しているMOS型半導体集積回路装置に関
し、二層以上のAl配線を回路内の同一目的の配線に使用
し、配線抵抗及び接触抵抗を下げたMOS型半導体集積回
路装置に関する。
て二層以上使用しているMOS型半導体集積回路装置に関
し、二層以上のAl配線を回路内の同一目的の配線に使用
し、配線抵抗及び接触抵抗を下げたMOS型半導体集積回
路装置に関する。
年々、MOS型半導体集積回路装置が高集積化，微細化さ
れるとともに、特性の面、すなわちスピードの面でも高
速化が進められている。又、微細化されるために、細い
配線を通して大電流を流すくふうも同時に進められてい
る。すなわち、配線抵抗を下げようという試みであり、
高速化の大きなファクターである。
れるとともに、特性の面、すなわちスピードの面でも高
速化が進められている。又、微細化されるために、細い
配線を通して大電流を流すくふうも同時に進められてい
る。すなわち、配線抵抗を下げようという試みであり、
高速化の大きなファクターである。
MOS型半導体集積回路装置のほとんどがシリコンゲート
化される中で、高集積，高密度及び高速化を要求するメ
モリ，ゲートアレーの中にはAl配線の多層化が目覚まし
く進められている。
化される中で、高集積，高密度及び高速化を要求するメ
モリ，ゲートアレーの中にはAl配線の多層化が目覚まし
く進められている。
Alの多層配線を使用したメモリー及びゲートアレーの高
速化等には種々の努力が払われており、主なものを挙げ
ると以下の通りである。
速化等には種々の努力が払われており、主なものを挙げ
ると以下の通りである。
１）配線抵抗を下げる。
２）配線容量を小さくする。
３）拡散容量を小さくする。
４）パターン設計の段階で最適な回路配置、設計をおこ
なう。
なう。
プロセスサイドだけを取り挙げると、微細化を進めてい
くと、２）の配線容量、３）の拡散容量はおのずと小さ
くなっていき、問題は割と少ない。むしろ、配線抵抗が
大きくなる問題の方が顕著に特性に影響する。それ故、
メモリにおいても、ゲートアレーにおいてもAl多層配線
が使用されてきている。
くと、２）の配線容量、３）の拡散容量はおのずと小さ
くなっていき、問題は割と少ない。むしろ、配線抵抗が
大きくなる問題の方が顕著に特性に影響する。それ故、
メモリにおいても、ゲートアレーにおいてもAl多層配線
が使用されてきている。
Alの多層配線技術が使用されるにいたっても、配線の微
細化や、チップサイズが大型化し配線が長くなるため抵
抗が非常に問題化されている。
細化や、チップサイズが大型化し配線が長くなるため抵
抗が非常に問題化されている。
現在、Al配線層の層抵抗（シート抵抗）は、厚みにもよ
るが、10000Åの厚みで約0.03Ω／ロである。
るが、10000Åの厚みで約0.03Ω／ロである。
たとえば５μｍ巾のAl配線が5mmの長さで引き回されて
いるとすると、抵抗は約300Ωとなる。
いるとすると、抵抗は約300Ωとなる。
ゲートアレーの中の１トランジスターのインピーダンス
は、サイズによって差があるが、実用範囲では数10Ωで
ある。比較すると配線抵抗の方が桁ちがいに大きく、そ
れが要因でスピードをおそくしてしまう。
は、サイズによって差があるが、実用範囲では数10Ωで
ある。比較すると配線抵抗の方が桁ちがいに大きく、そ
れが要因でスピードをおそくしてしまう。
本発明は以上のような欠点について改良を加えたもの
で、本発明の目的は配線抵抗及び配線同士の接触抵抗を
小さくし、しいては、集積回路装置のスピードアップを
はかる事にある。本発明の他の目的については以下の説
明の中でおのずとあきらかになるであろう。
で、本発明の目的は配線抵抗及び配線同士の接触抵抗を
小さくし、しいては、集積回路装置のスピードアップを
はかる事にある。本発明の他の目的については以下の説
明の中でおのずとあきらかになるであろう。
第１図〜第４図に断面構造概略図及び平面略図を示す。
このうち、第１図及び第２図は本発明を理解するための
図であり、第３図及び第４図は本発明の実施例を示す図
である。
このうち、第１図及び第２図は本発明を理解するための
図であり、第３図及び第４図は本発明の実施例を示す図
である。
第１図の断面略図に対して第２図の平面略図が対応し、
第３図の断面略図に対して第４図の平面略図が対応し、
第５図の断面略図に対して第６図の平面略図が対応す
る。
第３図の断面略図に対して第４図の平面略図が対応し、
第５図の断面略図に対して第６図の平面略図が対応す
る。
第１図，第２図に示すように、１は単結晶シリコン基
板、２はフィールド酸化膜、３は多結晶シリコン配線、
４は層間絶縁膜、５は一層目Al配線、６は層間絶縁膜、
７は二層目Al配線である。
板、２はフィールド酸化膜、３は多結晶シリコン配線、
４は層間絶縁膜、５は一層目Al配線、６は層間絶縁膜、
７は二層目Al配線である。
又、８は一層目Al配線と二層目Al配線とを接続するスル
ホールである。
ホールである。
第１図，第２図は３本の多結晶シリコン配線を横切っ
て、クロスオーバーでAl配線を配線している図である
が、一層目、又は二層目だけでは配線抵抗が高くなって
しまうため、クロスオーバー配線に一層目のAl配線と二
層目のAl配線を用い、クロスオーバーの両端で一層目Al
配線と二層目Al配線の接続をスルホールを通してとって
いる。
て、クロスオーバーでAl配線を配線している図である
が、一層目、又は二層目だけでは配線抵抗が高くなって
しまうため、クロスオーバー配線に一層目のAl配線と二
層目のAl配線を用い、クロスオーバーの両端で一層目Al
配線と二層目Al配線の接続をスルホールを通してとって
いる。
上記の場合のクロスオーバー配線の抵抗Rsは、一層目Al
配線の抵抗がR1、二層目Al配線の抵抗がR2とすると、Rs
＝R1R2／R1＋R2となり、R1とR2がほぼ等しいとするとRs
＝R1/2となり、一層だけの配線の半分となる。
配線の抵抗がR1、二層目Al配線の抵抗がR2とすると、Rs
＝R1R2／R1＋R2となり、R1とR2がほぼ等しいとするとRs
＝R1/2となり、一層だけの配線の半分となる。
上記の第１図及び第２図に示した構造では、配線抵抗は
著しく低減できるが、スルホールが２箇所しかいないた
めに、配線同士の接触抵抗が大きいという問題がある。
そこで本発明は配線抵抗の低減と共に接触抵抗の低減を
も達成するものであり、つぎの第３図から第４図を用い
て本発明の実施例を詳細に説明する。
著しく低減できるが、スルホールが２箇所しかいないた
めに、配線同士の接触抵抗が大きいという問題がある。
そこで本発明は配線抵抗の低減と共に接触抵抗の低減を
も達成するものであり、つぎの第３図から第４図を用い
て本発明の実施例を詳細に説明する。
第３図及び第４図に示すように、11は単結晶シリコン基
板、12はフィールド酸化膜、13は多結晶シリコン配線、
14は層間絶縁膜、15は一層目Al配線、16は層間絶縁膜、
17は二層目Al配線である。
板、12はフィールド酸化膜、13は多結晶シリコン配線、
14は層間絶縁膜、15は一層目Al配線、16は層間絶縁膜、
17は二層目Al配線である。
又、18は一層目Al配線と二層目Al配線とを接続するスル
ホールである。
ホールである。
第３図及び第４図の例は、スルホールをクロスオーバー
配線の途中に多数もうけた構造であり、クロスオーバー
配線の抵抗は、第１図及び第２図に示した例とほとんど
かわらず、小さくなる。ただし、スルホールを多くもう
けると一層目のAl配線と二層目のAl配線の接触抵抗を小
さくする事ができる。
配線の途中に多数もうけた構造であり、クロスオーバー
配線の抵抗は、第１図及び第２図に示した例とほとんど
かわらず、小さくなる。ただし、スルホールを多くもう
けると一層目のAl配線と二層目のAl配線の接触抵抗を小
さくする事ができる。
以上のようにAl配線を二層以上配線として用いているMO
S型半導体集積回路装置において、本発明の方法を用い
ると、配線抵抗及び配線同士の接触抵抗が小さくなり、
スピードアップにつながる。
S型半導体集積回路装置において、本発明の方法を用い
ると、配線抵抗及び配線同士の接触抵抗が小さくなり、
スピードアップにつながる。
又、本発明の例では二層のAl配線を用いた例を挙げて説
明をしたが、三層以上の場合も同様である。
明をしたが、三層以上の場合も同様である。
なお、本発明の例では多結晶シリコン配線をクロスオー
バーする例についてのみ説明したが、下の配線が他のシ
リサイド配線、又はメタル配線であっても同様である。
バーする例についてのみ説明したが、下の配線が他のシ
リサイド配線、又はメタル配線であっても同様である。
又、本発明の例として多結晶シリコン配線をクロスオー
バーする例についてのみ説明したが、下に配線がない場
合でも同様である。
バーする例についてのみ説明したが、下に配線がない場
合でも同様である。
第１図及び第２図は、本発明を説明するための図であ
り、第１図は断面図を示し、第２図は第１図の平面図を
示す。 第３図及び第４図は、本発明の実施例を示す図であり、
第３図は断面図を示し、第４図は第３図の平面図を示
す。 １……単結晶シリコン基板 ５……一層目Al配線 ７……二層目Al配線
り、第１図は断面図を示し、第２図は第１図の平面図を
示す。 第３図及び第４図は、本発明の実施例を示す図であり、
第３図は断面図を示し、第４図は第３図の平面図を示
す。 １……単結晶シリコン基板 ５……一層目Al配線 ７……二層目Al配線
Claims (1)
- 【請求項１】アルミニウム配線を二層以上用いている半
導体集積回路装置において、 （ａ）半導体基板上方に形成された複数の多結晶シリコ
ン配線層、 （ｂ）前記複数の多結晶シリコン配線層上に形成された
第一絶縁膜、 （ｃ）前記第一絶縁膜上に形成され、かつ前記多結晶シ
リコン配線層と垂直な方向に延在するとともに前記複数
の多結晶シリコン層を挟むように存在する第一の端部と
第二の端部を有する所定形状の第一アルミニウム配線、 （ｄ）前記第一アルミニウム配線上に形成された第二絶
縁膜、 （ｅ）前記第一のアルミニウム配線上の前記第一の端部
と前記第二の端部との間に存在する部分の前記第二絶縁
膜上に形成された３つ以上のスルホール、 （ｆ）前記スルホール部分により露出している前記第一
アルミニウム配線及び前記第二絶縁膜上に形成され、か
つ前記第一アルミニウム配線と同じ方向に延在すると共
に、前記第一アルミニウム配線と電気的に接続する第二
アルミニウム配線、 を有し、前記第一アルミニウム配線と前記第二アルミニ
ウム配線とで１つの配線層を構成することを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58067993A JPH0719778B2 (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58067993A JPH0719778B2 (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59194448A JPS59194448A (ja) | 1984-11-05 |
| JPH0719778B2 true JPH0719778B2 (ja) | 1995-03-06 |
Family
ID=13360993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58067993A Expired - Lifetime JPH0719778B2 (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719778B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0130776B1 (ko) * | 1987-09-19 | 1998-04-06 | 미다 가쓰시게 | 반도체 집적회로 장치 |
| JPS6481250A (en) * | 1987-09-22 | 1989-03-27 | Nec Corp | Semiconductor memory device having multilayer metal wiring structure |
| JP2710253B2 (ja) * | 1989-01-19 | 1998-02-10 | 三洋電機株式会社 | 半導体集積回路の多層配線構造 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583379B2 (ja) * | 1977-01-24 | 1983-01-21 | 株式会社日立製作所 | 半導体装置 |
-
1983
- 1983-04-18 JP JP58067993A patent/JPH0719778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59194448A (ja) | 1984-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970564A (en) | Semiconductor memory device having stacked capacitor cells | |
| US8410611B2 (en) | Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same | |
| KR970060452A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US4631705A (en) | Semiconductor integrated circuit memory device | |
| KR0182850B1 (ko) | 반도체 기억장치 | |
| US4807017A (en) | Semiconductor memory device with wirings having ensured cross-sections | |
| JPS5853512B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH0719778B2 (ja) | 半導体集積回路装置 | |
| JPH0693480B2 (ja) | 半導体集積回路装置 | |
| JPS5835969A (ja) | 半導体装置 | |
| KR960030419A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPS5818958A (ja) | 半導体装置 | |
| JP3015927B2 (ja) | 半導体集積回路における配線接続方法 | |
| JPH02163963A (ja) | メモリ装置 | |
| JPS6095961A (ja) | 半導体集積回路装置 | |
| JPH0645563A (ja) | 半導体装置 | |
| JPH04111324A (ja) | 半導体装置 | |
| JP2621442B2 (ja) | 半導体記憶装置 | |
| JPH09167796A (ja) | 強誘電体記憶装置 | |
| JP2672504B2 (ja) | 半導体メモリ装置 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPH02250372A (ja) | 半導体集積回路装置 |