[go: up one dir, main page]

JPH07162431A - Method for separation processing of atm cell - Google Patents

Method for separation processing of atm cell

Info

Publication number
JPH07162431A
JPH07162431A JP31026093A JP31026093A JPH07162431A JP H07162431 A JPH07162431 A JP H07162431A JP 31026093 A JP31026093 A JP 31026093A JP 31026093 A JP31026093 A JP 31026093A JP H07162431 A JPH07162431 A JP H07162431A
Authority
JP
Japan
Prior art keywords
cell
snr
sequence number
atm
expected value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31026093A
Other languages
Japanese (ja)
Inventor
Takenori Okuya
武則 奥谷
Hiroshi Fujitani
宏 藤谷
Toshiro Mizuno
俊郎 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP31026093A priority Critical patent/JPH07162431A/en
Publication of JPH07162431A publication Critical patent/JPH07162431A/en
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To reduce a sequence number(SN) error processing time by comparing a sequence number(SN) of an asynchronous transfer mode ATM cell and its expected value SNR. CONSTITUTION:An SN discrimination circuit 7 compares an SN and an SNR in an AAL header decomposed by an ATM/ALL header separation circuit 3, and when they are coincident, data are stored in a cell decomposition buffer 9 according to a buffer address BA. An SN error count SNE of a cell decomposition control memory 5 is counted up when dissident, and when the count is 3, a cell abort signal is sent to a selector/cell abort circuit 8 to abort the data and the SNR is reset to the SN of a logic channel cell reached succeedingly. When not 3, the SN is compared with (SNR-1) and when coincident, an arrived cell abort signal is sent to the circuit 8. When dissident, a signal to write a dummy cell to the buffer is sent to the circuit 8 and the dummy cell is stored in the buffer 9 according to the address BA in the memory 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はATM(Asynchronous
Transfer Mode:非同期転送モード)セルの分解処理方
法に関し、特にATMセル(以下、単に「セル」ともいう)
のシーケンス番号(以下、「SN」ともいう)エラーが発生
した場合の処理を簡略化したATMセルの分解処理方法
に関する。
The present invention relates to an ATM (Asynchronous
(Transfer Mode: Asynchronous transfer mode) Cell disassembly processing method, particularly ATM cell (hereinafter, also simply referred to as "cell")
Of the sequence number (hereinafter, also referred to as "SN") error, the ATM cell disassembling method is simplified.

【0002】[0002]

【従来の技術】ATM交換技術により固定速度(CB
R:Constant Bit Rate)の通信を実現する場合、一
般に、送信側で周期的に発生するセルに対し、その順序
性を保証するため、図2に示す如く、シーケンス番号S
Nを付与し、セル受信側では、受信したセルのシーケン
ス番号SNを検証する。そこで、シーケンス番号SNが
正しいと判断された場合、そのセルのSTM(Synchron
ous Transfer Mode:同期転送モード)データ再生処理
を行う。ところが、現実には、ATM網内でセルが廃棄
される場合や、網内のビット誤りに対し、ATMヘッダ
エラーチェック(HEC)処理やAAL(ATM Adaptat
ion Layer)ヘッダ内のSNP(Sequence Number Pro
tection)チェック処理によるセル廃棄や、また、上述の
HECの見逃しにより他のユーザの情報が割り込むよう
なセルの誤配送などの要因により、シーケンス番号SN
の順序性が保たれない場合(以下、これを「SNエラー」
という)がある。
2. Description of the Related Art A fixed speed (CB
In order to realize R: Constant Bit Rate (R) communication, in general, in order to guarantee the order of cells that occur periodically on the transmission side, as shown in FIG.
N is added, and the cell receiving side verifies the sequence number SN of the received cell. Therefore, if it is determined that the sequence number SN is correct, the STM (Synchronization) of the cell is
ous Transfer Mode: Synchronous transfer mode) Performs data reproduction processing. However, in reality, when a cell is discarded in an ATM network or when a bit error in the network is caused, an ATM header error check (HEC) process or an AAL (ATM Adaptatat) process is performed.
Ion Layer) SNP (Sequence Number Pro) in the header
sequence number SN due to factors such as cell discard due to check processing, and erroneous delivery of cells in which information of other users interrupts due to missed HEC described above.
If the order of is not maintained (Hereafter, this is "SN error"
There is).

【0003】これらSNエラーに対して期待される処理
としては、セル廃棄の場合、CBR通信のタイミングを
保証するために擬似セルを挿入する必要がある。また、
誤挿入セルの場合には、そのセルを廃棄する必要があ
る。このような処理を行うためには、SNエラーが発生
した場合に、そのエラーの要因が何かを判断する必要が
ある。その方法として、従来は、例えば、図3に示す如
く、SN=1の次にSN=3のセルが到着した場合、そ
れがセル損失によるものなのか、セル誤配送によるもの
なのかを、その次に到着するセルのシーケンス番号SN
を検証することにより判断する方法が考えられていた。
この場合、SN=2であればセル誤配送と判断し、SN
=4ならばセル損失と判断するようにしている。このよ
うな判断をするためには、SNエラーを起こしたセルを
一旦バッファに蓄積し、次のセルを待たなければならな
い。
As a process expected for these SN errors, in the case of cell discard, it is necessary to insert a pseudo cell in order to guarantee the timing of CBR communication. Also,
In the case of an erroneously inserted cell, that cell needs to be discarded. In order to perform such processing, when an SN error occurs, it is necessary to determine what is the cause of the error. As a method, conventionally, for example, as shown in FIG. 3, when a cell of SN = 1 arrives next to SN = 1, it is determined whether the cell loss is due to cell loss or cell misdelivery. Sequence number SN of next arriving cell
A method of making a judgment by verifying was considered.
In this case, if SN = 2, it is determined that the cell is erroneously delivered, and SN
= 4, the cell loss is determined. In order to make such a determination, it is necessary to temporarily store the cell in which the SN error has occurred in the buffer and wait for the next cell.

【0004】一般に、STM網とパケット(ATMも含
む)網との相互接続を実現する場合、パケットをSTM
データに再生する際に、パケット網における遅延の揺ら
ぎを吸収するため、一旦、セルをバッファに蓄積し、あ
る時間経ってSTMデータに再生する。従来、音声パケ
ット通信では、揺らぎを吸収するための時間が大きく、
複数セルをバッファに蓄積した後、再生処理を行ってい
た。従って、SNエラー処理におけるエラー要因の判断
は、エラーが発生したセルをバッファに蓄積し、次のセ
ルのSNを検証することにより、適切な処理が行われて
いた。なお、この種の技術としては、例えば、特開平5
-37600号公報に開示された技術を参考にすることができ
る。
Generally, when interconnecting an STM network and a packet (including ATM) network, the packet is transferred to the STM.
In reproducing the data, in order to absorb the delay fluctuation in the packet network, the cells are temporarily stored in the buffer, and after a certain period of time, the STM data is reproduced. Conventionally, in voice packet communication, it takes a long time to absorb fluctuations,
After accumulating a plurality of cells in the buffer, the reproducing process was performed. Therefore, in the determination of the error factor in the SN error processing, the appropriate processing is performed by accumulating the cell in which the error has occurred in the buffer and verifying the SN of the next cell. Note that, as this type of technology, for example, Japanese Patent Laid-Open No.
The technology disclosed in Japanese Patent Publication No. 37600 can be referred to.

【0005】[0005]

【発明が解決しようとする課題】しかし、ATM通信の
場合、特にSDH(Synchronous Digital Hierarchy)
156Mb/sのような高多重STM回線にセル組み立て分解
処理を適用する場合、セル揺らぎ吸収時間は1セル時間
以下であり、音声パケット通信のようにエラーセルを蓄
積し、次のセルのSNを検証することによりSNエラー
の要因を判断することは時間的に困難であった。SN処
理として、上述の如きSNエラー時の処理の他に、SN
が正常な場合においても、通常の処理とは異なる処理を
行わなければならないことがある。それは、例えば、セ
ル分解処理部に、セルが予想以上に遅れて到着すること
により、バッファアンダーフローが発生したときのSN
処理である。
However, in the case of ATM communication, SDH (Synchronous Digital Hierarchy) is particularly important.
When cell assembling and disassembling processing is applied to a highly multiplexed STM line such as 156 Mb / s, the cell fluctuation absorption time is less than 1 cell time, error cells are accumulated like voice packet communication, and the SN of the next cell is verified. It was difficult to judge the cause of the SN error by doing so. As SN processing, in addition to the processing at the time of SN error as described above, SN
Even when is normal, it may be necessary to perform processing different from normal processing. This is because, for example, an SN when a buffer underflow occurs due to a cell arriving at the cell disassembly processing section later than expected.
Processing.

【0006】バッファアンダーフローが発生した場合に
は、擬似セルを再生し、遅れて到着したセルはCBR通
信のタイミングを保証するために廃棄しなければならな
い。そこで、遅れて到着したセルのSN(これを「SN
(a)」とする)を保持し、次に到着するセルのSN(これ
を「SN(b)」とする)と比較し、SN(b)=SN(a)+
1であれば、該セルを廃棄するという処理方法が考えら
れていた。このように、従来は、ATMセル分解処理に
おけるSN処理として、SNエラー処理とバッファアン
ダーフローのときの処理とは別々のアルゴリズムである
という問題があり、しかも、SNエラーの要因を判別す
るために、2セル分のSN値を保持することが必要で、
これは、処理時間上、非常に困難であるという問題もあ
った。本発明は上記事情に鑑みてなされたもので、その
目的とするところは、従来の技術における上述の如き問
題を解消し、アルゴリズムを簡易化して、SNエラー処
理時間を短縮可能としたATMセルの分解処理方法を提
供することにある。
When a buffer underflow occurs, a pseudo cell is regenerated, and a cell arriving late must be discarded in order to guarantee the timing of CBR communication. Therefore, the SN of the cell that arrived late
(denoted as (a) ”) and compared with the SN of the next arriving cell (denoted as“ SN (b) ”), SN (b) = SN (a) +
If it is 1, a processing method of discarding the cell has been considered. As described above, conventionally, as the SN process in the ATM cell disassembling process, there is a problem that the SN error process and the process at the time of the buffer underflow are different algorithms, and moreover, in order to determine the cause of the SN error. It is necessary to hold the SN value for 2 cells,
There is also a problem that this is very difficult in terms of processing time. The present invention has been made in view of the above circumstances, and an object of the present invention is to solve the above-mentioned problems in the conventional technology, simplify the algorithm, and shorten the SN error processing time. It is to provide a decomposition treatment method.

【0007】[0007]

【課題を解決するための手段】本発明の上記目的は、S
TMデータ列をATMセルに組み立て、シーケンス番号
を付加して送信し、前記ATMセルをセル受信部で受信
して、セル揺らぎ吸収用のバッファでセルの遅延揺らぎ
の吸収および到着セルのシーケンス番号を検証した後、
前記ATMセルをSTMデータ列に周期的に再生するA
TMセル分解処理方法であって、通信開始時には0に設
定され、正常なシーケンス番号を有するATMセルが到
着しているときは1ずつインクリメントされるシーケン
ス番号の期待値(SNR)をセル受信処理部に保持し、前
記ATMセルが前記セル受信処理部に到着すると、当該
ATMセルのシーケンス番号とその期待値SNRとを比
較し、両者が一致すれば当該ATMセルを正常とみなし
てSTMデータ列再生処理を行い、両者が一致していな
い場合には擬似セルを挿入後、前記シーケンス番号の期
待値SNRを更新することを特徴とするATMセルの分
解処理方法によって達成される。
The above-mentioned object of the present invention is to
A TM data string is assembled into an ATM cell, a sequence number is added and transmitted, the ATM cell is received by a cell receiving section, and a cell fluctuation absorption buffer absorbs cell delay fluctuations and arrives cell sequence numbers. After verifying
A that periodically reproduces the ATM cells into an STM data string
A method for disassembling a TM cell, wherein an expected value (SNR) of a sequence number is set to 0 at the start of communication and incremented by 1 when an ATM cell having a normal sequence number arrives. When the ATM cell arrives at the cell reception processing unit, the sequence number of the ATM cell is compared with the expected value SNR, and if the two match, the ATM cell is regarded as normal and the STM data string is reproduced. This is accomplished by an ATM cell disassembling method characterized by performing processing, inserting pseudo cells when the two do not match, and updating the expected value SNR of the sequence number.

【0008】[0008]

【作用】本発明に係るATMセルの分解処理方法におい
ては、セル分解側に到着したセルのシーケンス番号SN
を検証する方法として、SNの期待値であるSNRをセ
ル分解処理部に保持し、到着したセルのSNとSNRと
を比較することにより検証を行う。これらが一致してい
れば正常とみなし、STMの再生処理を行うと同時にS
NRをインクリメントする。また、網の輻輳等でセルの
分解側への到着が予想以上に遅れて、分解バッファがア
ンダーフローとなった場合の処理として、擬似セルを再
生するとともに、SNRを1インクリメントする。これ
により、遅れて到着したセルのSNとSNRが不一致と
なるため、SNエラーとして検知される。このようなS
N処理を行うことにより、バッファアンダーフロー後の
SN処理を、SNエラー処理のアルゴリズムに組み込む
ことが可能になる。
In the ATM cell disassembly processing method according to the present invention, the sequence number SN of the cell arriving at the cell disassembly side.
As a method of verifying, the SNR that is the expected value of SN is held in the cell disassembly processing unit, and the verification is performed by comparing the SN and SNR of the arrived cell. If they match, it is regarded as normal, and STM playback processing is performed at the same time as S
Increment NR. Further, as processing when the arrival of cells at the disassembly side is delayed more than expected due to network congestion and the disassembly buffer underflows, the pseudo cell is regenerated and the SNR is incremented by one. As a result, the SN and SNR of the cell that arrives later do not match, and this is detected as an SN error. S like this
By performing the N processing, it becomes possible to incorporate the SN processing after the buffer underflow into the SN error processing algorithm.

【0009】以下、これについて、より詳細に説明す
る。SNエラーの要因としては、セル損失およびセル誤
配送,SNPチェック見逃し誤りおよびセル分解バッフ
ァのアンダーフロー処理を挙げることができる。セル損
失は、網内でのセル廃棄や、伝送路上でのビットエラー
に対し、前述のHECやSNPチェックにおけるセル廃
棄により生ずる。また、セルの誤配送は、HEC見逃し
により他のチャネルのセルが到着することにより生ず
る。ここで、各々の要因によりエラーが発生する確率を
比べてみる。網内での、セルが廃棄される確率は、音声
通信の場合、音声主観品質より10-5程度以下となるよう
に規定される。2セル連続してセルが廃棄される確率
は、音声通信のような低速の場合、1セル廃棄の確率の
積の事象と考えることができ、1セル損失よりはるかに
小さいと考えられる。
This will be described in more detail below. The causes of SN error include cell loss and cell misdelivery, SNP check miss error, and cell disassembly buffer underflow processing. Cell loss occurs due to cell discard in the HEC or SNP check described above with respect to cell discard in the network and bit error on the transmission path. In addition, misdelivery of cells occurs when cells of other channels arrive due to missed HEC. Now, let's compare the probability that an error will occur due to each factor. In the case of voice communication, the probability that cells will be discarded in the network is specified to be less than about 10 -5 from the subjective voice quality. The probability of two consecutive cells being discarded can be considered as an event of the product of the probability of one cell discarding in the case of low speed such as voice communication, and is considered to be much smaller than one cell loss.

【0010】一方、セル誤配送の原因であるHECの見
逃しの確率を見てみる。ランダム誤りを仮定し、1エレ
メント誤り確率をp(p≪1)とおき、まず、HECの誤
り検出確率を求めると、3ビット以下の誤りが生ずる確
率:P3
On the other hand, let us look at the probability of missing the HEC, which is the cause of erroneous cell delivery. Assuming a random error, the one-element error probability is set to p (p << 1), and the error detection probability of HEC is first obtained. The probability that an error of 3 bits or less occurs: P 3 is

【数1】 また、4ビット以上の誤りが生ずる確率:P4[Equation 1] In addition, the probability of an error of 4 bits or more: P 4 is

【数2】 となる。[Equation 2] Becomes

【0011】ここで、p≪1であるため、pk≫pk+1,
(1−p)k≒1となり、pの高次項は限りなく0に近付
き、P3≫P4となる。しかも、4ビット以上の誤りでも
かなりの確率で誤り検出が可能なことを考えると、見逃
し誤りが発生する確率ははるかに小さいことがわかる。
同様に、SNPの見逃し誤りが発生する確率も非常に小
さいと考えることができる。次に、セルがバッファアン
ダーフローとなる確率について見てみると、この確率
は、網内で許容される遅延揺らぎを越える確率と等し
く、それは網内のセル廃棄の発生確率以下となるように
網が設計される。従って、セルがバッファアンダーフロ
ーとなる確率は、およそ10-5程度となる。
Since p << 1 , p k >> p k + 1 ,
(1-p) k ≈1, the higher-order term of p approaches 0 without bound, and P 3 >> P 4 . Moreover, considering that an error of 4 bits or more can be detected with a considerable probability, it can be seen that the probability of occurrence of a missed error is much smaller.
Similarly, the probability that an SNP missed error will occur can be considered to be very small. Next, looking at the probability of a cell having a buffer underflow, this probability is equal to the probability of exceeding the delay fluctuation allowed in the network, which is less than the probability of cell discard in the network. Is designed. Therefore, the probability that a cell will undergo buffer underflow is approximately 10 -5 .

【0012】本発明の基本的な考え方は、これらの要因
の発生確率を考慮に入れ、発生が無視できる程小さいと
判断できるセル誤配送や、SNPチェック見逃し誤り,
連続セル廃棄に対する処理は行わず、SNエラーの要因
として可能性の高い1セル廃棄および分解バッファアン
ダーフロー時に対する処理のみを行うようにしたもので
ある。しかし、どんなに確率が小さいとしても、セル誤
配送や連続セル廃棄の発生する情率は0にはならない。
そこで、ある値以上にSNエラーが連続して発生した場
合は、SNリセットとして、次に到着するセルのSNを
SNRにセットして処理を再開する方法や、SNRに0
をセットし、次のSN=0のセルまでに到着するセルを
すべて廃棄し、SN=0のセルから正常な処理に復帰で
きる処理フローも考慮することが好ましい。なお、これ
は、前述の請求項2に記載した事項である。
The basic idea of the present invention is to take into account the occurrence probabilities of these factors, cell misdelivery that can be determined to be small enough to be ignored, SNP check missed error,
The processing for discarding consecutive cells is not performed, but only the processing for discarding one cell and disassembling buffer underflow, which are highly likely to be factors of SN error, is performed. However, no matter how small the probability is, the probability of cell misdelivery or continuous cell discard does not become zero.
Therefore, when SN errors of a certain value or more occur continuously, a method of resetting the SN and setting the SN of the next arriving cell to the SNR and restarting the processing, or setting the SNR to 0
Is set, it is preferable to consider a processing flow in which all cells arriving up to the next cell with SN = 0 are discarded and normal processing can be restored from the cell with SN = 0. Note that this is the matter described in claim 2 described above.

【0013】[0013]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図6は、本発明の一実施例に係るセル受信
装置を示す図である。図において、1はATMセル入力
線、2はATM/AALヘッダ分離回路、3はATMヘ
ッダ/AALヘッダ分離回路、4はVPI/VCI→論
理CH番号変換テーブル、5はセル分解制御メモリ、6
は擬似セル生成回路、7はSN判定回路、8はユーザデ
ータと擬似セルのどちらをバッファの書き込むかの選択
を行うセレクタかつセル廃棄を行うための回路、9はセ
ル分解バッファを示している。本実施例に係るセル受信
装置の動作の概要は、以下の通りである。なお、ここで
は、送信側でSNをモジョロ8で割り付け、SNリセッ
ト処理となるSNエラー数が3の場合を例として説明す
る。
Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 6 is a diagram showing a cell receiving apparatus according to an embodiment of the present invention. In the figure, 1 is an ATM cell input line, 2 is an ATM / AAL header separation circuit, 3 is an ATM header / AAL header separation circuit, 4 is VPI / VCI → logical CH number conversion table, 5 is a cell disassembly control memory, 6
Is a pseudo cell generation circuit, 7 is an SN determination circuit, 8 is a selector for selecting which of user data and pseudo cell is to be written in the buffer and a circuit for discarding cells, and 9 is a cell disassembly buffer. The outline of the operation of the cell receiving apparatus according to the present embodiment is as follows. Note that, here, an example will be described in which the SN is assigned by the Mojoro 8 on the transmitting side and the number of SN errors for the SN reset process is 3.

【0014】ATMセル入力線1からATMセルがセル
受信側に入力されると、ATM/AALヘッダ分離回路
2において、ATM/AALヘッダとユーザ情報部分を
分離し、更に、ATMヘッダ/AALヘッダ分離回路3
において、ATMヘッダとAALヘッダを分離する。次
に、VPI/VCI→論理CH番号変換テーブル4を用
いて、ATMヘッダ内のVPI/VCIから論理CH番
号に変換して、このチャネル番号をアドレスとして、セ
ル分解制御メモリ5をアクセスし、SNRを読み出す。
一方、ATMヘッダ/AALヘッダ分離回路3において
分離されたAALヘッダは、SN判定回路7において当
該AALヘッダ内のSNとSNRとを比較し、両者が一
致していれば、バッファアドレス(BA)に従ってデータ
をセル分解バッファ9に格納する。
When an ATM cell is input to the cell receiving side from the ATM cell input line 1, the ATM / AAL header separating circuit 2 separates the ATM / AAL header and the user information portion, and further separates the ATM header / AAL header. Circuit 3
In, the ATM header and the AAL header are separated. Next, the VPI / VCI → logical CH number conversion table 4 is used to convert the VPI / VCI in the ATM header into a logical CH number, and the cell disassembly control memory 5 is accessed using this channel number as an address, and SNR is set. Read out.
On the other hand, the AAL header separated in the ATM header / AAL header separation circuit 3 compares the SN and SNR in the AAL header in the SN determination circuit 7, and if they match, according to the buffer address (BA). The data is stored in the cell disassembly buffer 9.

【0015】また、SNとSNRとが一致していない場
合は、セル分解制御メモリ5内のSNエラーカウンタ値
(SNE)をカウントアップし、SNE=3となっていれ
ばセルを廃棄するための信号を、セレクタかつセル廃棄
を行うための回路8に送り、データを廃棄し、次に到着
する同じ論理チャネルのセルのSNにSNRをリセット
する。また、SNE=3ではない場合には、SNを更に
SNR−1と比較し、もし、SNがSNR−1に一致し
ていれば、その到着セルを廃棄するための信号をセレク
タかつセル廃棄を行うための回路8に送り、SNがSN
R−1に一致していなければ、擬似セルをバッファに書
き込むための信号をセレクタかつセル廃棄を行うための
回路8に送り、セル分解制御メモリ5内のバッファアド
レス(BA)に従って擬似セルをセル分解バッファ9に格
納する。
If the SN and SNR do not match, the SN error counter value in the cell disassembly control memory 5
(SNE) is counted up, and if SNE = 3, a signal for discarding the cell is sent to the selector and the circuit 8 for discarding the cell, data is discarded, and the same logical channel that arrives next is sent. The SNR is reset to the SN of the cell. When SNE = 3 is not satisfied, SN is further compared with SNR-1, and if SN matches SNR-1, the signal for discarding the arriving cell is selected and cell discard is performed. Send to circuit 8 to do, SN is SN
If it does not match R-1, the signal for writing the pseudo cell in the buffer is sent to the selector and the circuit 8 for discarding the cell, and the pseudo cell is set as the cell according to the buffer address (BA) in the cell disassembly control memory 5. Store in decomposition buffer 9.

【0016】以下、上述の動作の要点を、図1に示した
動作フローチャートに基づいて説明する。セルが到着す
ると(ステップ11)、到着セルのSNとセル受信部に保持
されているSNRとが比較される(ステップ12)。一致し
ていれば正常とみなし、当該セルをセル分解バッファ9
に格納する(ステップ19)。その後、SNRを1インクリ
メントする(ステップ20)。しかし、図4(a)に示す如
く、SN=2のセルが損失する1セル損失が発生した場
合には、次に、SN=3のセルが到着すると、SNR=
2であるためにSNエラーが発生する。そこで、引き続
き、分解バッファアンダーフロー時の処理により引き起
こされるSNエラーであるか否かを調べるため、SNR
−1と到着セルのSNを比較する(ステップ15)。
The essential points of the above operation will be described below with reference to the operation flowchart shown in FIG. When the cell arrives (step 11), the SN of the arriving cell is compared with the SNR held in the cell receiving section (step 12). If they match, the cell is regarded as normal, and the cell is decomposed in the cell disassembly buffer 9
(Step 19). Then, the SNR is incremented by 1 (step 20). However, as shown in FIG. 4A, when one cell loss occurs in which a cell with SN = 2 is lost, when a cell with SN = 3 arrives next, SNR =
Since it is 2, an SN error occurs. Therefore, in order to continuously check whether or not the SN error is caused by the processing at the time of the decomposition buffer underflow, the SNR
-1 is compared with the SN of the arriving cell (step 15).

【0017】ここでは、SNR−1=1,SN=3であ
るため、不一致となる。そこで、更にSNR+1とSN
との比較を行う(ステップ17と12)。すると、ここで一致
するため、1セル損失とみなして擬似セルを1つ挿入し
て、SNエラーカウンタを1カウントアップし(ステッ
プ13)、SNR=4として、到着セルの再生処理を行う
(ステップ19)。次に到着するセルはSN=4であるた
め、ここで、SNエラーカウンタをリセットし、以降、
正常な処理が行えることになる。次に、図4(b)に示す
如く、セル揺らぎ遅延により、SN=2のセルの到着が
遅れ、バッファアンダーフローが発生した場合、その時
点で擬似セルの再生処理が行われ、SNRは1インクリ
メントされる(ステップ16と17)。
Here, since SNR-1 = 1 and SN = 3, they do not match. Therefore, SNR + 1 and SN
(Steps 17 and 12). Then, since there is a match here, one cell is regarded as one cell loss, one pseudo cell is inserted, the SN error counter is incremented by 1 (step 13), and the arrival cell is regenerated with SNR = 4.
(Step 19). Since the next arriving cell has SN = 4, the SN error counter is reset here, and thereafter,
Normal processing can be performed. Next, as shown in FIG. 4 (b), when the arrival of the cell with SN = 2 is delayed due to the cell fluctuation delay and a buffer underflow occurs, the pseudo cell reproduction processing is performed at that point, and the SNR is 1 Incremented (steps 16 and 17).

【0018】従って、遅れてSN=2のセルが到着する
と、SNR=3であるため、SNエラーを生する。この
場合には、SNR−1とSNとを比較すると一致するた
め、バッファアンダーフロー時の処理によるSNエラー
と判断し、到着セルを廃棄する(ステップ15と18)。次
に、図5(a)に示す如き、発生率が小さいセル誤配の場
合、SNとSNRおよびSNR−1を比較しても一致し
ないためSNエラーとなり、SNエラーカウンタを1イ
ンクリメントする(ステップ12と13)。次に、SNRを1
インクリメントして比較すると一致しないため、SNエ
ラーカウンタを2とし、更にSNRも1インクリメント
する(ステップ13と17)。
Therefore, if a cell with SN = 2 arrives with a delay, since SNR = 3, an SN error occurs. In this case, since SNR-1 and SN are compared and coincident with each other, it is determined that the SN error is due to the processing at the time of buffer underflow, and the arriving cell is discarded (steps 15 and 18). Next, as shown in FIG. 5 (a), in the case of mis-delivery of cells with a small occurrence rate, even if SN and SNR and SNR-1 are compared, they do not match, so an SN error occurs, and the SN error counter is incremented by 1 (step 12 and 13). Next, set the SNR to 1
Since they do not match when incremented and compared, the SN error counter is set to 2, and the SNR is also incremented by 1 (steps 13 and 17).

【0019】これにより、SNR=3となるがSN=5
であるのでまだ一致せず、SNエラーカウンタは3とな
り、SNリセットの規定値になるため、SNリセットと
なる(ステップ12〜14と21,22)。なお、SNリセット処
理は、次に到着するセルのSN(ここでは、2)にSNR
をセットし、正常処理に復帰する。また、図5(b)に示
す如く、複数セルが損失するような場合には、SN(=
4)をSNR(=2)およびSNR−1(=1)とそれぞれ
比較するが、いずれも一致しないため、SNエラーカウ
ンタを1インクリメントし、擬似セルの再生処理を行う
(ステップ12〜16)。
As a result, SNR = 3, but SN = 5.
Since they do not match, the SN error counter becomes 3, which is the specified value for SN reset, resulting in SN reset (steps 12 to 14 and 21, 22). In the SN reset process, the SNR is set to the SN (here, 2) of the next cell to arrive.
Set and return to normal processing. In addition, as shown in FIG. 5B, SN (=
4) is compared with SNR (= 2) and SNR-1 (= 1), respectively, but since they do not match, the SN error counter is incremented by 1 and the pseudo cell reproduction processing is performed.
(Steps 12-16).

【0020】引き続きSNRを1ずつインクリメント
し、その都度、SNエラーカウンタもインクリメント
し、擬似セルの再生処理を行う(ステップ17〜16)。ここ
では、SNRを2インクリメントした時点でSN=4と
一致する。このとき、SNエラーカウンタは2であるた
め、SNリセットにはならず、正常処理に復帰する。こ
のように、複数セル損失が発生した場合にも、SNリセ
ット処理となるSNエラー規定値によって、何セルまで
のセル損失を処理するかが決まり、それ以上のセル損失
の場合は、SNリセット処理となる。
Subsequently, the SNR is incremented by one, and the SN error counter is also incremented each time the pseudo cell is reproduced (steps 17 to 16). Here, when the SNR is incremented by 2, it matches SN = 4. At this time, since the SN error counter is 2, the SN is not reset and the normal processing is restored. In this way, even when a plurality of cell losses occur, the SN error specified value that is the SN reset process determines how many cells the cell loss is processed. If the cell loss is more than that, the SN reset process is performed. Becomes

【0021】上記実施例によれば、セル分解側に到着し
たセルのシーケンス番号SNを検証する方法として、S
Nの期待値であるSNRをセル分解処理部に保持し、到
着したセルのSNとSNRとを比較することにより検証
を行い、これらが一致していれば正常とみなし、STM
の再生処理を行うと同時にSNRをインクリメントす
る。また、網の輻輳等でセルの分解側への到着が予想以
上に遅れて、分解バッファがアンダーフローとなった場
合の処理として、擬似セルを再生するとともに、SNR
を1インクリメントする。これにより、遅れて到着した
セルのSNとSNRが不一致となるため、SNエラーと
して検知される。このようなSN処理を行うことによ
り、バッファアンダーフロー後のSN処理を、SNエラ
ー処理のアルゴリズムに組み込むことが可能になるとい
うものである。なお、上記実施例は本発明の一例を示し
たものであり、本発明はこれに限定されるべきものでは
ないことは言うまでもないことである。
According to the above embodiment, as a method for verifying the sequence number SN of the cell that has arrived on the cell disassembly side, S
The SNR that is the expected value of N is held in the cell disassembly processing unit, and verification is performed by comparing the SN and SNR of the arriving cell. If they match, it is regarded as normal, and the STM
And the SNR is incremented. Also, as a process when the arrival of cells at the disassembly side is delayed more than expected due to network congestion and the disassembly buffer underflows, the pseudo cell is regenerated and the SNR is
Is incremented by 1. As a result, the SN and SNR of the cell that arrives later do not match, and this is detected as an SN error. By performing such SN processing, it is possible to incorporate the SN processing after the buffer underflow into the SN error processing algorithm. It is needless to say that the above embodiment shows one example of the present invention, and the present invention should not be limited to this.

【0022】[0022]

【発明の効果】以上、詳細に説明した如く、本発明によ
れば、アルゴリズムを簡易化して、SNエラー処理時間
を短縮可能としたATMセルの分解処理方法を実現でき
るという顕著な効果を奏するものである。
As described above in detail, according to the present invention, it is possible to realize an ATM cell disassembling method in which the algorithm is simplified and the SN error processing time can be shortened. Is.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る、ATMセルの分解処
理方法の動作フローチャートである。
FIG. 1 is an operation flowchart of an ATM cell disassembly processing method according to an embodiment of the present invention.

【図2】ATM/AALセルフォーマットを示す図であ
る。
FIG. 2 is a diagram showing an ATM / AAL cell format.

【図3】SNエラー発生時の、SNエラー判別方法を示
す図である。
FIG. 3 is a diagram showing an SN error determination method when an SN error occurs.

【図4】各種SNエラーに対する受信側の処理を示すシ
ーケンス図(その1)である。
FIG. 4 is a sequence diagram (No. 1) showing processing on the receiving side for various SN errors.

【図5】各種SNエラーに対する受信側の処理を示すシ
ーケンス図(その2)である。
FIG. 5 is a sequence diagram (No. 2) showing the processing on the receiving side for various SN errors.

【図6】一実施例に係るシステム構成を示す図である。FIG. 6 is a diagram showing a system configuration according to an embodiment.

【符号の説明】[Explanation of symbols]

1 ATMセル入力線 2 ATM/AALヘッダ分離回路 3 ATMヘッダ/AALヘッダ分離回路 4 VPI/VCI→論理CH番号変換テーブル 5 セル分解制御メモリ 6 擬似セル生成回路 7 SN判定回路 8 セレクタかつセル廃棄を行うための回路 9 セル分解バッファ 10 データ読み出し回路 1 ATM cell input line 2 ATM / AAL header separation circuit 3 ATM header / AAL header separation circuit 4 VPI / VCI to logical CH number conversion table 5 Cell disassembly control memory 6 Pseudo cell generation circuit 7 SN determination circuit 8 Selector and cell discard Circuit for performing 9 Cell disassembly buffer 10 Data readout circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 STMデータ列をATMセルに組み立
て、シーケンス番号を付加して送信し、前記ATMセル
をセル受信部で受信して、セル揺らぎ吸収用のバッファ
でセルの遅延揺らぎの吸収および到着セルのシーケンス
番号を検証した後、前記ATMセルをSTMデータ列に
周期的に再生するATMセル分解処理方法であって、通
信開始時には0に設定され、正常なシーケンス番号を有
するATMセルが到着しているときは1ずつインクリメ
ントされるシーケンス番号の期待値(SNR)をセル受信
処理部に保持し、前記ATMセルが前記セル受信処理部
に到着すると、当該ATMセルのシーケンス番号とその
期待値SNRとを比較し、両者が一致すれば当該ATM
セルを正常とみなしてSTMデータ列再生処理を行い、
両者が一致していない場合には擬似セルを挿入後、前記
シーケンス番号の期待値SNRを更新することを特徴と
するATMセルの分解処理方法。
1. An STM data string is assembled into an ATM cell, a sequence number is added and transmitted, the ATM cell is received by a cell reception section, and a cell fluctuation absorption buffer absorbs and arrives cell delay fluctuations. An ATM cell disassembly processing method of periodically reproducing the ATM cell into an STM data string after verifying the sequence number of the cell, wherein an ATM cell having a normal sequence number is set to 0 at the start of communication. When the ATM cell arrives at the cell reception processing unit, the expected value (SNR) of the sequence number that is incremented by 1 is held in the cell reception processing unit, and when the ATM cell arrives at the cell reception processing unit, the sequence number of the ATM cell and its expected value SNR. And compare and if the two match, the ATM
The cell is regarded as normal and STM data string reproduction processing is performed.
A method for disassembling an ATM cell, characterized in that if the two do not match, a pseudo cell is inserted and then the expected value SNR of the sequence number is updated.
【請求項2】 前記シーケンス番号とその期待値SNR
との比較の結果における、両者が不一致の場合の回数を
カウントし、該カウント数が予め定めた値を越えたと
き、前記シーケンス番号の期待値SNRに予め定められ
た値をセットすることを特徴とする請求項1記載のAT
Mセルの分解処理方法。
2. The sequence number and its expected value SNR
In the result of the comparison with the above, the number of times when the two do not match is counted, and when the counted number exceeds a predetermined value, the expected value SNR of the sequence number is set to a predetermined value. The AT according to claim 1,
Method for disassembling M cell.
【請求項3】 前記セル揺らぎ吸収用のバッファがアン
ダーフローを起こした場合、擬似セルを再生し、前記シ
ーケンス番号の期待値SNRを1インクリメントすると
ともに、前記シーケンス番号とその期待値SNRが一致
していない場合の中で、当該シーケンス番号がその期待
値SNRより1小さい場合は前記シーケンス番号の期待
値SNRの更新を行わず、該到着セルを廃棄することを
特徴とする請求項2記載のATMセルの分解処理方法。
3. When the buffer for absorbing cell fluctuations underflows, the pseudo cell is regenerated, the expected value SNR of the sequence number is incremented by 1, and the sequence number and the expected value SNR thereof match. The ATM cell according to claim 2, wherein when the sequence number is smaller than the expected value SNR by 1 in the case where the sequence number is not present, the expected cell SNR of the sequence number is not updated and the arriving cell is discarded. Cell disassembly method.
JP31026093A 1993-12-10 1993-12-10 Method for separation processing of atm cell Pending JPH07162431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31026093A JPH07162431A (en) 1993-12-10 1993-12-10 Method for separation processing of atm cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31026093A JPH07162431A (en) 1993-12-10 1993-12-10 Method for separation processing of atm cell

Publications (1)

Publication Number Publication Date
JPH07162431A true JPH07162431A (en) 1995-06-23

Family

ID=18003112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31026093A Pending JPH07162431A (en) 1993-12-10 1993-12-10 Method for separation processing of atm cell

Country Status (1)

Country Link
JP (1) JPH07162431A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560653B1 (en) 1997-08-08 2003-05-06 Telefonaktiebolaget Lm Ericsson (Publ) System and method for processing a signalling message in an ATM network

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560653B1 (en) 1997-08-08 2003-05-06 Telefonaktiebolaget Lm Ericsson (Publ) System and method for processing a signalling message in an ATM network

Similar Documents

Publication Publication Date Title
US8249075B2 (en) ATM communications system and method
US5875192A (en) ATM inverse multiplexing system
US8190966B1 (en) Systems and methods for implementing end-to-end checksum
US20060268913A1 (en) Streaming buffer system for variable sized data packets
US20130094370A1 (en) Methods and Apparatus for Selecting the Better Cell From Redundant Streams Within A Cell-Oriented Environment.
US5384774A (en) Asynchronous transfer mode (ATM) payload synchronizer
JP3630460B2 (en) Data length correction system
EP0671096B1 (en) Constant bit rate traffic in fast packet networks
JP2001308863A (en) Interface device
JPH0888638A (en) Packet switching transmission system
US5914954A (en) Buffer control system
US5796734A (en) Simultaneously-occuring message control device in a communications system where a message is transmitted using a plurality of data units
JP2002354027A (en) Reassembling means, circuit emulation service device, and atm synchronous control method
US5606558A (en) Method of and devices for transmitting in ATM cells information supplied in the form of a series of distinct entities for a given application
JP2001230785A (en) AAL1 cell bandwidth control method
US5642347A (en) Approach to direct performing asynchronous transfer mode (ATM) adaptation layer 5 reassembly
JPH07162431A (en) Method for separation processing of atm cell
US6449254B1 (en) ATM cell filtering
US6580690B1 (en) Security by doubling at least certain logic paths in a telecommunications network
JP2769012B2 (en) Cell missing error delivery detection and correction method
KR100271521B1 (en) Aal1 receiving apparatus for cbr
JPH08116326A (en) Cell assembling device for asynchronous transfer mode communication system
US7133411B2 (en) Apparatus and method to compensate for unsynchronized transmission of synchrous data by counting low energy samples
JPH0423540A (en) Cell error correcting system in atm network
JPH06232892A (en) Synchronizing control system