JPH07161746A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07161746A JPH07161746A JP30620593A JP30620593A JPH07161746A JP H07161746 A JPH07161746 A JP H07161746A JP 30620593 A JP30620593 A JP 30620593A JP 30620593 A JP30620593 A JP 30620593A JP H07161746 A JPH07161746 A JP H07161746A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- bare chip
- semiconductor device
- sealing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明はベアチップの電極パッド上に外部端
子となるバンプが設けられる半導体装置に関し、個々の
ベアチップの信頼性の向上及び歩留りの向上を図ること
を目的とする。 【構成】 ベアチップ１２の電極パッド１２ａ上に金バ
ンプ１３が形成され、該金バンプ１３上に半田バンプ１
４が形成される。そして、ベアチップ１２の背面１２ｂ
及び半田バンプ１４を表出させて封止部１５が形成さ
れ、該半田バンプ１４が該封止部１５より突出した状態
となるように構成する。
子となるバンプが設けられる半導体装置に関し、個々の
ベアチップの信頼性の向上及び歩留りの向上を図ること
を目的とする。 【構成】 ベアチップ１２の電極パッド１２ａ上に金バ
ンプ１３が形成され、該金バンプ１３上に半田バンプ１
４が形成される。そして、ベアチップ１２の背面１２ｂ
及び半田バンプ１４を表出させて封止部１５が形成さ
れ、該半田バンプ１４が該封止部１５より突出した状態
となるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ベアチップの電極パッ
ド上に外部接続端子となるバンプが設けられる半導体装
置に関する。
ド上に外部接続端子となるバンプが設けられる半導体装
置に関する。
【０００２】近年、電子機器の小型化、高速化、多機能
化に伴い、基板上に複数のベアチップを搭載するマルチ
チップモジュール（ＭＣＭ）が使用されてきている。そ
のため、個々のベアチップの信頼性を向上させる必要が
あると共に、試験時等において取扱性を向上させる必要
がある。
化に伴い、基板上に複数のベアチップを搭載するマルチ
チップモジュール（ＭＣＭ）が使用されてきている。そ
のため、個々のベアチップの信頼性を向上させる必要が
あると共に、試験時等において取扱性を向上させる必要
がある。
【０００３】
【従来の技術】従来、マルチチップモジュールは、高密
度実装による回路の小型化、信号伝送速度の向上を図る
ことを目的として、基板上に複数のベアチップが実装さ
れる。実装は、ワイヤボンディングやフリップチップ等
で行われるが、ワイヤボンディングによる場合にはワイ
ヤループが障害になることがあり、バンプにより接続す
るフリップチップが主流になってきている。
度実装による回路の小型化、信号伝送速度の向上を図る
ことを目的として、基板上に複数のベアチップが実装さ
れる。実装は、ワイヤボンディングやフリップチップ等
で行われるが、ワイヤボンディングによる場合にはワイ
ヤループが障害になることがあり、バンプにより接続す
るフリップチップが主流になってきている。
【０００４】この場合、個々のベアチップは、ウェハよ
りダイシングされてバンプが形成された後にキャリア等
に搭載され、試験装置に搬送されて試験された後に実装
又は出荷される。
りダイシングされてバンプが形成された後にキャリア等
に搭載され、試験装置に搬送されて試験された後に実装
又は出荷される。
【０００５】一方、シリコンウェハ等で形成された基板
上に、バンプが形成されたベアチップが複数個フリップ
チップにより実装され、そしてベアチップに樹脂を落と
し込んでそれぞれを密封状態にすることにより試験時等
におけるベアチップへの影響を防止する。
上に、バンプが形成されたベアチップが複数個フリップ
チップにより実装され、そしてベアチップに樹脂を落と
し込んでそれぞれを密封状態にすることにより試験時等
におけるベアチップへの影響を防止する。
【０００６】このようなマルチチップモジュールは、特
性試験が行われた後、例えばマザーボードに搭載されて
冷却装置内に設置されるものである。
性試験が行われた後、例えばマザーボードに搭載されて
冷却装置内に設置されるものである。
【０００７】
【発明が解決しようとする課題】しかし、一般の半導体
装置は樹脂やセラミックによりパッケージングされて搬
送、試験、出荷されるが、ベアチップはそのままの状態
であることから、光、埃、水蒸気などの外界の条件や搬
送、出荷時の衝撃に対して無防備な状態であり信頼性の
低下を招くという問題がある。
装置は樹脂やセラミックによりパッケージングされて搬
送、試験、出荷されるが、ベアチップはそのままの状態
であることから、光、埃、水蒸気などの外界の条件や搬
送、出荷時の衝撃に対して無防備な状態であり信頼性の
低下を招くという問題がある。
【０００８】また、基板へのベアチップの実装後に該ベ
アチップの保護のために樹脂により密封しているが、特
性試験により１個のベアチップの不良が判明しても交換
することができず基板全体が不良となって歩留りが低下
するという問題がある。
アチップの保護のために樹脂により密封しているが、特
性試験により１個のベアチップの不良が判明しても交換
することができず基板全体が不良となって歩留りが低下
するという問題がある。
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、個々のベアチップの信頼性の向上及び歩留りの
向上を図る半導体装置を提供することを目的とする。
もので、個々のベアチップの信頼性の向上及び歩留りの
向上を図る半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題は、電極パッド
が所定数形成されたベアチップと、該電極パッド上に形
成されるバンプと、少なくとも該バンプの所定部分を表
出させて該ベアチップを封止する封止部と、で構成する
ことにより解決される。
が所定数形成されたベアチップと、該電極パッド上に形
成されるバンプと、少なくとも該バンプの所定部分を表
出させて該ベアチップを封止する封止部と、で構成する
ことにより解決される。
【００１１】また、この半導体装置はベアチップを、形
成された電極パッド面の反対面で支持手段に着脱自在に
固定する工程と、該電極パッド上に第１のパッドを形成
する工程と、該支持手段上の該ベアチップの周囲に樹脂
モールドにより封止部を形成する工程と、該封止部より
該第１のバンプの表面を露出させる工程と、該露出させ
た第１のバンプ上に、該封止部より突出する第２のバン
プを形成する工程と、により製造される。
成された電極パッド面の反対面で支持手段に着脱自在に
固定する工程と、該電極パッド上に第１のパッドを形成
する工程と、該支持手段上の該ベアチップの周囲に樹脂
モールドにより封止部を形成する工程と、該封止部より
該第１のバンプの表面を露出させる工程と、該露出させ
た第１のバンプ上に、該封止部より突出する第２のバン
プを形成する工程と、により製造される。
【００１２】
【作用】上述のように、本発明の半導体装置は、ベアチ
ップの電極パッドよりバンプを表出させてその周囲に封
止部が形成される。すなわち、ベアチップより外部接続
のための端子としてバンプを直接表出させて封止部が形
成され、一般に使用されるリードフレームやテープリー
ドが省かれて構成されており、搬送、出荷又は単体の試
験における外界条件や衝撃に対して封止部が保護するこ
ととなり信頼性の向上を図ることが可能となる。
ップの電極パッドよりバンプを表出させてその周囲に封
止部が形成される。すなわち、ベアチップより外部接続
のための端子としてバンプを直接表出させて封止部が形
成され、一般に使用されるリードフレームやテープリー
ドが省かれて構成されており、搬送、出荷又は単体の試
験における外界条件や衝撃に対して封止部が保護するこ
ととなり信頼性の向上を図ることが可能となる。
【００１３】また、ベアチップに封止部が形成されるこ
とから、基板実装後に樹脂により密封する必要がなく、
１個のベアチップが不良であっても交換自在であり実装
基板の歩留りの向上を図ることが可能となる。
とから、基板実装後に樹脂により密封する必要がなく、
１個のベアチップが不良であっても交換自在であり実装
基板の歩留りの向上を図ることが可能となる。
【００１４】一方、このような半導体装置を、支持手段
で位置決め固定し、第１のバンプ、封止部、第２のバン
プを順次形成することで、複雑な工程を必要とせず容易
に製造することが可能となるものである。
で位置決め固定し、第１のバンプ、封止部、第２のバン
プを順次形成することで、複雑な工程を必要とせず容易
に製造することが可能となるものである。
【００１５】
【実施例】図１に、本発明の一実施例の構成図を示す。
図１（Ａ）は断面図、図１（Ｂ）は背面斜視図、図１
（Ｃ）は斜視図である。
図１（Ａ）は断面図、図１（Ｂ）は背面斜視図、図１
（Ｃ）は斜視図である。
【００１６】図１（Ａ）〜（Ｃ）に示す半導体装置１１
は、ベアチップ１２上に所定数の電極パッド１２ａが形
成されており、該電極パッド１２ａ上に第１のバンプで
ある例えば金（又は銅）バンプ１３が形成され、該金バ
ンプ１３上に第２のバンプである例えば半田バンプ１４
が形成される。
は、ベアチップ１２上に所定数の電極パッド１２ａが形
成されており、該電極パッド１２ａ上に第１のバンプで
ある例えば金（又は銅）バンプ１３が形成され、該金バ
ンプ１３上に第２のバンプである例えば半田バンプ１４
が形成される。
【００１７】そして、ベアチップ１２の周囲であって、
電極パッド１２ａ面の反対面（背面）１２ｂ及び半田バ
ンプ１４の所定部分が表出されて封止部１５が形成され
る。この場合、封止部１５の半田バンプ１４の表出する
部分には溝１６ａ，１６ｂが形成される。
電極パッド１２ａ面の反対面（背面）１２ｂ及び半田バ
ンプ１４の所定部分が表出されて封止部１５が形成され
る。この場合、封止部１５の半田バンプ１４の表出する
部分には溝１６ａ，１６ｂが形成される。
【００１８】そこで、図２に、図１の製造工程図を示
す。まず、図２（Ａ）に示すように、支持手段であるポ
リイミド等のテープ（又はリードフレーム）２１上にベ
アチップ１２の大きさに対応した溝２１ａがハーフエッ
チングにより形成され、該溝２１ａ内に固定剤としてペ
ースト２２が盛られる。そして、このペースト２２によ
り着脱自在にベアチップ１２の電極パッド１２ａ面の反
対面（背面）１２ｂがダイス付けされる（図２
（Ｂ））。
す。まず、図２（Ａ）に示すように、支持手段であるポ
リイミド等のテープ（又はリードフレーム）２１上にベ
アチップ１２の大きさに対応した溝２１ａがハーフエッ
チングにより形成され、該溝２１ａ内に固定剤としてペ
ースト２２が盛られる。そして、このペースト２２によ
り着脱自在にベアチップ１２の電極パッド１２ａ面の反
対面（背面）１２ｂがダイス付けされる（図２
（Ｂ））。
【００１９】続いて、ベアチップ１２の電極パッド１２
ａ上に、ワイヤボンディング装置により金ワイヤ（又は
銅ワイヤ）２３の先端を熱圧着させてボンディングボー
ル２３ａを形成し（図２（Ｃ））、ワイヤ部分を切断す
ることにより第１のバンプとしての金バンプ１３（ボン
ディングボール２３ａ）を形成する（図２（Ｄ））。こ
れを上金型２４ａ及び下金型２４ｂで形成されるキャビ
ティ内に配置させる。この場合、上金型２４ａには金バ
ンプ１３の配列方向に対応した突部２４ａ1 ，２４ａ2
が形成されている（図２（Ｅ））。
ａ上に、ワイヤボンディング装置により金ワイヤ（又は
銅ワイヤ）２３の先端を熱圧着させてボンディングボー
ル２３ａを形成し（図２（Ｃ））、ワイヤ部分を切断す
ることにより第１のバンプとしての金バンプ１３（ボン
ディングボール２３ａ）を形成する（図２（Ｄ））。こ
れを上金型２４ａ及び下金型２４ｂで形成されるキャビ
ティ内に配置させる。この場合、上金型２４ａには金バ
ンプ１３の配列方向に対応した突部２４ａ1 ，２４ａ2
が形成されている（図２（Ｅ））。
【００２０】次に、上下金型２４ａ，２４ｂ内にモール
ド樹脂２５を充填し（図２（Ｆ））、樹脂封止後に上下
金型２４ａ，２４ｂより取り出す（図２（Ｇ））。この
場合、ベアチップ１２の側部におけるモールド樹脂２５
の厚さは例えば１５０〜２００μm で形成される。ま
た、モールド樹脂２５の上記突部２４ａ1 ，２４ａ2 に
対応する部分には凹部（溝）２５ａ，２５ｂが形成され
る。
ド樹脂２５を充填し（図２（Ｆ））、樹脂封止後に上下
金型２４ａ，２４ｂより取り出す（図２（Ｇ））。この
場合、ベアチップ１２の側部におけるモールド樹脂２５
の厚さは例えば１５０〜２００μm で形成される。ま
た、モールド樹脂２５の上記突部２４ａ1 ，２４ａ2 に
対応する部分には凹部（溝）２５ａ，２５ｂが形成され
る。
【００２１】続いて、凹部２５ａ，２５ｂ部分でモール
ド樹脂２５部分から金バンプ１３の表面までホーニング
（イオンによる研削）を行い（図２（Ｈ））、溝１６
ａ，１６ｂを形成して、金バンプ１３を表出させた封止
部１５が形成される（図２（Ｉ））。そして、金バンプ
１３上に半田バンプ１４を該封止部１５の表面より突出
させて形成される（図２（Ｊ））。このように形成され
た半導体装置１１は基板への実装時にテープ２１より分
離されるものである。
ド樹脂２５部分から金バンプ１３の表面までホーニング
（イオンによる研削）を行い（図２（Ｈ））、溝１６
ａ，１６ｂを形成して、金バンプ１３を表出させた封止
部１５が形成される（図２（Ｉ））。そして、金バンプ
１３上に半田バンプ１４を該封止部１５の表面より突出
させて形成される（図２（Ｊ））。このように形成され
た半導体装置１１は基板への実装時にテープ２１より分
離されるものである。
【００２２】ここで、図３に、図２の金バンプ形成の説
明図を示す。図３（Ａ）に示すように、ボンディング装
置におけるキャピラリ２６の先端より金ワイヤ２３を引
き出し、その先端をベアチップ１２の電極パッド１２ａ
上に圧接してボンディングボール２３ａを形成し、図３
（Ｂ）に示すようにキャピラリ２６を矢印方向に移動さ
せることでボンディングボール２３ａよりワイヤ２３を
切断するものである。
明図を示す。図３（Ａ）に示すように、ボンディング装
置におけるキャピラリ２６の先端より金ワイヤ２３を引
き出し、その先端をベアチップ１２の電極パッド１２ａ
上に圧接してボンディングボール２３ａを形成し、図３
（Ｂ）に示すようにキャピラリ２６を矢印方向に移動さ
せることでボンディングボール２３ａよりワイヤ２３を
切断するものである。
【００２３】また、図４に、図２の他のバンプ形成の説
明図を示す。図４（Ａ）において、薄い銅板２７が用意
される。この銅板２７はベアチップ１２の電極パッド１
２ａに対応させた突起部２７ａが一体に形成されてい
る。この銅板２７の突起部２７ａを電極パッド１２ａ上
に位置させて導電性接着剤等により固着させ、上面より
エッチングを行うことにより、図４（Ｂ）に示すように
突起部２７ａのみを残して銅バンプ１３ａが形成される
ものである。
明図を示す。図４（Ａ）において、薄い銅板２７が用意
される。この銅板２７はベアチップ１２の電極パッド１
２ａに対応させた突起部２７ａが一体に形成されてい
る。この銅板２７の突起部２７ａを電極パッド１２ａ上
に位置させて導電性接着剤等により固着させ、上面より
エッチングを行うことにより、図４（Ｂ）に示すように
突起部２７ａのみを残して銅バンプ１３ａが形成される
ものである。
【００２４】このような銅バンプ１３ａの形成は、図４
（Ａ）に示すボンディングボール２３ａを形成する場合
よりも、高さ方向を揃えることができるものである。
（Ａ）に示すボンディングボール２３ａを形成する場合
よりも、高さ方向を揃えることができるものである。
【００２５】次に、図５〜図９に、図２の半田バンプ形
成の説明図を示す。
成の説明図を示す。
【００２６】図５（Ａ），図６（Ａ）に示すように、封
止部１５に形成された金バンプ１３（又は銅パンプ１３
ａ）が表出された溝１６ａ（１６ｂ）に半田ペースト２
８ａを印刷若しくは塗布し、又は半田球２８ｂを載置
し、半田融点以上の温度で加熱することにより、図５
（Ｂ）及び図６（Ｂ）に示すように半田の表面張力によ
り金バンプ１３（銅パンプ１３ｂ）上に半田バンプ１４
が該封止部１５の表面より突出されて形成される。
止部１５に形成された金バンプ１３（又は銅パンプ１３
ａ）が表出された溝１６ａ（１６ｂ）に半田ペースト２
８ａを印刷若しくは塗布し、又は半田球２８ｂを載置
し、半田融点以上の温度で加熱することにより、図５
（Ｂ）及び図６（Ｂ）に示すように半田の表面張力によ
り金バンプ１３（銅パンプ１３ｂ）上に半田バンプ１４
が該封止部１５の表面より突出されて形成される。
【００２７】また、図７（Ａ）において、金バンプ１３
（銅バンプ１３ａ）上にフラックス２９を塗布し、半田
槽内の溶融した半田２８ｃの表面に付けることにより、
図７（Ｂ）に示すように半田２８ｃの表面張力によりフ
ラックス２９上に半田バンプ１４が封止部１５の表面よ
り突出されて形成される。
（銅バンプ１３ａ）上にフラックス２９を塗布し、半田
槽内の溶融した半田２８ｃの表面に付けることにより、
図７（Ｂ）に示すように半田２８ｃの表面張力によりフ
ラックス２９上に半田バンプ１４が封止部１５の表面よ
り突出されて形成される。
【００２８】続いて、図８（Ａ）では、封止部１５の溝
１６ａ（１６ｂ）内の金バンプ１３（銅パンプ１３ａ）
上に球状部材である銅球３０を載置し、無電界半田めっ
き（銅−半田置換めっき）することにより、図８（Ｂ）
に示すように、銅球３０の周囲にバンプ部材である半田
めっき２８ｄが設けられて第２のバンプとして半田バン
プ１４ａが封止部１５の表面より突出されて形成され
る。これによれば、銅球３０により半田バンプ１４ａの
大きさを安定的に形成して高さを確保することができ、
全体を容易に揃えることができるものである。
１６ａ（１６ｂ）内の金バンプ１３（銅パンプ１３ａ）
上に球状部材である銅球３０を載置し、無電界半田めっ
き（銅−半田置換めっき）することにより、図８（Ｂ）
に示すように、銅球３０の周囲にバンプ部材である半田
めっき２８ｄが設けられて第２のバンプとして半田バン
プ１４ａが封止部１５の表面より突出されて形成され
る。これによれば、銅球３０により半田バンプ１４ａの
大きさを安定的に形成して高さを確保することができ、
全体を容易に揃えることができるものである。
【００２９】そして、図９（Ａ）では、金バンプ１３
（銅バンプ１３ａ）上であって溝１６ａ（１６ｂ）の幅
の金属球（半田付け可能な金属材料）３１を載置し、溶
融半田２８ｅに浸漬することにより、図９（Ｂ）に示す
ように金属球３１の周囲に半田２８ｅが表面張力で廻り
込み半田バンプ１４ｂが封止部１５の表面より突出され
て形成されるものである。
（銅バンプ１３ａ）上であって溝１６ａ（１６ｂ）の幅
の金属球（半田付け可能な金属材料）３１を載置し、溶
融半田２８ｅに浸漬することにより、図９（Ｂ）に示す
ように金属球３１の周囲に半田２８ｅが表面張力で廻り
込み半田バンプ１４ｂが封止部１５の表面より突出され
て形成されるものである。
【００３０】ここで、図１０に、本発明の半導体装置の
搬送状態の説明図を示す。図１０（Ａ），（Ｂ）に示す
ように、上述の半導体装置１１はその背面１２ｂが製造
時に使用したテープ（又はリードフレーム）２１に着脱
自在に取り付けられた状態で搬送（出荷）される。すな
わち、本発明の半導体装置１１は、ベアチップ単体と異
なり封止部１５が形成されていることから、トレイやキ
ャリアを必要としない。
搬送状態の説明図を示す。図１０（Ａ），（Ｂ）に示す
ように、上述の半導体装置１１はその背面１２ｂが製造
時に使用したテープ（又はリードフレーム）２１に着脱
自在に取り付けられた状態で搬送（出荷）される。すな
わち、本発明の半導体装置１１は、ベアチップ単体と異
なり封止部１５が形成されていることから、トレイやキ
ャリアを必要としない。
【００３１】また、このように搬送される半導体装置１
１は、テープ２１に取り付けられたままで単体の試験が
行われ、また出荷されるもので、実装時のみ該テープ２
１より分離されるものである。
１は、テープ２１に取り付けられたままで単体の試験が
行われ、また出荷されるもので、実装時のみ該テープ２
１より分離されるものである。
【００３２】上述のように、ベアチップ１２の周囲であ
って、背面１２ｂ及び表出させ、半田バンプ１４を突出
させて封止部１５を形成することにより、リードフレー
ムやテープリードを不要とする半導体装置１１を構成す
ることができ、これにより搬送、出荷、又は単体の試験
における外界条件や衝撃に対して封止部１５のベアチッ
プ１２を保護することとなり、信頼性の向上が図られ
る。
って、背面１２ｂ及び表出させ、半田バンプ１４を突出
させて封止部１５を形成することにより、リードフレー
ムやテープリードを不要とする半導体装置１１を構成す
ることができ、これにより搬送、出荷、又は単体の試験
における外界条件や衝撃に対して封止部１５のベアチッ
プ１２を保護することとなり、信頼性の向上が図られ
る。
【００３３】また、当該半導体装置１１を基板上に複数
個実装する場合に、従来のように基板上で樹脂封止する
必要がなく、１個のベアチップ１２（半導体装置１１）
が不良であっても交換が容易であり、実装基板の歩留り
を向上させることができる。
個実装する場合に、従来のように基板上で樹脂封止する
必要がなく、１個のベアチップ１２（半導体装置１１）
が不良であっても交換が容易であり、実装基板の歩留り
を向上させることができる。
【００３４】そして、このような半導体装置１１を図２
〜図１０に示すように複雑な工程を必要とせず容易に製
造することができるものである。
〜図１０に示すように複雑な工程を必要とせず容易に製
造することができるものである。
【００３５】また、搬送を搬送テープ３２やリードフレ
ーム（図示せず）等で行うことが可能となって、トレイ
やキャリアを必要とせず、取扱い性を向上させることが
できるものである。
ーム（図示せず）等で行うことが可能となって、トレイ
やキャリアを必要とせず、取扱い性を向上させることが
できるものである。
【００３６】次に、図１１に、本発明の他の実施例の縦
側断面図を示す。図１１（Ａ）の半導体装置１１A は、
図１のような溝ではなく半田バンプ１４部分で段差が形
成された封止部１５ａをベアチップ１２の周囲に形成し
た場合を示している。また、図１１（Ｂ）の半導体装置
１１B は溝や段差を形成せずに金バンプ１３と略同一高
さで封止部１５ｂを形成した場合を示している。何れに
おいても半田バンプ１４は封止部１５ａ，１５ｂの高さ
より突出して形成される。
側断面図を示す。図１１（Ａ）の半導体装置１１A は、
図１のような溝ではなく半田バンプ１４部分で段差が形
成された封止部１５ａをベアチップ１２の周囲に形成し
た場合を示している。また、図１１（Ｂ）の半導体装置
１１B は溝や段差を形成せずに金バンプ１３と略同一高
さで封止部１５ｂを形成した場合を示している。何れに
おいても半田バンプ１４は封止部１５ａ，１５ｂの高さ
より突出して形成される。
【００３７】そこで、図１２に、図１１（Ａ）の製造工
程図を示す。図中、図１２（Ａ）〜（Ｄ）は図２（Ａ）
〜（Ｄ）と同様であり、説明を省略する。図１２（Ｅ）
において、テープ２１に取り付けられて金バンプ１３が
形成されたベアチップ１２が上金型４１ａ及び下金型４
１ｂで形成されるキャビティ内に配置される。この場
合、上金型４１ａには金バンプ１３の配置方向に段差４
１ａ1 ，４１ａ2 が形成されている。
程図を示す。図中、図１２（Ａ）〜（Ｄ）は図２（Ａ）
〜（Ｄ）と同様であり、説明を省略する。図１２（Ｅ）
において、テープ２１に取り付けられて金バンプ１３が
形成されたベアチップ１２が上金型４１ａ及び下金型４
１ｂで形成されるキャビティ内に配置される。この場
合、上金型４１ａには金バンプ１３の配置方向に段差４
１ａ1 ，４１ａ2 が形成されている。
【００３８】そして、上下金型４１ａ，４１ｂ内にモー
ルド樹脂４２が充填され（図１２（Ｆ））、樹脂封止後
に上下金型４１ａ，４１ｂより取り出す（図１２
（Ｇ））。この場合、モールド樹脂４２部分の上記上金
型４１ａの段差４１ａ1 ，４１ａ2に対応する部分に段
差４３ａ，４３ｂが形成される。
ルド樹脂４２が充填され（図１２（Ｆ））、樹脂封止後
に上下金型４１ａ，４１ｂより取り出す（図１２
（Ｇ））。この場合、モールド樹脂４２部分の上記上金
型４１ａの段差４１ａ1 ，４１ａ2に対応する部分に段
差４３ａ，４３ｂが形成される。
【００３９】続いて、段差４３ａ，４３ｂ部分でモール
ド樹脂４２及び金バンプ１３の表面までホーニングを行
い（図１２（Ｈ））、金バンプ１３を表出させた封止部
１５ａが形成される（図１２（Ｉ））。そして、金バン
プ１３上に半田バンプ１４（１４ａ，１４ｂ）を図５〜
図９に示すように形成する（図１２（Ｊ））。そして、
基板への実装時にはテープ２１より分離するものであ
る。
ド樹脂４２及び金バンプ１３の表面までホーニングを行
い（図１２（Ｈ））、金バンプ１３を表出させた封止部
１５ａが形成される（図１２（Ｉ））。そして、金バン
プ１３上に半田バンプ１４（１４ａ，１４ｂ）を図５〜
図９に示すように形成する（図１２（Ｊ））。そして、
基板への実装時にはテープ２１より分離するものであ
る。
【００４０】このように、図２と同様に、複雑な工程を
必要とせず容易に半導体装置１１Aを製造することがで
きるものである。
必要とせず容易に半導体装置１１Aを製造することがで
きるものである。
【００４１】なお、上記実施例では、封止部１５，１５
ａ，１５ｂを形成するにあたり、ベアチップ１２の背面
１２ｂを表出させた場合を示したが、該背面１２ｂにお
いても薄く（１５０μm 〜２００μm ）樹脂を形成させ
てもよい。
ａ，１５ｂを形成するにあたり、ベアチップ１２の背面
１２ｂを表出させた場合を示したが、該背面１２ｂにお
いても薄く（１５０μm 〜２００μm ）樹脂を形成させ
てもよい。
【００４２】
【発明の効果】以上のように本発明によれば、ベアチッ
プの電極パッドよりバンプを表出させてその周囲に封止
部を形成することにより、リードフレームやテープリー
ドが省かれて構成され、個々のベアチップの信頼性の向
上及び実装基板の歩留りの向上を図ることができるもの
である。
プの電極パッドよりバンプを表出させてその周囲に封止
部を形成することにより、リードフレームやテープリー
ドが省かれて構成され、個々のベアチップの信頼性の向
上及び実装基板の歩留りの向上を図ることができるもの
である。
【図１】本発明の一実施例の構成図である。
【図２】図１の製造工程図である。
【図３】図２の金バンプの説明図である。
【図４】図２の他のバンプ形成の説明図である。
【図５】図２の半田バンプ形成の説明図（１）である。
【図６】図２の半田バンプ形成の説明図（２）である。
【図７】図２の半田バンプ形成の説明図（３）である。
【図８】図２の半田バンプ形成の説明図（４）である。
【図９】図２の半田バンプ形成の説明図（５）である。
【図１０】本発明の半導体製造の搬送状態の説明図であ
る。
る。
【図１１】本発明の他の実施例の縦側断面図である。
【図１２】図１１（Ａ）の製造工程図である。
１１，１１A ，１１B 半導体装置 １２ ベアチップ １２ａ 電極パッド １３ 金バンプ １３ａ 銅バンプ １４，１４ａ，１４ｂ 半田バンプ １５，１５ａ，１５ｂ 封止部 １６ａ，１６ｂ 溝 ２１ テープ ２３ 金ワイヤ ２３ａ ボンディングボール ２４ａ，４１ａ 上金型 ２４ｂ，４１ｂ 下金型 ２５，４２ モールド樹脂 ２５ａ，２５ｂ 凹部 ２７ 銅板 ２７ａ 突起部 ３０ 銅球 ３１ 金属球 ４３ａ，４３ｂ 段差
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/321 23/28 Ｊ 8617−4Ｍ Ｅ 8617−4Ｍ (72)発明者 米田 義之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (6)
- 【請求項１】 電極パッド（１２ａ）が所定数形成され
たベアチップ（１２）と、 該電極パッド（１２ａ）上に形成されるバンプ（１３，
１３ａ，１４，１４ａ，１４ｂ）と、 少なくとも該バンプ（１３，１３ａ，１４，１４ａ，１
４ｂ）の所定部分を表出させて該ベアチップ（１２）を
封止する封止部（１５，１５ａ，１５ｂ）と、 を有することを特徴とする半導体装置。 - 【請求項２】 前記封止部（１５，１５ａ，１５ｂ）
は、前記ベアチップ（１２）の前記電極パッド（１２
ａ）面の反対面（１２ｂ）を表出させて該ベアチップ
（１２）を封止することを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記バンプは、前記電極パッド（１２
ａ）上に形成される第１のバンプ（１３，１３ａ）と、
該第１のバンプ（１３，１３ａ）上に形成された第２の
バンプ（１４，１４ａ，１４ｂ）とにより構成され、該
第２のバンプ（１４，１４ａ，１４ｂ）の所定部分が前
記封止部（１５，１５ａ，１５ｂ）より表出されること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 ベアチップ（１２）を、形成された電極
パッド（１２ａ）面の反対面で支持手段（２１）に着脱
自在に固定する工程と、 該電極パッド（１２ａ）上に第１のバンプ（１３，１３
ａ）を形成する工程と、 該支持手段（２１）上の該ベアチップ（１２）の周囲に
樹脂モールドにより封止部（１５，１５ａ，１５ｂ）を
形成する工程と、 該封止部（１５，１５ａ，１５ｂ）より該第１のバンプ
（１３，１３ａ）の表面を露出させる工程と、 該露出させた第１のバンプ（１３，１３ａ）上に、該封
止部（１５，１５ａ，１５ｂ）より突出する第２のバン
プ（１４，１４ａ，１４ｂ）を形成する工程と、 を有することを特徴とする半導体装置の製造方法。 - 【請求項５】 所定のパッド上にバンプを形成して相対
的に半導体素子をバンプ接続する半導体装置の製造方法
において、 前記パッド上に第１のバンプ（１３，１３ａ）を形成す
る工程と、 該第１のバンプ（１３，１３ａ）上に球状部材（３０）
を位置させる工程と、 該球状部材（３０）の表面にバンプ部材（２８ｄ）を設
けて第２のバンプ（１４，１４ａ，１４ｂ）を形成する
工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 前記半導体素子としてのベアチップ（１
２）に所定数形成されたパッド（１２ａ）上に前記第１
のバンプ（１３，１３ａ）を形成して樹脂をモールドす
る工程と、 該第１のバンプ（１３，１３ａ）の表面を露出させる工
程と、 該第１のバンプ（１３，１３ａ）上に前記球状部材（３
０）を内部する前記第２のバンプ（１４，１４ａ，１４
ｂ）を形成する工程と、 を含むことを特徴とする請求項５記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30620593A JPH07161746A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30620593A JPH07161746A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161746A true JPH07161746A (ja) | 1995-06-23 |
Family
ID=17954263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30620593A Withdrawn JPH07161746A (ja) | 1993-12-07 | 1993-12-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161746A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
-
1993
- 1993-12-07 JP JP30620593A patent/JPH07161746A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3069792B2 (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| KR100587851B1 (ko) | 반도체 장치의 제조방법 | |
| US6043564A (en) | Semiconductor device having ball-bonded pads | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US7750467B2 (en) | Chip scale package structure with metal pads exposed from an encapsulant | |
| US20030006494A1 (en) | Thin profile stackable semiconductor package and method for manufacturing | |
| US20020142518A1 (en) | Chip scale package and manufacturing method | |
| US5849608A (en) | Semiconductor chip package | |
| JP2004128476A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| JPH07161746A (ja) | 半導体装置及びその製造方法 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| JP2907195B2 (ja) | 半導体装置の製造方法 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JPH07254654A (ja) | 半導体装置の製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100446913B1 (ko) | 칩 캐리어를 사용하지 않는 반도체 장치 및 그 제조 방법 | |
| JPH10289923A (ja) | 半導体パッケージの製造方法 | |
| JP2002313979A (ja) | インタポーザおよび電子回路装置 | |
| JP2753408B2 (ja) | 半導体チップの接続方法 | |
| KR20010034214A (ko) | 반도체장치와 그 제조방법 및 반도체장치의 실장구조 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |