JPH07152048A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH07152048A JPH07152048A JP30057793A JP30057793A JPH07152048A JP H07152048 A JPH07152048 A JP H07152048A JP 30057793 A JP30057793 A JP 30057793A JP 30057793 A JP30057793 A JP 30057793A JP H07152048 A JPH07152048 A JP H07152048A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- drain
- line
- tft
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 20
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 19
- 239000011229 interlayer Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、マスク枚数の削減プロ
セスを可能にした液晶表示装置に関し、特に、独立の補
助容量電極を有した蓄積容量型の液晶表示装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of reducing the number of masks, and more particularly to a storage capacitance type liquid crystal display device having an independent auxiliary capacitance electrode.
【０００２】[0002]
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は、原理的にデューティ比１００％の
スタティック駆動をマルチプレクス的に行うことがで
き、大画面、高精細な動画ディスプレイに使用されてい
る。2. Description of the Related Art Liquid crystal display devices have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, the active matrix type using a thin film transistor (hereinafter abbreviated as TFT) as a switching element can perform static driving with a duty ratio of 100% in a multiplexed manner in principle, and has a large screen and a high-definition moving image display. Is used for.
【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス配置された表示電極にＴＦＴを接続した基板
と、共通電極を有する基板が貼り合わされて、隙間に液
晶が封入された構造を有する。ＴＦＴは表示電極へのデ
ータ信号入力を選択するスイッチング素子であり、ゲー
ト電極、ドレイン電極、ソース電極、及び、非単結晶半
導体層より構成される。それぞれの電極はゲートライ
ン、ドレインライン及び表示電極に接続され、また、非
単結晶半導体層はアモルファスシリコン（ａ−Ｓｉ）や
ポリシリコン（ｐ−Ｓｉ）であり、チャンネル層として
機能する。ゲートライン群は線順次に走査選択されて１
走査線上の全てのＴＦＴをＯＮとし、これと同期したデ
ータ信号が各ドレインラインを介してそれぞれの表示電
極に入力される。共通電極は走査信号に同期して電位が
設定されて、対向する各表示電極との間の電圧により間
隙の液晶を駆動し、光の透過率が画素ごとに調整されて
所望の表示画面が得られる。また、ＯＦＦ期間中の液晶
の駆動状態は両電極間の液晶容量により保持されるが、
これと並列に補助容量を付加することにより、保持特性
を向上することができる。また、補助容量はＴＦＴの動
作時に生じる表示電極電位のシフトを抑制する作用があ
る。即ち、製造工程の制約上余儀なくされるソース・ゲ
ート間の重畳部において、ＴＦＴのＯＮ／ＯＦＦに従っ
て寄生容量の発生／消失がおこる。そのため、補助容量
を液晶容量に並列に付加して全容量を増大させることに
より、寄生容量による直流成分の、表示電極電位への影
響が緩和される。The active matrix type liquid crystal display device is
A substrate in which TFTs are connected to display electrodes arranged in a matrix and a substrate having a common electrode are attached to each other, and liquid crystal is sealed in a gap. The TFT is a switching element that selects a data signal input to the display electrode, and includes a gate electrode, a drain electrode, a source electrode, and a non-single-crystal semiconductor layer. Each electrode is connected to a gate line, a drain line, and a display electrode, and the non-single crystal semiconductor layer is amorphous silicon (a-Si) or polysilicon (p-Si) and functions as a channel layer. The gate line group is line-sequentially scanned and selected to 1
All the TFTs on the scanning line are turned on, and a data signal synchronized with this is input to each display electrode via each drain line. The potential of the common electrode is set in synchronization with the scanning signal, and the liquid crystal in the gap is driven by the voltage between the opposing display electrodes, and the light transmittance is adjusted for each pixel to obtain the desired display screen. To be Further, the driving state of the liquid crystal during the OFF period is held by the liquid crystal capacitance between both electrodes,
By adding an auxiliary capacitance in parallel with this, the retention characteristic can be improved. In addition, the auxiliary capacitance has a function of suppressing the shift of the display electrode potential that occurs when the TFT operates. That is, parasitic capacitance is generated / disappeared according to ON / OFF of the TFT in the overlapping portion between the source and the gate, which is inevitable due to the limitation of the manufacturing process. Therefore, by adding the auxiliary capacitance in parallel with the liquid crystal capacitance to increase the total capacitance, the influence of the DC component due to the parasitic capacitance on the display electrode potential is mitigated.
【０００４】ａ−ＳｉＴＦＴとして、ゲート電極をａ−
Ｓｉ層の上側に配置した正スタガー型は最低２枚のマス
クで製造ができ、コストが低い。以下、正スタガー型Ｔ
ＦＴを用いた蓄積容量型液晶表示装置について従来例を
説明する。図３は平面図であり、図３のＡ−Ａ線に沿う
断面は図４に示されている。ガラスなどの透明基板（１
０）上のＴＦＴ部には、遮光膜（１１ａ）がＣｒなどの
パターニングで形成されており、全面にはこれを覆って
ＳｉＮXが積層されて層間絶縁膜（１２）となってい
る。層間絶縁膜（１２）上には、ソース・ドレイン配線
がＩＴＯにより形成されいる。即ち、それぞれ一部をソ
ース電極（１３）及びドレイン電極（１４）として、遮
光膜（１１ａ）上で互いに近接させた表示電極（１５）
及びドレインライン（１６）である。ソース及びドレイ
ン電極（１３，１４）上には、ａ−Ｓｉ（１７）、ゲー
ト絶縁膜（１８）、ゲート電極（１９）が順次積層され
てスイッチングＴＦＴを構成している。ゲート絶縁膜
（１８）はＳｉＮXなどからなり、ゲート電極（１９）
は、ゲートライン（２０）と一体のＡｌなどからなる。
ゲートライン（２０）と平行に配置された補助容量ライ
ン（２１）は、ゲート配線（１９，２０）と同一材料か
らなり、一部は補助容量電極（２２）として、表示電極
（１５）に対向配置されて蓄積容量を形成している。ａ
−Ｓｉ（１７）及びゲート絶縁膜（１８）は、ゲート及
び補助容量配線（１９，２０，２１，２２）と同一のパ
ターンに形成されている。即ち、ａ−Ｓｉ、ＳｉＮX、
Ａｌを連続で積層し、これらを同一のマスクパターンで
エッチングしている。As the a-Si TFT, the gate electrode is a-
The positive stagger type arranged on the upper side of the Si layer can be manufactured with at least two masks, and the cost is low. Below, regular stagger type T
A conventional example of a storage capacitor type liquid crystal display device using an FT will be described. 3 is a plan view, and a cross section taken along the line AA of FIG. 3 is shown in FIG. Transparent substrate such as glass (1
The TFT portion on 0), the light shielding film (11a) is formed by patterning, such as Cr, has a SiN X is laminated over this by interlayer insulating film (12) on the entire surface. Source / drain wirings are formed of ITO on the interlayer insulating film (12). That is, the display electrodes (15), which are partly as the source electrode (13) and the drain electrode (14), are arranged close to each other on the light shielding film (11a).
And the drain line (16). On the source and drain electrodes (13, 14), an a-Si (17), a gate insulating film (18) and a gate electrode (19) are sequentially stacked to form a switching TFT. The gate insulating film (18) is made of SiN x or the like, and is a gate electrode (19).
Is made of Al or the like integrated with the gate line (20).
The auxiliary capacitance line (21) arranged in parallel with the gate line (20) is made of the same material as the gate wirings (19, 20), and a part of the auxiliary capacitance line (21) faces the display electrode (15) as an auxiliary capacitance electrode (22). It is arranged to form a storage capacitor. a
The -Si (17) and the gate insulating film (18) are formed in the same pattern as the gate and the auxiliary capacitance wiring (19, 20, 21, 22). That, a-Si, SiN X,
Al is continuously laminated and these are etched with the same mask pattern.
【０００５】尚、ａ−Ｓｉ（１７）と、ソース及びドレ
イン電極（１３，１４）とのオーミックコンタクトは、
以下のように形成している。まず、ソース・ドレインの
配線材料であるＩＴＯを成膜する際、ターゲットとし
て、ＩＴＯに燐などの５族元素を添加したものを用いて
スパッタリングを行う。このＩＴＯ膜をパターニングし
たあと、プラズマＣＶＤでａ−Ｓｉを成長させることに
より、同時に、ＩＴＯ中の燐がａ−Ｓｉ側へ拡散して、
界面でＮ+型のコンタクト層が形成される。The ohmic contact between the a-Si (17) and the source and drain electrodes (13, 14) is
It is formed as follows. First, when ITO, which is a wiring material for the source / drain, is formed into a film, sputtering is carried out using ITO to which a Group 5 element such as phosphorus is added as a target. After patterning this ITO film, by growing a-Si by plasma CVD, phosphorus in the ITO is simultaneously diffused to the a-Si side,
An N + type contact layer is formed at the interface.
【０００６】[0006]
【発明が解決しようとする課題】図５は図３のＢ−Ｂ線
に沿う断面図である。ａ−Ｓｉ（１７）と補助容量配線
（２１，２２）は同一のパターンであるため、補助容量
ライン（２１）をゲートとして、ａ−Ｓｉ（１７）を介
して、表示電極（１５）とドレインライン（１６）が接
続され、寄生ＴＦＴとなっている。通常、ａ−Ｓｉは電
界効果移動度が小さいため、表示電極（１５）とドレイ
ンライン（１６）間は高抵抗により絶縁されているが、
光の入射によりａ−Ｓｉの抵抗が低下すると、ＯＦＦ電
流が生じて、ソース・ドレイン間がリークする。そのた
め、液晶容量の保持率が低下し、コントラスト比が落ち
る等の問題を招いていた。FIG. 5 is a sectional view taken along the line BB of FIG. Since the a-Si (17) and the auxiliary capacitance lines (21, 22) have the same pattern, the auxiliary capacitance line (21) is used as a gate and the display electrode (15) and the drain are provided via the a-Si (17). The line (16) is connected to form a parasitic TFT. Usually, since a-Si has a low field effect mobility, the display electrode (15) and the drain line (16) are insulated by a high resistance.
When the resistance of a-Si decreases due to the incidence of light, an OFF current is generated and leakage occurs between the source and drain. Therefore, the retention rate of the liquid crystal capacitance is lowered, and the contrast ratio is lowered.
【０００７】特に、同一走査線上の全ての画素間で、ソ
ース・ドレイン間がリークすると、データ信号が混信す
る、いわゆるクロストークとなっていた。Particularly, if the source-drain leaks between all the pixels on the same scanning line, a data signal interferes, which is so-called crosstalk.
【０００８】[0008]
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、基板にマトリクス状に配置された表示電極
と、該表示電極の行間に配置されたゲートラインと、前
記表示電極の列間に配置されたドレインラインと、前記
ゲートラインと前記ドレインラインの交差部に配置さ
れ、前記表示電極に接続する薄膜トランジスタと、前記
表示電極に対向配置された補助容量電極を有する液晶表
示装置において、前記補助容量電極を接続する補助容量
ラインと前記ドレインラインの交差部に対応する領域に
は、遮光膜が設けられ、かつ、前記補助容量ライン信号
電位は、前記薄膜トランジスタの閾値以下に設定される
構成である。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and includes display electrodes arranged in a matrix on a substrate, gate lines arranged between rows of the display electrodes, and the display electrodes. In a liquid crystal display device having a drain line arranged between columns, a thin film transistor arranged at an intersection of the gate line and the drain line and connected to the display electrode, and an auxiliary capacitance electrode arranged to face the display electrode. A light-shielding film is provided in a region corresponding to an intersection of the auxiliary capacitance line connecting the auxiliary capacitance electrode and the drain line, and the auxiliary capacitance line signal potential is set to be equal to or lower than a threshold value of the thin film transistor. It is a composition.
【０００９】[0009]
【作用】寄生ＴＦＴは、補助容量ラインをゲートとし、
また、スイッチングＴＦＴと同じ膜質と膜厚の、ａ−Ｓ
ｉ及びゲート絶縁膜より構成されているため、補助容量
ラインの信号電位を、薄膜トランジスタの閾値以下に設
定することにより、寄生ＴＦＴはＯＦＦとなる。同時
に、ドレインラインと補助容量ラインの交差部に遮光膜
を設けることにより、光の入射によるＯＦＦ電流が抑制
され、ソース・ドレイン間が絶縁される。[Function] The parasitic TFT uses the auxiliary capacitance line as a gate,
In addition, aS having the same film quality and film thickness as the switching TFT
Since it is composed of i and the gate insulating film, the parasitic TFT is turned off by setting the signal potential of the auxiliary capacitance line to be equal to or less than the threshold value of the thin film transistor. At the same time, by providing a light-shielding film at the intersection of the drain line and the auxiliary capacitance line, the OFF current due to the incidence of light is suppressed, and the source and drain are insulated.
【００１０】[0010]
【実施例】続いて、本発明の実施例を説明する。図１は
平面図であり、図１のＡ−Ａ線に沿う断面は従来例と同
じ図４である。ガラスなどの透明基板（１０）上には、
例えば、Ｃｒのスパッタリングとフォトエッチにより、
遮光膜（１１ａ，１１ｂ）が形成されている。遮光膜
（１１ａ）は、スイッチングＴＦＴに対応する領域に、
また、遮光膜（１１ｂ）は、補助容量配線（２１，２
２）に対応する領域に設けられる。遮光膜（１１ａ，１
１ｂ）上には、層間絶縁膜（１２）としてＳｉＮ X、Ｓ
ｉＯ2などが全面に被覆されている。層間絶縁膜（１
２）上には、ソース・ドレイン配線がＩＴＯのスパッタ
リングとフォトエッチにより形成されている。即ち、そ
れぞれ一部をソース電極（１３）及びドレイン電極（１
４）として、遮光膜（１１ａ）上で近接させた表示電極
（１５）及びドレインライン（１６）である。Next, examples of the present invention will be described. Figure 1
It is a plan view and the cross section along the line AA in FIG. 1 is the same as the conventional example.
The same is shown in FIG. On a transparent substrate (10) such as glass,
For example, by sputtering Cr and photo-etching,
Light-shielding films (11a, 11b) are formed. Shading film
(11a) is a region corresponding to the switching TFT,
Further, the light-shielding film (11b) is connected to the auxiliary capacitance wiring (21, 2).
It is provided in the area corresponding to 2). Light-shielding film (11a, 1
1b) has an SiN film as an interlayer insulating film (12). X, S
iO2Etc. are covered on the entire surface. Interlayer insulation film (1
2) The source / drain wiring is ITO sputtered on top
It is formed by a ring and photoetching. That is,
Part of each is a source electrode (13) and a drain electrode (1
As 4), display electrodes that are arranged close to each other on the light shielding film (11a)
(15) and the drain line (16).
【００１１】ここで、ＩＴＯはスパッタリングで成膜し
ているが、ターゲットとして、ＩＴＯに燐などの５族元
素を添加したものを用いて行い、ソース・ドレイン配線
（１３，１４，１５，１６）中に燐を含有させている。
ソース及びドレイン電極（１３，１４）上には、ａ−Ｓ
ｉ（１７）、ゲート絶縁膜（１８）、ゲート電極（１
９）が順次積層されてスイッチングＴＦＴとなってい
る。ゲート電極（１９）は、ゲートライン（２０）と一
体でＡｌなどにより形成され、ゲート絶縁膜（１８）
は、例えばＳｉＮXである。また、ゲートライン（２
０）に平行配置された補助容量ライン（２１）は、ゲー
トライン（２０）と同一の材料からなり、一部が表示電
極（１５）に対向配置されて補助容量電極（２２）とな
っている。これらａ−Ｓｉ、ＳｉＮX、Ａｌは連続で成
膜し、同一のマスクでパターニングを行っている。Here, although ITO is formed by sputtering, the target is formed by using ITO in which a Group 5 element such as phosphorus is added, and the source / drain wiring (13, 14, 15, 16). Contains phosphorus.
A-S is formed on the source and drain electrodes (13, 14).
i (17), gate insulating film (18), gate electrode (1
9) are sequentially stacked to form a switching TFT. The gate electrode (19) is formed integrally with the gate line (20) by Al or the like, and is a gate insulating film (18).
Is, for example, SiN x . In addition, the gate line (2
The auxiliary capacitance line (21) arranged in parallel with 0) is made of the same material as the gate line (20), and a part of the auxiliary capacitance line (21) is arranged opposite to the display electrode (15) to form the auxiliary capacitance electrode (22). . These a-Si, SiN X, Al is deposited in a continuous, and by patterning the same mask.
【００１２】尚、ａ−ＳｉはプラズマＣＶＤで成膜する
が、この時、前述のＩＴＯ中の燐が膜成長と同時に、ａ
−Ｓｉ側へ拡散して、界面でＮ+型のコンタクト層が形
成されるので、ＴＦＴのオーミックコンタクトが得られ
る。図２は図１のＢ−Ｂ線に沿う断面図である。層間絶
縁膜（１２）を介した遮光膜（１１ｂ）上に、補助容量
配線（２１，２２）をゲートとし、表示電極（１５）と
ドレインライン（１６）がａ−Ｓｉ（１７）により接続
された寄生ＴＦＴが形成されている。寄生ＴＦＴはスイ
チングＴＦＴと同じ閾値特性を有するため、補助容量配
線（２１，２２）の信号電位をスイッチングＴＦＴの閾
値以下に設定することにより、寄生ＴＦＴをＯＦＦと
し、表示電極（１５）とドレインライン（１６）を絶縁
することができる。本実施例では特に、ゲートライン
（２０）のローレベル信号を補助容量配線（２１，２
２）に入力することによるり、寄生ＴＦＴをＯＦＦとす
る。Incidentally, a-Si is formed by plasma CVD, but at this time, the phosphorus in the ITO is a
Since it diffuses to the −Si side and an N + type contact layer is formed at the interface, ohmic contact of the TFT is obtained. FIG. 2 is a sectional view taken along the line BB of FIG. On the light-shielding film (11b) via the interlayer insulating film (12), the auxiliary capacitance wiring (21, 22) is used as a gate, and the display electrode (15) and the drain line (16) are connected by a-Si (17). A parasitic TFT is formed. Since the parasitic TFT has the same threshold characteristic as the switching TFT, the parasitic TFT is turned off by setting the signal potential of the auxiliary capacitance wiring (21, 22) to be equal to or lower than the threshold of the switching TFT, and the display electrode (15) and the drain line. (16) can be insulated. In this embodiment, in particular, the low level signal of the gate line (20) is fed to the auxiliary capacitance wiring (21, 2
By inputting to 2), the parasitic TFT is turned off.
【００１３】更に、寄生ＴＦＴの下部に設けられた遮光
膜（１１ｂ）により光の入射が阻止されるので、ａ−Ｓ
ｉの導電率を低く保つことができ、寄生ＴＦＴのＯＦＦ
電流によるソース・ドレイン間のリークが防止される。
また本実施例では、図１に示しているように、補助容量
電極（２２）に対応する領域の遮光膜（１１ｂ）によ
り、光の入射が阻止されるため、補助容量値の変化が防
止される。即ち、補助容量部において、光の強度による
ａ−Ｓｉ（１７）の導電率の変化がなくなり、常に、一
定の高抵抗に保たれるので、誘電率が安定する。そのた
め、本実施例の液晶表示装置は、光源の強度が異なる用
途、例えば、直視型のディスプレイ装置、及び、投射型
のプロジェクターのいずれにも、同一の設計で用いるこ
とができる。Further, since the light-shielding film (11b) provided below the parasitic TFT blocks the incidence of light, a-S
i conductivity can be kept low and the parasitic TFT can be turned off.
Leakage between the source and drain due to current is prevented.
Further, in this embodiment, as shown in FIG. 1, since the light-shielding film (11b) in the region corresponding to the auxiliary capacitance electrode (22) blocks the incidence of light, a change in the auxiliary capacitance value is prevented. It That is, in the auxiliary capacitance portion, the conductivity of the a-Si (17) does not change due to the intensity of light, and a constant high resistance is always maintained, so that the dielectric constant is stabilized. Therefore, the liquid crystal display device of the present embodiment can be used in the same design for applications in which the intensity of the light source is different, for example, both a direct-view display device and a projection projector.
【００１４】[0014]
【発明の効果】以上の説明から明らかな如く、補助容量
配線にスイッチングＴＦＴの閾値以下の信号電圧を印加
することにより、補助容量配線をゲートとした寄生ＴＦ
ＴをＯＦＦとすることができる。更に、補助容量配線と
ドレイン配線の交差部に遮光膜を設けたことにより、ａ
−Ｓｉへの光の入射による抵抗の低下を防止し、寄生Ｔ
ＦＴのＯＦＦ電流によるソース・ドレイン間のリークが
防がれる。As is apparent from the above description, by applying a signal voltage below the threshold of the switching TFT to the auxiliary capacitance line, the parasitic TF having the auxiliary capacitance line as a gate is applied.
T can be turned off. Furthermore, by providing a light-shielding film at the intersection of the auxiliary capacitance line and the drain line,
-Prevents a decrease in resistance due to the incidence of light on Si, and prevents parasitic T
Leakage between the source and drain due to the OFF current of the FT can be prevented.
【００１５】また、補助容量値が光の強度に無関係に一
定なので、光源が異なる用途にも、同一の設計で用いる
ことができる。Further, since the auxiliary capacitance value is constant irrespective of the intensity of light, the same design can be used for applications where the light sources are different.
【図１】本発明の実施例に係る液晶表示装置の平面図で
ある。FIG. 1 is a plan view of a liquid crystal display device according to an embodiment of the present invention.
【図２】図１のＢ−Ｂ線に沿う断面図である。FIG. 2 is a sectional view taken along line BB of FIG.
【図３】従来の液晶表示装置の平面図である。FIG. 3 is a plan view of a conventional liquid crystal display device.
【図４】図１または図３のＡ−Ａ線に沿う断面図であ
る。FIG. 4 is a cross-sectional view taken along the line AA of FIG. 1 or FIG.
【図５】図３のＢ−Ｂ線に沿う断面図である。5 is a cross-sectional view taken along the line BB of FIG.
１０ 透明基板 １１ 遮光膜 １２ 層間絶縁膜 １３ ソース電極 １４ ドレイン電極 １５ 表示電極 １６ ドレインライン １７ ａ−Ｓｉ １８ ゲート絶縁膜 １９ ゲート電極 ２０ ゲートライン ２１ 補助容量ライン ２２ 補助容量電極 10 transparent substrate 11 light-shielding film 12 interlayer insulating film 13 source electrode 14 drain electrode 15 display electrode 16 drain line 17 a-Si 18 gate insulating film 19 gate electrode 20 gate line 21 auxiliary capacitance line 22 auxiliary capacitance electrode
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location H01L 29/786
Claims (4)
極と、該表示電極の行間に配置されたゲートラインと、
前記表示電極の列間に配置されたドレインラインと、前
記ゲートラインと前記ドレインラインの交差部に配置さ
れ、前記表示電極に接続する薄膜トランジスタと、前記
表示電極に対向配置された補助容量電極を有する液晶表
示装置において、 前記補助容量電極を接続する補助容量ラインと、前記ド
レインラインの交差部に対応する領域には、遮光膜が設
けられていることを特徴とする液晶表示装置。1. Display electrodes arranged in a matrix on a substrate, and gate lines arranged between rows of the display electrodes,
A drain line arranged between columns of the display electrodes, a thin film transistor arranged at an intersection of the gate line and the drain line and connected to the display electrode, and an auxiliary capacitance electrode arranged to face the display electrode. In the liquid crystal display device, a light-shielding film is provided in a region corresponding to the intersection of the drain line and the auxiliary capacitance line connecting the auxiliary capacitance electrode.
遮光膜が設けられていることを特徴とする請求項１記載
の液晶表示装置。2. The region corresponding to the auxiliary capacitance electrode is
The liquid crystal display device according to claim 1, further comprising a light-shielding film.
薄膜トランジスタの閾値以下に設定されることを特徴と
する請求項１または請求項２記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein the signal potential of the auxiliary capacitance line is set to be equal to or lower than a threshold value of the thin film transistor.
ンの信号電位のローレベルの信号電位に設定されること
を特徴とする請求項３記載の液晶表示装置。4. The liquid crystal display device according to claim 3, wherein the auxiliary capacitance line is set to a low-level signal potential of the signal potential of the gate line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30057793A JPH07152048A (en) | 1993-11-30 | 1993-11-30 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30057793A JPH07152048A (en) | 1993-11-30 | 1993-11-30 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07152048A true JPH07152048A (en) | 1995-06-16 |
Family
ID=17886520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30057793A Pending JPH07152048A (en) | 1993-11-30 | 1993-11-30 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07152048A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875009A (en) * | 1996-08-26 | 1999-02-23 | Nec Corporation | Sequential staggered type thin film transistor |
| JP2008065225A (en) * | 2006-09-11 | 2008-03-21 | Toppan Printing Co Ltd | Thin-film transistor array, image display device using the same, and method for driving the image display device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104227A (en) * | 1990-08-24 | 1992-04-06 | Hitachi Ltd | liquid crystal display device |
| JPH04195025A (en) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | liquid crystal display device |
| JPH05173183A (en) * | 1991-12-19 | 1993-07-13 | Sony Corp | Liquid crystal display device |
| JPH05181159A (en) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | Active matrix type liquid crystal display element |
| JPH05203994A (en) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | Liquid crystal display device |
-
1993
- 1993-11-30 JP JP30057793A patent/JPH07152048A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04104227A (en) * | 1990-08-24 | 1992-04-06 | Hitachi Ltd | liquid crystal display device |
| JPH04195025A (en) * | 1990-11-28 | 1992-07-15 | Hitachi Ltd | liquid crystal display device |
| JPH05203994A (en) * | 1991-09-24 | 1993-08-13 | Toshiba Corp | Liquid crystal display device |
| JPH05173183A (en) * | 1991-12-19 | 1993-07-13 | Sony Corp | Liquid crystal display device |
| JPH05181159A (en) * | 1991-12-27 | 1993-07-23 | Toshiba Corp | Active matrix type liquid crystal display element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875009A (en) * | 1996-08-26 | 1999-02-23 | Nec Corporation | Sequential staggered type thin film transistor |
| JP2008065225A (en) * | 2006-09-11 | 2008-03-21 | Toppan Printing Co Ltd | Thin-film transistor array, image display device using the same, and method for driving the image display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501097B1 (en) | Electro-optical device | |
| CN100502047C (en) | thin film transistor | |
| US6475837B2 (en) | Electro-optical device | |
| JP2720862B2 (en) | Thin film transistor and thin film transistor array | |
| EP0544229B1 (en) | Thin film transistor device for driving circuit and matrix circuit | |
| JP3708637B2 (en) | Liquid crystal display device | |
| US5365079A (en) | Thin film transistor and display device including same | |
| JP3964223B2 (en) | Thin film transistor device | |
| JP2005077822A (en) | Transistor array substrate manufacturing method and transistor array substrate | |
| KR19980041737A (en) | LCD Display Device and Manufacturing Method Thereof | |
| JPH0982969A (en) | Thin film transistor and liquid crystal display | |
| JPH10142636A (en) | Active matrix type display circuit | |
| JPH04360583A (en) | thin film transistor | |
| JPH06167722A (en) | Active matrix substrate and its production | |
| US5506165A (en) | Method of manufacturing liquid-crystal display panel | |
| JPH08160464A (en) | Liquid crystal display device | |
| JPH10133233A (en) | Active matrix type display circuit and its manufacture | |
| JP3286843B2 (en) | LCD panel | |
| JPH09127556A (en) | Display device and its drive method | |
| JP3504993B2 (en) | Active matrix circuit | |
| JPH07152048A (en) | Liquid crystal display device | |
| JPH07152047A (en) | Liquid crystal display device | |
| JPH07319428A (en) | Liquid crystal display device | |
| JP2947299B2 (en) | Matrix display device | |
| JPH0822029A (en) | Liquid crystal display device and manufacturing method thereof |