JPH07152047A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 正スタガー型のＴＦＴを用いた付加容量型の
アクティブマトリクス液晶表示装置において、寄生ＴＦ
Ｔによるリーク電流を抑制して表示品位の低下を防止す
る。 【構成】 ゲート配線（１９、２０、２１）に対応する
領域に、層間絶縁膜を挟んで遮光膜（１１）を設ける。
遮光膜（１１）はゲート配線（１９、２０、２１）と同
じか、これよりも数μｍ大きなパターンとすることによ
り、ゲート配線（１９、２０、２１）の下部のａ−Ｓｉ
層への光入射を防止して移動度の上昇を抑え、リーク電
流によるクロストークやコントラスト比の低下を防止す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マスク枚数の削減プロ
セスを可能にした液晶表示装置に関し、特に、ゲートラ
インの一部を表示電極に重畳させることにより補助容量
を形成した、いわゆる付加容量型の液晶表示装置に関す
る。

【０００２】

【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ（以下、ＴＦＴと略す）を用いたアクテ
ィブマトリクス型は、原理的にデューティ比１００％の
スタティック駆動をマルチプレクス的に行うことがで
き、大画面、高精細な動画ディスプレイに使用されてい
る。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス配置された表示電極にＴＦＴを接続した基板
と、共通電極を有する基板が貼り合わされて、隙間に液
晶が封入された構造を有する。ＴＦＴは表示電極へのデ
ータ信号入力を選択するスイッチング素子であり、ゲー
ト電極、ドレイン電極、ソース電極、及び、非単結晶半
導体層より構成される。それぞれ電極はゲートライン、
ドレインライン及び表示電極に接続され、また、非単結
晶半導体層はアモルファスシリコン（ａ−Ｓｉ）やポリ
シリコン（ｐ−Ｓｉ）であり、チャンネル層として機能
する。ゲートライン群は線順次に走査選択されて１走査
線上の全てのＴＦＴをＯＮとし、これと同期したデータ
信号が各ドレインラインを介してそれぞれの表示電極に
入力される。共通電極は走査信号に同期して電位が設定
されて、対向する各表示電極との間の電圧により間隙の
液晶を駆動し、光の透過率が画素ごとに調整されて所望
の表示画面が得られる。また、ＯＦＦ期間中の液晶の駆
動状態は両電極間の液晶容量により保持されるが、これ
と並列に補助容量を付加することにより保持特性を向上
することができる。また、補助容量はＴＦＴの動作時に
生じる表示電極電位のシフトを抑制する作用がある。即
ち、製造工程の制約上余儀なくされるソース・ゲート間
の重畳部において、ＴＦＴのＯＮ／ＯＦＦに従って寄生
容量の発生／消失がおこる。そのため、補助容量を液晶
容量に並列に付加して全容量を増大させることにより、
寄生容量による直流成分の、表示電極電位への影響が緩
和される。

【０００４】補助容量の構造としては、独立の補助容量
電極を表示電極に重畳配置し、共通電極と同電位に設定
してＣ_Sオンコモン方式に駆動する蓄積容量型と、前段
のゲートラインの一部から延在形成して表示電極に重畳
させてＣ_Sオンゲート方式に駆動する付加容量型があ
る。付加容量型は蓄積容量型に比べて、補助容量電極を
接続する補助容量ラインが無いため以下の長所がある。
即ち、有効表示領域が大きく高開口率が可能なこと、配
線交差部が半減するため絶縁膜の欠陥による短絡の減少
や、寄生容量の減少による信号遅延の低減などである。

【０００５】ａ−ＳｉＴＦＴとして、ゲート電極をａ−
Ｓｉ層の上側に配置した正スタガー型は最低２枚のマス
クで製造ができ、コストが低い。以下、正スタガー型Ｔ
ＦＴを用いた付加容量型液晶表示装置の従来例を説明す
る。図３は平面図であり、図４は図３のＡ−Ａ線に沿う
断面図である。ガラスなどの透明基板（１０）上のＴＦ
Ｔ部には、遮光膜（１１ａ）がＣｒなどのパターニング
で形成されており、全面にはこれを覆ってＳｉＮ_Xが積
層されて層間絶縁膜（１２）となっている。層間絶縁膜
（１２）上には、ソース・ドレイン配線がＩＴＯにより
形成されている。即ち、それぞれ一部をソース電極（１
３）及びドレイン電極（１４）として、遮光膜（１１
ａ）上で互いに近接させた表示電極（１５）及びドレイ
ンライン（１６）である。ソース及びドレイン電極（１
３，１４）上には、ａ−Ｓｉ（１７）、ゲート絶縁膜
（１８）、ゲート電極（１９）が順次積層されてスイッ
チングＴＦＴを構成している。ゲート絶縁膜（１８）は
ＳｉＮ_X、ゲート電極（１９）は、ゲートライン（２
０）と一体のＡｌなどでなる。また、ゲートライン（２
０）は、一部が補助容量電極（２１）として、表示電極
（１５）に対向配置され、補助容量を構成している。ａ
−Ｓｉ（１７）とゲート絶縁膜（１８）、及び、ゲート
配線（１９，２０，２１）は同一のパターンに形成され
る。即ち、ａ−Ｓｉ、ＳｉＮ_X、Ａｌを連続で積層し、
これらを同一のマスクパターンでエッチングしている。

【０００６】尚、ａ−Ｓｉ（１７）と、ソース及びドレ
イン電極（１３，１４）間は、以下の方法でオーミック
コンタクトを取っている。即ち、ソース・ドレイン配線
材料となるＩＴＯを成膜する際、ターゲットとして、Ｉ
ＴＯに燐などの５族元素を添加したものを用いてスパッ
タリングを行う。このＩＴＯ膜をパターニングしたあ
と、プラズマＣＶＤでａ−Ｓｉを成長させることによ
り、ＩＴＯ中の燐がａ−Ｓｉ側へ拡散し、界面にＮ⁺型
のコンタクト層が形成される。

【０００７】

【発明が解決しようとする課題】図５は図３のＢ−Ｂ線
に沿う断面図であり、上下に隣接する画素間に生じる寄
生ＴＦＴである。即ち、ａ−Ｓｉ（１７）とゲート配線
（１９，２０，２１）は同一のパターンであるため、付
加容量型の場合、ゲートライン（２０）と補助容量電極
（２１）を１つのゲートとして、ゲート絶縁膜（１８）
の下層で、下側の画素の表示電極（１５）と、表示電極
（１５）の両側のドレインライン（１６）が、ａ−Ｓｉ
（１７）を介して接続されている。そのため、光の入射
によりａ−Ｓｉの導電率が上昇してＯＦＦ抵抗が低下す
ると、ソース・ドレイン間にリーク電流が生じ、電圧保
持率が低下し、コントラストが落ちるなどの問題を招い
ていた。

【０００８】また、各ドレインライン（１６）は、ゲー
ト配線（１９，２０，２１）と同一パターンのａ−Ｓｉ
（１７）により共通に接続されている。即ち、図５に類
似した寄生ＴＦＴとなっている。通常、ａ−Ｓｉは電界
効果移動度が小さいので、画素サイズのピッチ長による
高抵抗のために、ドレインライン（１６）間の絶縁は保
たれているが、光の入射によりａ−Ｓｉの導電率が上昇
すると、ドレイン・ドレイン間でリークが生じ、画素間
のデータ信号の混信、即ち、クロストークが生じて表示
に悪影響を及ぼしていた。

【０００９】

【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、基板にマトリクス状に配置された表示電極
と、該表示電極の行間に配置されたゲートラインと、前
記表示電極の列間に配置されたドレインラインと、前記
ゲートラインと前記ドレインラインの交差部に配置さ
れ、前記表示電極に接続する薄膜トランジスタと、前記
ゲートラインと一体で、前記表示電極に対向配置された
補助容量電極を有する液晶表示装置において、前記ゲー
トラインに対応する領域は、少なくとも、前記ドレイン
ラインから前記表示電極にかけて遮光膜が設けられた構
成である。

【００１０】

【作用】ゲートラインに対応する領域を遮光膜で被覆し
て光を遮断することにより、ａ−Ｓｉの導電率の上昇が
防がれ、寄生ＴＦＴのＯＦＦ電流によるソース・ドレイ
ン間、及び、ドレイン・ドレイン間のリークが防止され
る。

【００１１】

【実施例】続いて、本発明の実施例を説明する。図１は
平面図であり、Ａ−Ａ線に沿う断面は従来例と同様であ
るので図４を参照する。ガラスなどの透明基板（１０）
上には遮光膜（１１）として、例えば、Ｃｒがスパッタ
リングとフォトエッチにより、ゲート配線（１９，２
０，２１）と同じパターンに形成されている。遮光膜
（１１）のパターンは、マスクずれや光の回り込みによ
る遮光効果の低下を考慮すると、ゲート配線パターンよ
りも数μｍ大きめが好ましい。遮光膜（１１）上には、
ＳｉＮ_Xなどが全面に被覆されて層間絶縁膜（１２）と
なっている。層間絶縁膜（１２）上には、ソース・ドレ
イン配線がＩＴＯのスパッタリングとフォトエッチによ
りパターン形成されている。即ち、それぞれ互いに近接
部をソース及びドレイン電極（１３，１４）とした表示
電極（１５）及びドレインライン（１６）である。

【００１２】ここで、ＩＴＯはスパッタリングで成膜し
ているが、ターゲットとして、ＩＴＯに燐などの５族元
素を添加したものを用いることにより、ソース・ドレイ
ン配線（１３，１４，１５，１６）に不純物を含有させ
ている。ソース及びドレイン電極（１３，１４）上に
は、ａ−Ｓｉ（１７）、ゲート絶縁膜（１８）、ゲート
電極（１９）が順次積層されてスイッチングＴＦＴとな
っている。ゲート電極（１９）は、ゲートライン（２
０）と一体でＡｌなどにより形成され、ゲートライン
（２０）の一部は、補助容量電極（２１）として表示電
極（１５）上に延在形成されて付加容量型の補助容量を
構成している。ゲート絶縁膜（１８）はＳｉＮ_Xなどで
あり、ａ−Ｓｉ（１７）とともに、ゲート配線（１９，
２０，２１）と同一のパターンに形成されている。即
ち、ａ−Ｓｉ、ＳｉＮ_X、Ａｌを連続で積層して、これ
らを同一のマスクパターンでエッチングしている。

【００１３】尚、ａ−ＳｉはプラズマＣＶＤで成膜する
が、この時、ＩＴＯ中の燐がａ−Ｓｉ側へ拡散して、界
面にＮ⁺型のコンタクト層が形成されて、ＴＦＴのオー
ミックコンタクトが得られる。図２は図１のＢ−Ｂ線に
沿う断面図である。ゲート配線（１９，２０，２１）を
ゲートとし、表示電極（１５）とドレインライン（１
６）がａ−Ｓｉ（１７）を介して接続されてなる寄生Ｔ
ＦＴが、層間絶縁膜（１２）を挟んだ遮光膜（１１）上
に形成されている。この遮光膜（１１）のために、光の
入射が阻止されるので、ａ−Ｓｉ（１７）を高抵抗に保
つことができ、寄生ＴＦＴのＯＦＦ電流によるリークが
抑制され、ソース・ドレイン間が絶縁される。また、ド
レインライン（１６）間に生じている、図２に類似の寄
生ＴＦＴについてもａ−Ｓｉ（１７）の高抵抗であるた
め、ドレイン・ドレイン間のリークが抑制され、クロス
トークが防止される。

【００１４】更に、ドレインライン（１６）とゲートラ
イン（２０）の交差部には、ゲート絶縁膜（１８）とａ
−Ｓｉが介在しているため、ａ−Ｓｉの抵抗を上昇させ
ることにより、ドレインライン（１６）とゲートライン
（２０）間の寄生容量を低下して、信号歪みを抑制する
ことができる。尚、本実施例のように、ゲート配線（１
９，２０，２１）の全領域に、遮光膜（１１）を設ける
ことにより、ソース・ドレイン間及びドレイン・ドレイ
ン間の絶縁効果を高めると共に、補助容量の容量変化も
防止される。即ち、補助容量電極（２１）部の遮光膜
（１１）により、光の入射が阻止されるので、図２で示
される補助容量部のａ−Ｓｉ（１７）が、光の強度に関
係なく常に一定の高抵抗に保たれ、誘電膜の一部とな
る。そのため、本実施例の液晶表示装置は、光源の強度
が異なる用途、例えば、直視型のディスプレイ装置、及
び、投射型のプロジェクターのいずれにも、同一の設計
で用いることができる。

【００１５】

【発明の効果】以上の説明から明らかな如く、ゲート配
線に対応する領域に遮光膜を設けることにより、ａ−Ｓ
ｉの抵抗が上昇し、ソース・ドレイン間及びドレイン・
ドレイン間のリークによるコントラスト比の低下や、ク
ロストークが抑制される。また、光の強度により、補助
容量値が変わらないので、光源が異なる用途にも、同一
の設計で用いることができる。

【図面の簡単な説明】

【図１】本発明の実施例に係る液晶表示装置の平面図で
ある。

【図２】図１のＢ−Ｂ線に沿う断面図である。

【図３】従来の液晶表示装置の平面図である。

【図４】図３または図１のＡ−Ａ線に沿う断面図であ
る。

【図５】図３のＢ−Ｂ線に沿う断面図である。

【符号の説明】

１０ 透明基板 １１ 遮光膜 １２ 層間絶縁膜 １３ ソース電極 １４ ドレイン電極 １５ 表示電極 １６ ドレインライン １７ ａ−Ｓｉ １８ ゲート絶縁膜 １９ ゲート電極 ２０ ゲートライン ２１ 補助容量電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786

Claims (2)

【特許請求の範囲】
1. 【請求項１】 基板にマトリクス状に配置された表示電
   極と、該表示電極の行間に配置されたゲートラインと、
   前記表示電極の列間に配置されたドレインラインと、前
   記ゲートラインと前記ドレインラインの交差部に配置さ
   れ、前記表示電極に接続する薄膜トランジスタと、前記
   ゲートラインの一部であって、前記表示電極に対向配置
   された補助容量電極を有する液晶表示装置において、 前記ゲートラインに対応する領域は、少なくとも、前記
   ドレインラインから前記表示電極にかけて遮光膜が設け
   られていることを特徴とする液晶表示装置。
2. 【請求項２】 前記遮光膜は、前記ゲートラインに対応
   する全領域に設けられていることを特徴とする請求項１
   記載の液晶表示装置。