[go: up one dir, main page]

JPH0715017A - 平板表示装置およびその製造方法 - Google Patents

平板表示装置およびその製造方法

Info

Publication number
JPH0715017A
JPH0715017A JP9738994A JP9738994A JPH0715017A JP H0715017 A JPH0715017 A JP H0715017A JP 9738994 A JP9738994 A JP 9738994A JP 9738994 A JP9738994 A JP 9738994A JP H0715017 A JPH0715017 A JP H0715017A
Authority
JP
Japan
Prior art keywords
metal
metal layer
forming
display device
flat panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9738994A
Other languages
English (en)
Inventor
Kyung-Seop Kim
京燮 金
Chi-Woo Kim
治宇 金
Young-Chan Kweon
寧贊 權
Won-Kie Chang
元基 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0715017A publication Critical patent/JPH0715017A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 高誘電率およびリーク特性が優秀なゲート絶
縁膜を有する平板表示装置およびその製造方法を提供す
る。 【構成】 基板１００上に１０００〜１００００Å程度
の厚さでアルミニウム（Ａｌ）またはアルミニウム合金
を形成した後パタニングして第１金属層１０２、１０
２’を形成する。次に第２金属層として例えばタンタル
（Ｔａ）またはタンタル合金を第１金属層１０２、１０
２’が形成された基板の全面に堆積させ、続けて基板１
００を陽極酸化溶液の中に入れ前記形成された第２金属
層の厚さの５０〜９８％程度まで低電圧で全体的に均一
に陽極酸化を実施する。次に高電圧で第２金属層および
第１金属層１０２の陽極酸化を実施するが、この際第２
金属層を通じて基板全体に電流が供給されるので第２金
属層は基板全表面でとても均一に陽極酸化され、第２陽
極酸化膜１０８を形成し、第１金属層１０２は部分陽極
酸化され第１陽極酸化膜１０４を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は平板表示装置（flat pan
el display) およびその製造方法に係り、特に高誘電率
およびリーク特性が優秀な絶縁膜を有する液晶表示装置
（liquid crystal dispaly ;以下ＬＣＤ）およびその製
造方法に関する。
【０００２】
【従来の技術】最近携帯用パソコン、ＯＡ機器、ワーク
ステーションおよびＨＤＴＶ技術の発達と共に陰極線管
（ＣＲＴ）を代替することができる次世代表示装置とし
て液晶表示装置が開発されてきた。かかる液晶表示装置
には単純マトリックス型およびアクティブマトリックス
型があり、電界（electric field）によって液晶分子の
配列が変わる液晶の電気光学的性質を利用している。特
に、液晶技術と半導体技術とを融合したアクティブマト
リックス型ＬＣＤはＣＲＴを凌駕しうる表示装置だと認
識されている。
【０００３】一方、液晶表示装置の高精細化および大画
面化が急速に進行されるにつれ、ゲート線長さの増加お
よびピクセル面積の縮小による線幅減少が必然的に生ず
るのでゲート反応時間を遅くする。これを改善するた
め、低抵抗金属であるアルミニウム（Ａｌ）をゲート線
に使用した後、陽極酸化（anodic oxidation）してゲー
ト絶縁膜を形成する技術が提案された。
【０００４】図１は従来の液晶表示装置の平面レイアウ
トを示す。図２Ａ、図２Ｂ、図３Ｃおよび図３Ｄも従来
の技術によるアルミニウムゲート線および二重ゲート絶
縁膜構造の液晶表示装置の断面図である。さらに詳細
に、図２Ａは前記図１のＩ−Ｉ′に沿って配線交差部を
示す断面図であり、図２Ｂは前記図１のII−II′に沿っ
て薄膜トランジスタ部（Thin Film Transistor; 以下Ｔ
ＦＴ部）を示す断面図であり、図３Ｃは前記図１のIII
−III ′に沿って付加容量部を示し、図３Ｄは端子部の
断面図を示す（前記図１に図示せず）。
【０００５】前記図１、図２および図３を参照し、基板
１０上にアルミニウムをスパッタ蒸着によって約１００
０〜２０００Åの厚さで形成する。次に、前記アルミニ
ウムをパタニングしゲート配線２０、ゲート電極３０、
付加容量の第１電極４０および端子部の電極５０をアル
ミニウム膜で形成する。次に、フォトレジストを約３μ
ｍ厚さで塗布し、写真食刻工程によって図１に点線で限
定された配線交差部（Ａ）と、ＴＦＴ（Ｂ）と、付加容
量部（Ｃ）の上に存するフォトレジストを除去して露出
させる。次いで、基板１０を陽極酸化溶液の中に入れ前
記オープンされたアルミニウム層に約６０〜８０Ｖの電
圧を約３０分間供給する。こうなると、ゲート配線２
０、ゲート電極３０および付加容量の第１電極４０の表
面に約１０００〜２０００Åアルミニウム酸化膜１４(A
l2O3) が形成される。言い換えれば、図１の点線で限定
された領域（Ａ，Ｂ，Ｃ）に露出されたアルミニウム層
が局部的に陽極酸化される。
【０００６】次に、前記フォトレジストを取り除いた
後、結果物を大気中または真空中で２００〜４００℃で
６０分間加熱する。次いで、化学蒸着法（chemical vap
or deposition;ＣＶＤ）で第１窒化シリコン層１６を１
０００〜３０００Åの厚さでアルミニウム酸化膜１４(A
l2O3) 上に形成し、その上に第１非晶質シリコン層上に
第２窒化シリコン層を１０００〜２０００Åの厚さで順
次形成した後、パタニングしてＴＦＴのチャネル上に第
２窒化シリコンパターン２２を形成する。続けて、燐が
ドーピングされた第２非晶質シリコン層を第１非晶質シ
リコン層および第２窒化シリコンパターン２２上に２０
０〜５００Åの厚さで形成し同時にパタニングして第２
非晶質シリコンパターン２４および前記第１非晶質シリ
コンパターン１８をＴＦＴ部のソースおよびドレイン下
部に形成する。
【０００７】続けて、スパッタ蒸着法によりクロム（Ｃ
ｒ）を５００〜１０００Åの厚さで、アルミニウム（Ａ
ｌ）を３０００〜８０００Åの厚さで順次堆積してパタ
ーン化し信号線２８、ＴＦＴ部のソースおよびドレイン
電極２６および端子部２６’、２８’を形成する。続け
て、ＩＴＯ（Indium Tin Oxide) で透明電極を約１００
０Åの厚さでスパッタ蒸着によって形成しパターン化し
て画素電極３２、付加容量部の第２電極４２およびパッ
ド端子部パターン５２を形成する。
【０００８】このような従来の技術において、陽極酸化
は陽極酸化溶液として酒石酸やエチレングリコールまた
は酒石酸とプロピレングリコールの混合液を使用して陽
極酸化後、２００〜４００℃で大気または真空中で６０
分間熱処理し、ゲート配線としてアルミニウムにＳｉ３
％またはＰｄ０．３％を添加したＡｌ−ＳｉまたはＡｌ
−Ｐｄを使用している。かつ、ゲート絶縁膜で Al2O3/S
iNx の２層絶縁膜構造を使用している。従って、アルミ
ニウム表面のヒルロック（Hillock)発生を抑制し Al2O3
膜の絶縁特性を向上させ得る。
【０００９】しかしながら、前述した従来の技術ではア
ルミニウム（Ａｌ）材質の問題のためのゲート線の断
線、および、後続く工程の加熱処理によるヒルロック成
長を引き起こすショート等の問題点がまだ残っていて、
収率が低下する。また、アルミニウム物質のソフト特性
およびＩＴＯ膜との電気化学的腐食現象のためゲート配
線とパッド端子部パターンを同時に形成できない。従っ
て、クロムパッドをアルミニウム層とＩＴＯ膜の間に介
すべきなので製造工程が複雑である。
【００１０】また、付加容量または蓄積容量の誘電体膜
として Al2O3/SiNx を使用するので高誘電率の Ta2O5/S
iNx を使用した場合よりリーク電流と誘電率は減少す
る。従って、同一容量を確保するためには付加容量また
は蓄積容量の面積が増加しなければならないため、これ
は開口効率を縮小させる。
【００１１】
【発明が解決しようとする課題】本発明の目的は、高誘
電率およびリーク特性が優秀なゲート絶縁膜およびガラ
ス基板を保護しうる絶縁膜を有する平板表示装置を提供
することにある。本発明の他の目的は、前記平板表示装
置を製造するに適した製造方法を提供することである。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明は、透明基板と、前記透明基板上に形成された
複数のゲート配線群と、前記複数のゲート配線群と交差
するように配置された複数の信号配線群と、前記各ゲー
ト配線群と各信号配線群の交点に隣接し配置されたスイ
ッチング素子群より構成され、前記スイッチング素子群
はアルミニウムまたはアルミニウム合金より構成された
ゲート電極、スイッチング素子群のチャネルと前記ゲー
ト電極の間に介され、アルミニウムまたはアルミニウム
合金より構成された第１陽極酸化膜およびタンタルまた
はタンタル合金より構成された第２陽極酸化膜よりなる
ゲート絶縁膜を具備することを特徴とする平板表示装置
を提供する。
【００１３】前記各ゲート配線群の端子部は前記ゲート
電極と同種の金属よりなったアルミニウム金属層と、前
記第２陽極酸化膜の金属と同種の金属からなり前記アル
ミニウム金属層の端部を覆う金属パッド層と、前記金属
パッド層の端子部を覆う透明電極層を具備する。かつ、
前記各ゲート配線群は前記第２陽極酸化膜を構成する金
属および前記第１陽極酸化膜を構成する金属との積層構
造より構成されており、前記各ゲート配線上に形成され
る絶縁膜は少なくとも前記第１陽極酸化膜を含む。
【００１４】かつ、前記第２陽極酸化膜は各ゲート配線
部、ＴＦＴ部および付加容量部上に形成され、前記各ゲ
ート配線は誘電体膜を介して隣接した画素電極とオーバ
ラップされ前記第１陽極酸化膜の原料金属と同種の金属
よりなった付加容量電極を具備する。また、前記誘電体
膜は前記第１および第２陽極酸化膜の積層構造より構成
され、前記タンタル系合金はタンタルモリブデンより構
成することができる。
【００１５】また、前記各配線群の端子部は前記第２陽
極酸化膜の原料金属と同種の金属よりなった金属パッド
層と、前記金属パッド層の端子部を覆う透明電極層を具
備する。また、前記ゲート絶縁膜は少なくとも１層以上
の絶縁膜をさらに具備することもできる。前記他の目的
を達成するために、透明基板上に陽極酸化が可能な少な
くとも２種以上の金属層を順次に形成する工程と、前記
金属層中いずれか１つの金属層は完全に陽極酸化させ、
他の１つの金属層は部分陽極酸化されるように陽極酸化
させる工程を具備したことを特徴とする平板表示装置の
製造方法を提供する。
【００１６】前記陽極酸化工程は次のように遂行され
る。第１電圧で第１所定期間いずれか１つの金属層を陽
極酸化したのち、前記第１電圧より高電圧の第２電圧で
他の１つの金属層を第２所定時間陽極酸化し、前記第１
所定時間は前記いずれか１つの金属層が５０〜９８％程
度陽極酸化される時間であり、前記第２所定時間は、前
記いずれか１つの金属層が完全に陽極酸化され、同時に
前記他の１つの金属層が前もって設定された配線抵抗値
を満足する範囲内で部分陽極酸化される時間と定める。
【００１７】前記いずれか１つの金属層はタンタルまた
はタンタル系合金で形成し、前記他の１つの金属層はア
ルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金で
形成する。また、前記少なくとも２種以上の金属層を順
次に形成する工程は、前記基板上に前記他の１つの金属
層を形成した後写真食刻工程によってパターンを形成す
る工程と、前記パターンに形成された基板上の全面に前
記いずれか１つの金属層を均一な厚さで形成する工程を
具備する。
【００１８】また、前記少なくとも２種以上の金属層を
順次に形成する工程は前記基板上の全面に前記いずれか
１つの金属層を形成する工程と、前記形成されたいずれ
か１つの金属層上に前記他の１つの金属層を形成した後
写真食刻工程によってパターンを形成する工程を具備
し、前記いずれか１つの金属層の厚さは１００〜２００
０Å程度で形成する。
【００１９】前記他の目的を達成するため本発明の１つ
の態様による平板表示装置の製造方法は、透明基板上に
アルミニウムで第１金属層を形成する工程と、前記第１
金属層をパタニングし第１金属パターンを形成する工程
と、前記第１金属パターンに形成された基板の全面にタ
ンタルまたはタンタル合金で第２金属層を形成する工程
と、前記第２金属層上に端子部形成用としてフォトレジ
ストパターンを形成する工程と、前記フォトレジストパ
ターンが形成された基板を多段階に陽極酸化してゲート
電極、ゲート電極配線およびキャパシタの第１電極を同
時に形成することを特徴とする。
【００２０】前記陽極酸化時第２金属層は全面陽極酸化
され第１金属パターンは部分陽極酸化される。本発明の
他の態様による平板表示装置の製造方法は、透明基板上
にタンタルまたはタンタル合金で露出している第２金属
層を形成する工程と、前記第２金属層上にアルミニウム
またはアルミニウム合金で第１金属パターンを形成する
工程と、前記第１金属パターン上に端子部形成用として
フォトレジストパターンを形成する工程と、前記フォト
レジストパターンが形成された基板を多段階に陽極酸化
してゲート電極、ゲート配線およびキャパシタの第１電
極を同時に形成することを特徴とする。
【００２１】前記陽極酸化時露出している第２金属層は
全面陽極酸化され第１金属パターンは部分陽極酸化され
る。本発明の他の態様による平板表示装置の製造方法
は、透明基板上にアルミニウムまたはアルミニウム合金
で第１金属層を形成する工程と、前記第１金属層をパタ
ニングして容量部、ＴＦＴ部および端子部に第１金属パ
ターンを形成する工程と、前記第１金属パターンが形成
された基板上にタンタルまたはタンタル合金で第２金属
層を形成する工程と、ゲート配線部上にアルミニウムま
たはアルミニウム合金で第３金属パターンを形成する工
程と、前記第１金属パターン上に端子部形成用としてフ
ォトレジストパターンを形成する工程と、前記フォトレ
ジストパターンが形成された基板を多段階に陽極酸化し
てゲート電極、ゲート配線およびキャパシタの第１電極
を同時に形成することを特徴とする。
【００２２】前記陽極酸化時露出されている第２金属層
は全面陽極酸化され前記第１および第３金属パターンは
部分陽極酸化される。本発明のさらに他の態様による平
板表示装置の製造方法は、透明基板上にタンタルまたは
タンタル合金で第２金属層を形成する工程と、前記第２
金属層上にアルミニウムまたはアルミニウム合金で第１
金属パターンを形成する工程と、前記第１金属パターン
上にタンタルまたはタンタル合金で第３金属層を形成す
る工程と、前記第３金属層上に端子部形成用としてフォ
トレジストパターンを形成する工程と、前記フォトレジ
ストパターンが形成された基板を多段階に陽極酸化して
ゲート電極、ゲート配線およびキャパシタの第１電極を
同時に形成することを特徴とする。
【００２３】前記露出している第２金属層および第３金
属層は全面陽極酸化され前記第１金属パターンは部分陽
極酸化される。
【００２４】
【作用】本発明によれば、第１陽極酸化膜（Al2O3)／第
２陽極酸化膜（Ta2O5)の二重絶縁膜構造の形成で漏洩電
流特性が強化される。かつ、破壊電圧が向上しながらも
高誘電率を有するゲート絶縁膜を容易に得ることができ
る。また第２および第３陽極酸化膜（Ta2O5)の全面形成
でガラス基板を後続する工程の化学ガス等の浸食から保
護し得る。
【００２５】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図４は本発明を説明するための液晶表示装置
のゲート配線の平面レイアウトの一例であり、部材番号
１３０はゲート配線部分を示し、部材番号１３２はゲー
ト電極部分を示す。図５〜図８は本発明の各態様による
多段階陽極酸化法によって形成された平板表示装置を説
明するためのもので、図４のIV−IV′による断面図であ
る。
【００２６】図５は本発明の第１態様による多段階陽極
酸化方式によってゲート電極部分およびゲート配線部分
の形成を説明するための図面である。図５を参照すれ
ば、基板１００上に１０００〜１００００Å程度の厚さ
でアルミニウム（Ａｌ）またはアルミニウム合金を形成
した後パタニングして第１金属層１０２、１０２’を形
成する。前記第１金属層１０２、１０２’はゲート配線
部分およびゲート電極部分として使用される。次いで、
第２金属層として例えばタンタル（Ｔａ）またはタンタ
ル合金を第１金属層１０２、１０２’が形成された基板
の全面に堆積する。続けて、基板１００を陽極酸化溶液
の中に入れ前記形成された第２金属層の厚さの５０〜９
８％程度まで低電圧で全体的に均一に陽極酸化を実施す
る。次に、高電圧で第２金属層および第１金属層１０２
の陽極酸化を実施するが、この際第２金属層を通じて基
板全体に電流が供給されるので第２金属層は基板全表面
でとても均一に陽極酸化され、第２陽極酸化膜１０８を
形成し、第１金属層１０２は部分陽極酸化され第１陽極
酸化膜１０４を形成する。前記第１陽極酸化膜の化学式
の一例は Al2O3であり、第２陽極酸化膜の化学式は Ta2
O5である。
【００２７】また、前記第２金属層は基板全面にかけて
形成されているので、前記陽極酸化時透明に陽極酸化す
べきである。従って、前記第２金属層の堆積厚さは陽極
酸化時陽極酸化膜の厚さが印加される電圧に比例するた
め陽極酸化電圧の最大値によって変わる。ここで、前記
陽極酸化に対してさらに詳細に説明する。
【００２８】金属の陽極酸化時陽極酸化膜の厚さは印加
される電圧に比例し、従って陽極酸化を目標とする陽極
酸化膜厚さに該当する電圧を固定させたのち電流と時間
を制御して陽極酸化を実施する。固定された電圧下で陽
極酸化の面積、電流、時間に対して陽極酸化される金属
層の厚さを次の式に示す。 Ｔｍ＝Ｃ×Ｉｔ／Ａ Ｔｍ：陽極酸化膜の厚さ Ｃ：金属固有の陽極酸化定数 Ｉ：電流（ｍＡ） ｔ：時間（ｍｉｎ） Ａ：陽極酸化面積（cm2） また、全面蒸着された金属層を全面陽極酸化するとき、
電極からの距離に従う陽極酸化速度の差によって、陽極
酸化時電極から近い部分は電極から遠い部分の陽極酸化
が完全になる前にまず全面陽極酸化されるため、電極か
ら遠い部分の電流供給が遮断されるので均一な全面陽極
酸化膜を得ることが不可能である。
【００２９】従って、本発明において第１段階で前記第
２金属層の厚さの５０〜９８％程度まで低電圧で全体的
に均一に陽極酸化を実施する。次に、第２段階で高電圧
で前記第１段階で残っている第２金属層を通じて基板全
体に均一に電流が供給される。これにより、前記第２金
属層は基板の表面で極めて均一に全面陽極酸化され第１
金属層は部分陽極酸化されるようになる。
【００３０】従って金属層の陽極酸化時、前記第１およ
び第２段階を使用する本発明の多段階陽極酸化によれ
ば、極めて均一な高透過率の全面陽極酸化膜が得られ
る。図６は本発明の第２態様による多段階陽極酸化方式
によってゲート電極部分およびゲート配線部分の形成を
説明するための図面である。具体的に、図６は基板１０
０上にまず第２金属層１０６、１０６’を全面に堆積
し、その上に第１金属層１０２、１０２’でゲート配線
パターンを形成することを除いては前記図５と同一であ
る。
【００３１】さらに詳細には、基板１００上に第２金属
層１０６、１０６’として例えばタンタル（Ｔａ）また
はタンタル合金を全面に堆積する。続けて、１０００〜
１００００Å程度の厚さでアルミニウム（Ａｌ）または
アルミニウム合金を形成した後パタニングして第１金属
層１０２、１０２’を形成する。前記第１金属層はゲー
ト電極部分およびゲート配線部分として使用される。次
いで、基板１００を陽極酸化溶液の中に入れ、前記形成
された露出している第２金属層の厚さの５０〜９８％程
度まで低電圧で全体的に均一に陽極酸化を実施した後、
高電圧で露出されている第２金属層１０６、１０６’お
よび第１金属層１０２、１０２’の陽極酸化を実施す
る。
【００３２】こうなると、前記図６の構造は基板上にと
ても均一に全面陽極酸化された第２陽極酸化膜１０８を
形成し、第１金属層１０２、１０２’は部分陽極酸化さ
れ第１陽極酸化膜を形成する。また、ゲート電極および
ゲート配線の下にセルフアラインで第２金属層１０６、
１０６’が陽極酸化されることなく残るため、この第２
金属層がゲート配線の冗長配線として作用してゲート配
線断線を防止しうる。
【００３３】図７は本発明の第３態様による多段階陽極
酸化方式によるゲート電極部分およびゲート配線部分の
形成を説明するための図面である。図７の構造は、ＴＦ
Ｔのゲート電極部分は図５に示したように第１金属層１
０２を形成した後パタニングしその上に第２金属層を積
層して多段階陽極酸化し、ゲート配線部分は図６に示し
たように第２金属層１０６をまず積層し、その上に第１
金属層１０２’でゲート配線パターンを形成した後、多
段階陽極酸化を実施することを示す。
【００３４】このように、前記図７の構造はゲート電極
およびゲート配線上に第１陽極酸化膜１０４が形成され
ており、ゲート配線の下部に第２金属層が形成されてお
り、基板の全面にかけて第２陽極酸化膜１０８が形成さ
れた構造になる。図８は本発明の第４態様による多段階
陽極酸化方式によってゲート電極部分およびゲート配線
部分の形成を説明するための図面である。
【００３５】具体的に、図８は第３陽極酸化膜１１０を
ゲート電極部分およびゲート配線部分上に形成したこと
を除いては前記図６と同一である。さらに詳細に、基板
１００上に第２金属層１０６、１０６’として例えばタ
ンタル（Ｔａ）またはタンタル合金を全面に形成する。
続けて、１０００〜１００００Å程度の厚さでアルミニ
ウム（Ａｌ）またはアルミニウム合金を形成した後パタ
ニングして第１金属層１０２、１０２’を形成する。前
記第１金属層１０２、１０２’はゲート配線およびゲー
ト電極として使用される。次に、第３金属層として例え
ばタンタル（Ｔａ）またはタンタル合金を前記第１金属
層１０２、１０２’の全面に形成する。次いで、第２段
階陽極酸化を利用して前記第１金属層および第３金属層
を陽極酸化する。こうなると、ゲート電極およびゲート
配線上に第３陽極酸化膜１１０が形成される。前記第３
陽極酸化膜の化学式は一例で前記第２陽極酸化膜と同一
にTa2O5である。
【００３６】以上で、第１金属層の一例で使用したアル
ミニウムまたはアルミニウム合金は第２金属層および第
３金属層で使用したタンタルまたはタンタル合金（例え
ばＴａ）に比べて１桁程度抵抗が低い。また、第１陽極
酸化膜（ Al2O3）は第２、第３陽極酸化膜（ Ta2O5）よ
りリーク電流レベルが低く、破壊電圧も７ＭＶ／Ｃｍ程
度にシリコン窒化膜（SiNx）とほぼ類似である。
【００３７】また、第２および第３陽極酸化膜（ Ta
2O5）は高誘電率を有するので、ゲート電極絶縁膜およ
び付加容量部の誘電体として使用される場合にはＴＦＴ
のｇm を増大させる効果があり、付加容量が占める面積
を減らすことができ開口率を高め得る。また、第２およ
び第３陽極酸化膜（ Ta2O5）は耐熱・耐酸性が強いため
基板保護膜に使用して基板内の異常染みまたは蒸着され
た膜の白剥離現像等を防止しうる。
【００３８】また、第１金属層と第２金属層の膜ストレ
スの相互弛緩を通じて第１金属層のヒルロックを抑制し
うる。また、第１金属層と第２金属層の界面における第
１金属層の結晶欠陥を中心として第１金属層の拡散（Di
ffusion)を活性化して第１金属層（Ａｌ）のヒルロック
発生を抑制しうる。従って、ゲート電極の表面を滑らか
に形成しうるためＴＦＴ特性を向上させゲートとソース
とドレインの間の電気的短絡も防止することができる。
【００３９】また、ゲート配線の構造を第１金属層およ
び第２金属層の二重構造で形成することによりゲート配
線の断線問題も解決するこどかでき、全面陽極酸化膜に
よってゲート電極、ゲート配線および付加容量の第１電
極のステップカバーリジを向上させ得る。図９は本発明
による液晶表示装置の平面レイアウトを示し、部材番号
１３４はゲート配線部分を示し、部材番号１３６はゲー
ト電極部分を示す。図１０Ａ、図１０Ｂ、図１１Ｃおよ
び図１１Ｄは本発明による望ましい第１実施例による断
面図である。
【００４０】さらに詳細に、図１０Ａは前記図９のＶ−
Ｖ′に沿って配線交差部を示す断面図であり、図１０Ｂ
は前記図９のVI−VI′に沿ってＴＦＴ部を示す断面図で
あり、図１１Ｃは前記図９のVII −VII ′に沿って付加
容量部を示す断面図であり、図１１Ｄは端子部の断面図
を示す。図１０Ａ、図１０Ｂ、図１１Ｃおよび図１１Ｄ
で、前述した図５に示したように、多段階陽極酸化方式
によってゲート電極およびゲート配線を形成する。具体
的に、ガラス基板１００上にアルミニウム（Ａｌ）を１
０００〜１００００Å程度の厚さで形成した後パタニン
グして第１金属層１０２を形成する。前記第１金属層１
０２はゲート配線部分、ゲート電極部分およびキャパシ
タの第１電極として使用される。次に、前記結果物の上
に第２金属層１０６でタンタル（Ｔａ）を１００〜２０
００Å程度の厚さで蒸着する。次いで、端子部にフォト
レジストパターンを形成した後、本発明による前記図５
と関連して前述した２段階陽極酸化法によって第１およ
び第２金属層の陽極酸化を実施する。また、第２金属層
の陽極酸化時生成される第２陽極酸化膜１０８（ Ta
2O5）の厚さは２００〜５００Å程度にする。前記陽極
酸化を実施すると、図１１Ｄに示したように端子部で第
１金属層１０２の端部上に第２金属層１０６が残って端
子パッドとして提供される。次いで、前記フォトレジス
トパターンを除去する。
【００４１】次に、窒化膜または酸化膜のような絶縁物
質が蒸着され絶縁膜１１２を形成する。そして、非晶質
シリコンおよび窒化シリコンを順次に堆積する。その
後、食刻阻止層として窒化シリコン層１１６を通常の写
真食刻工程によってＴＦＴのチャネル上に形成する。続
けて、不純物（例えば燐）ドープされた非晶質シリコン
を堆積しその上に信号配線用金属を堆積する。信号配線
１２０およびＴＦＴのソース／ドレインパターン１１８
を通常の写真食刻工程によって形成する。この際非晶質
シリコン層１１４と共にパタニングされる。次に、端子
部上の絶縁膜１１２の一部を除去した後にＩＴＯのよう
な透明電極層を堆積しパタニングして画素電極１２２と
端子パッド１２４を形成する。続けて保護膜（図示せ
ず）を覆ってＴＦＴ基板を形成する。
【００４２】前記第１実施例ではＴＦＴ部のゲート絶縁
膜が第１陽極酸化膜（ Al2O3）／第２陽極酸化膜（ Ta2
O5）／シリコン窒化膜（SiNx）の３層構造から形成され
る。従って優秀なＴＦＴ特性を得ることができ、アルミ
ニウムでゲート配線を形成することによりゲート時間の
遅延を減少させうる。また、端子部のアルミニウム層
（Ａｌ）とＩＴＯ膜の間にタンタル（Ｔａ）層が陽極酸
化時自動的に介されるため、別途の端子パッド用金属パ
ターン工程が省略できて工程を単純化させることがで
き、全面に形成された陽極酸化膜１０８によってガラス
基板を保護し得る。従って、前記工程単純化のための不
良減少で収率向上を期待することができる。
【００４３】図１２Ａ、図１２Ｂ、図１３Ｃおよび図１
３Ｄは本発明の望ましい第２実施例を示した断面図であ
る。さらに詳細に、図１２Ａは前記図９のＶ−Ｖ′に沿
って配線交差部を示す断面図であり、図１２Ｂは前記図
８のVI−VI′に沿ってＴＦＴ部を示す断面図であり、図
１３Ｃは前記図８のVII −VII ′に沿って付加容量部を
示す断面図であり、図１３Ｄは端子部の断面図を示す。
【００４４】第２実施例は前述した図６に示したように
ゲート電極およびゲート配線を形成し、多段階陽極酸化
後の工程は前記第１実施例と同一である。具体的に、基
板１００上に第２金属層１０６として例えばタンタル
（Ｔａ）を１００〜２０００Å程度の厚さで全面に堆積
する。次いで、１０００〜１００００Å程度の厚さで第
１金属層１０２として例えばアルミニウム（Ａｌ）を堆
積し通常の写真食刻工程によってパターン化してゲート
配線、ゲート電極およびキャパシタの第１電極を形成す
る。続けて、端子部に形成された第１金属層１０２上に
フォトレジストパターンを形成した後、前記図５に前述
したように２段階陽極酸化を実施する。次に、前記第１
実施例と同一に後工程を実施する。
【００４５】第２実施例でゲート電極およびゲート配線
の下にセルフアラインで第２金属層１０６が陽極酸化さ
れなく、ゲート絶縁膜は第１陽極酸化膜（ Al2O3）／シ
リコン窒化膜（SiNx）の二重膜で形成され付加容量およ
び端子パッドは第２金属層１０６（Ｔａ）より形成され
る。従って、ゲート配線およびゲート電極が二重構造
（Ａｌ／Ｔａ）になり、前記第２金属層がゲート配線の
冗長配線で作用としてゲート配線の断線を防止すること
ができる。
【００４６】図１４Ａ、図１４Ｂ、図１５Ｃおよび図１
５Ｄは本発明の望ましい第３実施例を示した断面図であ
る。さらに詳細に、図１４Ａは前記図９のＶ−Ｖ′に沿
って配線交差部を示す断面図であり、図１４Ｂは前記図
９のVI−VI′に沿ってＴＦＴ部を示す断面図であり、図
１５Ｃは前記図９のVII −VII ′に沿って付加容量部を
示す断面図であり、図１５Ｄは端子部の断面図を示す。
【００４７】第３実施例は前述した図７に示したように
ゲート電極およびゲート配線を形成し、多段階陽極酸化
後の工程は前記第１実施例と同一である。具体的に、基
板１００上にアルミニウム（Ａｌ）を形成する。前記ア
ルミニウムをパタニングして第１金属層１０２を形成す
る。第１金属層１０２はそれぞれゲート電極、付加容量
の下部電極および端子部のパターンとして使用される。
続けて、基板１００の全面に第２金属層１０６として例
えばタンタル（Ｔａ）を１００〜２０００Å程度の厚さ
で全面に堆積する。次に、前記第２金属層１０６上にア
ルミニウムを形成した後パタニングしてゲート配線１０
２’を形成する。
【００４８】次いで、端子部にフォトレジストパターン
を形成した後、前記図６に前述したように２段階陽極酸
化を実施した後、前記第１実施例と同一に後工程を実施
する。従って、ゲート配線は第２金属層（Ｔａ）／第１
金属層（Ａｌ）の二重構造としゲート絶縁膜および付加
容量の誘電体膜は第１陽極酸化膜（ Al2O3）／第２陽極
酸化膜（ Ta2O5）／シリコン窒化膜（SiNx）の３層構造
で形成する。これはゲート配線の断線問題を解決しＴＦ
Ｔの特性および付加容量を向上させうる。
【００４９】図１６Ａ、図１６Ｂ、図１７Ｃおよび図１
７Ｄは本発明の望ましい第４実施例を示した断面図であ
る。さらに詳細に、図１６Ａは前記図９のＶ−Ｖ′に沿
って配線交差部を示す断面図であり、図１６Ｂは前記図
９のVI−VI′に沿ってＴＦＴ部を示す断面図であり、図
１７Ｃは前記図９のVII −VII ′に沿って付加容量部を
示す断面図であり、図１７Ｄは端子部の断面図を示す。
【００５０】第４実施例は前述した図８に示したように
ゲート電極およびゲート配線を形成し、多段階陽極酸化
後の工程は前記第１実施例と同一である。具体的に、基
板１００上にタンタル（Ｔａ）を全面に堆積して第２金
属層１０６を形成する。続けて、１０００〜１００００
Å程度の厚さでアルミニウム（Ａｌ）を堆積し第１金属
層１０２を形成する。前記第１金属層および第２金属層
はゲート配線およびゲート電極で使用される。次に、前
記ゲート電極およびゲート配線上にタンタル（Ｔａ）ま
たはタンタル合金を全面に堆積して第３金属層を形成す
る。次いで、端子部にフォトレジストパターンを形成し
た後、前記図８に示したように２段階陽極酸化を実施す
る。こうすれば、ゲート電極およびゲート配線上に第３
陽極酸化膜１０８が形成される。次いで、前記第１実施
例と同一に後工程を実施する。
【００５１】従って、第４実施例は全ての電極構造を第
２金属層（Ｔａ）／第１金属層（Ａｌ）の二重構造から
形成し、全ての電極間の絶縁膜を第１陽極酸化膜（ Al2
O3）／第３陽極酸化膜（ Ta2O5）／シリコン窒化膜（Si
Nx）の３層構造で形成し得る。以上本発明を前記の実施
例をあげて詳細に説明したが、本発明はこれに制限され
ず、当業者の通常の知識の範囲内でその変形や改良が可
能なのはもちろんである。
【００５２】
【発明の効果】以上のように本発明ではＡｌ／Ｔａ、Ｔ
ａ／Ａｌ、Ｔａ／Ａｌ／Ｔａの積層構造を形成した後、
２段階陽極酸化を実施してタンタル（Ｔａ）は全面陽極
酸化しアルミニウム（Ａｌ）は部分陽極酸化することに
よりアルミニウム（Ａｌ）のヒルロック発生を抑制する
ことができ、二重配線構造形成で断線問題を解決し得
る。
【００５３】また、第１陽極酸化膜（ Al2O3）／第２陽
極酸化膜（ Ta2O5）の二重絶縁膜構造形成で漏洩電流特
性が強化され破壊電圧が向上されながらも高誘電率を有
する絶縁膜を容易に得られるため、層間のショート問題
を解決することができＴＦＴの特性を向上させこともで
き付加容量を増大させうる。また、第２および第３陽極
酸化膜（ Ta2O5）の全面成形でガラス基板を後続く工程
の化学ガス等の浸食から保護することができ、全表面に
均一に形成された陽極酸化膜（ Ta2O5）の厚さ調節で要
求波長における液晶表示装置の光特性を向上させうる。
【図面の簡単な説明】
【図１】従来の液晶表示装置の平面レイアウトを示す図
である。
【図２】Ａは前記図１のＩ−Ｉ′による断面図であり、
Ｂは前記第１のII−II′による断面図である。
【図３】Ｃは前記図１のIII −III ′による断面図であ
り、Ｄは端子部の断面を示す断面図である。
【図４】本発明を説明するための液晶表示装置のゲート
配線の平面レイアウトの一例を示す図である。
【図５】本発明の各態様に従う多段階陽極酸化法によっ
て形成された平板表示装置を説明するため図４のIV−I
V′による断面図である。
【図６】本発明の各態様に従う多段階陽極酸化法によっ
て形成された平板表示装置を説明するため図４のIV−I
V′による断面図である。
【図７】本発明の各態様に従う多段階陽極酸化法によっ
て形成された平板表示装置を説明するため図４のIV−I
V′による断面図である。
【図８】本発明の各態様に従う多段階陽極酸化法によっ
て形成された平板表示装置を説明するため図４のIV−I
V′による断面図である。
【図９】本発明による液晶表示装置の平面レイアウトを
示す図である。
【図１０】本発明による望ましい第１実施例により、Ａ
は前記図９のＶ−Ｖ′、ＢはVI−VI′による断面図であ
る。
【図１１】本発明による望ましい第１実施例により、Ｃ
は前記図９のVII −VII ′による断面図であり、Ｄは端
子部の断面図である。
【図１２】本発明による望ましい第２実施例により、Ａ
は前記図９のＶ−Ｖ′による断面図であり、ＢはVI−V
I′による断面図である。
【図１３】本発明による望ましい第２実施例により、Ｃ
は前記図９のVII −VII ′による断面図であり、Ｄは端
子部の断面図である。
【図１４】本発明による望ましい第３実施例により、Ａ
は前記図９のＶ−Ｖ′による断面図であり、ＢはVI−V
I′による断面図である。
【図１５】本発明による望ましい第３実施例により、Ｃ
は前記図９のVII −VII ′による断面図であり、Ｄは端
子部の断面図である。
【図１６】本発明による望ましい第４実施例により、Ａ
は前記図９のＶ−Ｖ′による断面図であり、ＢはVI−V
I′による断面図である。
【図１７】本発明による望ましい第４実施例により、Ｃ
は前記図９のVII −VII ′による断面図であり、Ｄは端
子部の断面図である。
【符号の説明】
１００ 基板（透明基板） １０２ 第１金属層（複数のゲート配線
群、スイッチング素子、ゲート電極、アルミニウム金属
層） １０４ 第１陽極酸化膜（スイッチング素
子、ゲート絶縁膜） １０６ 第２金属層（金属パッド層） １０８ 第２陽極酸化膜（スイッチング素
子、ゲート絶縁膜） １１０ 第３陽極酸化膜 １１２ 絶縁膜 １１４ 非晶質シリコン層 １１６ 窒化シリコン層 １１８ ソース／ドレインパターン １２０ 信号配線（複数の信号配線群） １２２ 画素電極 １２４ 端子パッド（透明電極層） １３０、１３４ ゲート配線部分 １３２、１３６ ゲート電極部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 21/822 (72)発明者 權 寧贊 大韓民国 ソウル特別市 永登浦区 汝矣 島洞 50番地 示範アパート ２棟 111 号 (72)発明者 張 元基 大韓民国 ソウル特別市 松坡区 梧琴洞 164番地 雨唱アパート ３棟 901号

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 透明基板と、 前記透明基板上に形成された複数のゲート配線群と、 前記複数のゲート配線群と交差するように配置された複
    数の信号配線群と、 前記各ゲート配線群と各信号配線群の交点に隣接して配
    置されたスイッチング素子群より構成され、前記スイッ
    チング素子群はアルミニウムまたはアルミニウム合金か
    ら構成されたゲート電極、前記スイッチング素子群のチ
    ャネルと前記ゲート電極の間に介し、アルミニウムまた
    はアルミニウム合金より構成された第１陽極酸化膜およ
    びタンタルまたはタンタル合金より構成された第２陽極
    酸化膜からなるゲート絶縁膜を具備することを特徴とす
    る平板表示装置。
  2. 【請求項２】 前記各ゲート配線群の端子部は前記ゲー
    ト電極と同種の金属よりなったアルミニウム金属層と、
    前記第２陽極酸化膜の金属と同種の金属よりなり前記ア
    ルミニウム金属層の端部を覆う金属パッド層と、前記金
    属パッド層の端子部を覆う透明電極層を具備することを
    特徴とする請求項１記載の平板表示装置。
  3. 【請求項３】 前記各ゲート配線群は前記第２陽極酸化
    膜を構成する金属および前記第１陽極酸化膜を構成する
    金属との積層構造より構成されていることを特徴とする
    請求項１記載の平板表示装置。
  4. 【請求項４】 前記各ゲート配線上に形成される絶縁膜
    は少なくとも前記第１陽極酸化膜を含むことを特徴とす
    る請求項１記載の平板表示装置。
  5. 【請求項５】 前記第２陽極酸化膜は各ゲート配線部、
    ＴＦＴ部および付加容量部上に形成されたことを特徴と
    する請求項１記載の平板表示装置。
  6. 【請求項６】 前記各ゲート配線は誘電体膜を介して隣
    接した画素電極とオーバラップされ前記第１陽極酸化膜
    の金属と同種の金属よりなった容量電極を具備すること
    を特徴とする請求項１記載の平板表示装置。
  7. 【請求項７】 前記誘電体膜は前記第１および第２陽極
    酸化膜の積層構造より構成されていることを特徴とする
    請求項６記載の平板表示装置。
  8. 【請求項８】 前記タンタル系合金はタンタルモリブデ
    ンであることを特徴とする請求項１記載の平板表示装
    置。
  9. 【請求項９】 前記各配線群の端子部は前記第２陽極酸
    化膜の金属と同種の金属よりなった金属パッド層と、前
    記金属パッド層の端子部を覆う透明電極層を具備するこ
    とを特徴とする請求項１記載の平板表示装置。
  10. 【請求項１０】 前記ゲート絶縁膜は少なくとも１層以
    上の絶縁膜をさらに具備したことを特徴とする請求項４
    記載の平板表示装置。
  11. 【請求項１１】 透明基板上に陽極酸化が可能な少なく
    とも２種以上の金属層を順次に形成する工程と、 前記金属層中いずれか１つの金属層は完全に陽極酸化さ
    せ、他の１つの金属層は部分陽極酸化されるように陽極
    酸化させる工程を具備したことを特徴とする平板表示装
    置の製造方法。
  12. 【請求項１２】 前記陽極酸化工程は第１電圧で第１所
    定期間いずれか１つの金属層を陽極酸化した後、前記第
    １電圧より高電圧の第２電圧で他の１つの金属層を第２
    所定時間陽極酸化することを特徴とする請求項１１記載
    の平板表示装置の製造方法。
  13. 【請求項１３】 前記第１所定時間は前記いずれか１つ
    の金属層を５０〜９８％程度陽極酸化する時間であるこ
    とを特徴とする請求項１２記載の平板表示装置の製造方
    法。
  14. 【請求項１４】 前記第２所定時間は前記いずれか１つ
    の金属層が完全に陽極酸化されると共に前記他の１つの
    金属層が前もって設定された配線抵抗値を満足する範囲
    内で部分陽極酸化される時間であることを特徴とする請
    求項１２記載の平板表示装置の製造方法。
  15. 【請求項１５】 前記いずれか１つの金属層はタンタル
    またはタンタル系合金で形成することを特徴とする請求
    項１１記載の平板表示装置の製造方法。
  16. 【請求項１６】 前記他の１つの金属層はアルミニウム
    （Ａｌ）またはアルミニウム（Ａｌ）合金で形成するこ
    とを特徴とする請求項１１記載の平板表示装置の製造方
    法。
  17. 【請求項１７】 前記少なくとも２種以上の金属層を順
    次に形成する工程は前記基板上に前記他の１つの金属層
    を形成した後、写真食刻工程によってパターンを形成す
    る工程と、前記パターンが形成された基板上の全面に前
    記いずれか１つの金属層を均一な厚さで形成する工程を
    具備することを特徴とする請求項１１記載の平板表示装
    置の製造方法。
  18. 【請求項１８】 前記少なくとも２種以上の金属層を順
    次に形成する工程は前記基板上の全面に前記いずれか１
    つの金属層を形成する工程と、前記形成されたいずれか
    １つの金属層上に前記他の１つの金属層を形成した後、
    写真食刻工程によってパターンを形成する工程を具備す
    ることを特徴とする請求項１１記載の平板表示装置の製
    造方法。
  19. 【請求項１９】 前記いずれか１つの金属層の厚さは１
    ００〜２０００Å程度で形成することを特徴とする請求
    項１１記載の平板表示装置の製造方法。
  20. 【請求項２０】 透明基板上にアルミニウムで第１金属
    層を形成する工程と、 前記第１金属層をパタニングし第１金属パターンを形成
    する工程と、 前記第１金属パターンが形成された基板の全面にタンタ
    ルまたはタンタル合金で第２金属層を形成する工程と、 前記第２金属層上に端子部形成用としてフォトレジスト
    パターンを形成する工程と、 前記フォトレジストパターンが形成された基板を多段階
    に陽極酸化してゲート電極、ゲート電極配線およびキャ
    パシターの第１電極を同時に形成することを特徴とする
    平板表示装置の製造方法。
  21. 【請求項２１】 前記陽極酸化時第２金属層は全面陽極
    酸化され第１金属パターンは部分陽極酸化されることを
    特徴とする請求項２０記載の平板表示装置の製造方法。
  22. 【請求項２２】 透明基板上にタンタルまたはタンタル
    合金で第２金属層を形成する工程と、 前記第２金属層上にアルミニウムまたはアルミニウム合
    金で第１金属パターンを形成する工程と、 前記第１金属パターン上に端子部形成用としてフォトレ
    ジストパターンを形成する工程と、 前記フォトレジストパターンが形成された基板を多段階
    に陽極酸化してゲート電極、ゲート配線およびキャパシ
    タの第１電極を同時に形成することを特徴とする平板表
    示装置の製造方法。
  23. 【請求項２３】 前記陽極酸化時露出している第２金属
    層は全面陽極酸化され第１金属パターンは部分陽極酸化
    されることを特徴とする請求項２２記載の平板表示装置
    の製造方法。
  24. 【請求項２４】 透明基板上にアルミニウムまたはアル
    ミニウム合金で第１金属層を形成する工程と、 前記第１金属層をパタニングし容量部、ＴＦＴ部および
    端子部に第１金属パターンを形成する工程と、 前記第１金属パターンが形成された基板上にタンタルま
    たはタンタル合金で第２金属層を形成する工程と、 ゲート配線部上にアルミニウムまたはアルミニウム合金
    で第３金属パターンを形成する工程と、 前記第１金属パターン上に端子部形成用としてフォトレ
    ジストパターンを形成する工程と、 前記フォトレジストパターンが形成された基板を多段階
    に陽極酸化してゲート電極、ゲート配線およびキャパシ
    タの第１電極を同時に形成することを特徴とする平板表
    示装置の製造方法。
  25. 【請求項２５】 前記陽極酸化時露出している第２金属
    層は全面陽極酸化され前記第１および第３金属パターン
    は部分陽極酸化されることを特徴とする請求項２４記載
    の平板表示装置の製造方法。
  26. 【請求項２６】 透明基板上にタンタルまたはタンタル
    合金で第２金属層を形成する工程と、 前記第２金属層上にアルミニウムまたはアルミニウム合
    金で第１金属パターンを形成する工程と、 前記第１金属パターン上にタンタルまたはタンタル合金
    で第３金属層を形成する工程と、 前記第３金属層上に端子部形成用としてフォトレジスト
    パターンを形成する工程と、 前記フォトレジストパターンが形成された基板を多段階
    に陽極酸化してゲート電極、ゲート配線およびキャパシ
    タの第１電極を同時に形成することを特徴とする平板表
    示装置の製造方法。
  27. 【請求項２７】 前記陽極酸化時露出している第２金属
    層および第３金属層は全面陽極酸化され、前記第１金属
    パターンは部分陽極酸化されることを特徴とする請求項
    ２６記載の平板表示装置の製造方法。
JP9738994A 1993-05-12 1994-05-11 平板表示装置およびその製造方法 Pending JPH0715017A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019930008171A KR970004885B1 (ko) 1993-05-12 1993-05-12 평판표시장치 및 그 제조방법
KR1993P8171 1993-05-12

Publications (1)

Publication Number Publication Date
JPH0715017A true JPH0715017A (ja) 1995-01-17

Family

ID=19355321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9738994A Pending JPH0715017A (ja) 1993-05-12 1994-05-11 平板表示装置およびその製造方法

Country Status (3)

Country Link
US (1) US5643817A (ja)
JP (1) JPH0715017A (ja)
KR (1) KR970004885B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
EP0898785A1 (en) * 1996-03-27 1999-03-03 Hyundai Electronics America Active matrix displays and method of making
JPH11121783A (ja) * 1997-10-09 1999-04-30 Canon Inc 光検出装置およびその製造方法
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
CN100368906C (zh) * 2002-01-25 2008-02-13 三洋电机株式会社 显示器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417605B1 (en) * 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
TW289864B (ja) * 1994-09-16 1996-11-01 Micron Display Tech Inc
US5975975A (en) * 1994-09-16 1999-11-02 Micron Technology, Inc. Apparatus and method for stabilization of threshold voltage in field emission displays
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6149792A (en) * 1997-09-30 2000-11-21 Candescent Technologies Corporation Row electrode anodization
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
US6653216B1 (en) 1998-06-08 2003-11-25 Casio Computer Co., Ltd. Transparent electrode forming apparatus and method of fabricating active matrix substrate
US6433473B1 (en) 1998-10-29 2002-08-13 Candescent Intellectual Property Services, Inc. Row electrode anodization
US6322712B1 (en) * 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
US6469436B1 (en) * 2000-01-14 2002-10-22 Micron Technology, Inc. Radiation shielding for field emitters
US6952040B2 (en) 2001-06-29 2005-10-04 Intel Corporation Transistor structure and method of fabrication
KR100500940B1 (ko) * 2002-06-21 2005-07-14 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US7347924B1 (en) * 2002-12-24 2008-03-25 Ij Research, Inc. Anodizing of optically transmissive substrate
US8866707B2 (en) * 2005-03-31 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device, and apparatus using the display device having a polygonal pixel electrode
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
US8766337B2 (en) * 2009-11-27 2014-07-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3466719A (en) * 1967-01-11 1969-09-16 Texas Instruments Inc Method of fabricating thin film capacitors
US3967371A (en) * 1970-01-06 1976-07-06 Sescosem- Societe Europeenne Des Semi-Conducteurs Et De Microelectronique Methods of manufacturing multilayer interconnections for integrated circuits and to integrated circuits utilizing said method
JPS6014838B2 (ja) * 1980-09-30 1985-04-16 ワイケイケイ株式会社 アルミニウム表面に着色筋目模様を形成する方法
JPS57187556A (en) * 1981-05-13 1982-11-18 Showa Alum Corp Method of forming film for selectively absorbing solar heat energy on surface of aluminum material
JPS58100461A (ja) * 1981-12-10 1983-06-15 Japan Electronic Ind Dev Assoc<Jeida> 薄膜トランジスタの製造方法
US4456506A (en) * 1982-01-28 1984-06-26 Sperry Corporation Superconducting circuit fabrication
GB2129442B (en) * 1982-09-24 1986-05-21 Pilot Pen Co Ltd Colouring anodized aluminium or aluminium alloys
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
US5202274A (en) * 1991-06-14 1993-04-13 Samsung Electronics Co., Ltd. Method of fabricating thin film transistor
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0898785A1 (en) * 1996-03-27 1999-03-03 Hyundai Electronics America Active matrix displays and method of making
EP0898785A4 (en) * 1996-03-27 2002-03-13 Hyundai Electronics America ACTIVE MATRACE DISPLAY AND THEIR PRODUCTION METHOD
JPH10186408A (ja) * 1996-11-26 1998-07-14 Samsung Electron Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
US6940566B1 (en) 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
US7973905B2 (en) 1996-11-26 2011-07-05 Samsung Electronics Co., Ltd. Liquid crystal displays using organic insulating material and manufacturing methods thereof
JPH11121783A (ja) * 1997-10-09 1999-04-30 Canon Inc 光検出装置およびその製造方法
US6362027B1 (en) 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
CN100368906C (zh) * 2002-01-25 2008-02-13 三洋电机株式会社 显示器

Also Published As

Publication number Publication date
US5643817A (en) 1997-07-01
KR970004885B1 (ko) 1997-04-08

Similar Documents

Publication Publication Date Title
JPH0715017A (ja) 平板表示装置およびその製造方法
US7550768B2 (en) Thin film transistor array panel and method for manufacturing the same
US7259035B2 (en) Methods of forming thin-film transistor display devices
US6528357B2 (en) Method of manufacturing array substrate
US7923729B2 (en) Active matrix substrate and its manufacturing method
US7400365B2 (en) Method for manufacturing a thin film transistor array substrate for a liquid crystal display device
US6495857B2 (en) Thin film transister semiconductor devices
US7511304B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device
US5946547A (en) Liquid crystal display device fabrication methods with reduced numbers of patterning steps
CN100399169C (zh) 薄膜晶体管阵列面板及其制造方法
CN100413077C (zh) 薄膜晶体管阵列面板
JP2002202527A (ja) アクティブマトリクス型液晶表示装置
JPH06188419A (ja) 薄膜トランジスタの製造方法
US6448578B1 (en) Thin-film transistor and liquid crystal display device
JP2000314897A (ja) 液晶表示装置
JP2000091585A (ja) 薄膜トランジスタおよびその製造方法
JPH11271807A (ja) アクティブマトリックス基板及び液晶表示装置
KR20070109162A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JPH0588199A (ja) 液晶表示装置
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법
KR100265053B1 (ko) 표시패널 및 그 제조방법
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
JPH0346630A (ja) 薄膜ダイオードの製造方法