JPH07147659A - 液晶パネル駆動回路 - Google Patents
液晶パネル駆動回路Info
- Publication number
- JPH07147659A JPH07147659A JP29291293A JP29291293A JPH07147659A JP H07147659 A JPH07147659 A JP H07147659A JP 29291293 A JP29291293 A JP 29291293A JP 29291293 A JP29291293 A JP 29291293A JP H07147659 A JPH07147659 A JP H07147659A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- timing control
- signal
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 液晶パネルの画素数よりも解像度が低い映像
信号を表示する際液晶パネル全体を駆動する。 【構成】 タイミング制御回路１３では水平同期信号及
び垂直同期信号を受け、データドライバ１１及びゲート
ドライバ１２に与える駆動クロックを生成する。この
際、タイミング制御回路では駆動クロック周波数を有効
映像期間と帰線期間とで切り換える。つまり、帰線期間
においては駆動クロック周波数を有効映像期間における
駆動クロック周波数より高くする。これによって、映像
信号が表示されない領域の画素を高速で駆動して液晶パ
ネル全体を駆動する。
信号を表示する際液晶パネル全体を駆動する。 【構成】 タイミング制御回路１３では水平同期信号及
び垂直同期信号を受け、データドライバ１１及びゲート
ドライバ１２に与える駆動クロックを生成する。この
際、タイミング制御回路では駆動クロック周波数を有効
映像期間と帰線期間とで切り換える。つまり、帰線期間
においては駆動クロック周波数を有効映像期間における
駆動クロック周波数より高くする。これによって、映像
信号が表示されない領域の画素を高速で駆動して液晶パ
ネル全体を駆動する。
Description
【０００１】
【産業上の利用分野】本発明は液晶パネル駆動回路に関
し、特に、液晶パネルを駆動するドライバーＩＣの駆動
方式に関する。
し、特に、液晶パネルを駆動するドライバーＩＣの駆動
方式に関する。
【０００２】
【従来の技術】まず、図４を参照して液晶パネルについ
て概説する。
て概説する。
【０００３】図示のように液晶パネル１１はパネル面１
１ａを備えており、このパネル面は複数の映像データ線
（データ電極）Ｄ１乃至Ｄｍ（ｍは２以上の整数）及び
走査線（ゲート電極）Ｓ１乃至Ｓｎ（ｎは２以上の整
数）が備えられている。このような液晶パネル１１とし
て、例えば、横方向１２８０ドット、縦方向１０２４ド
ットの画素数を有する液晶パネルを駆動する際には、１
２８０本のデータ線及び１０２４本の走査線を必要とす
る。つまり、ｍ＝１２８０及びｎ＝１０２４の液晶パネ
ルを準備する必要がある。
１ａを備えており、このパネル面は複数の映像データ線
（データ電極）Ｄ１乃至Ｄｍ（ｍは２以上の整数）及び
走査線（ゲート電極）Ｓ１乃至Ｓｎ（ｎは２以上の整
数）が備えられている。このような液晶パネル１１とし
て、例えば、横方向１２８０ドット、縦方向１０２４ド
ットの画素数を有する液晶パネルを駆動する際には、１
２８０本のデータ線及び１０２４本の走査線を必要とす
る。つまり、ｍ＝１２８０及びｎ＝１０２４の液晶パネ
ルを準備する必要がある。
【０００４】ここで、図５も参照して、データ電極Ｄ１
乃至Ｄｍはデータドライバ（図示せず）に接続され、ゲ
ート電極Ｓ１乃至Ｓｎはゲートドライバ（図示せず）に
接続されており、データドライバ及びゲートドライバに
は駆動タイミング信号が与えられる。また、データドラ
イバには映像信号が加えられる。上記の駆動タイミング
信号は水平同期信号Ｈsync及び垂直同期信号Ｖsyncに基
づいて生成される。そして、データドライバには駆動タ
イミング信号として駆動クロックＳＣＬＫが与えられ、
ゲートドライバには駆動タイミング信号として駆動クロ
ックＧＣＬＫが与えられる。
乃至Ｄｍはデータドライバ（図示せず）に接続され、ゲ
ート電極Ｓ１乃至Ｓｎはゲートドライバ（図示せず）に
接続されており、データドライバ及びゲートドライバに
は駆動タイミング信号が与えられる。また、データドラ
イバには映像信号が加えられる。上記の駆動タイミング
信号は水平同期信号Ｈsync及び垂直同期信号Ｖsyncに基
づいて生成される。そして、データドライバには駆動タ
イミング信号として駆動クロックＳＣＬＫが与えられ、
ゲートドライバには駆動タイミング信号として駆動クロ
ックＧＣＬＫが与えられる。
【０００５】この結果、ゲート電極Ｓ１乃至Ｓｎには水
平走査周期毎にゲート印加電圧が加えられ、ゲート電極
Ｓ１乃至Ｓｎが順次一本ずつ選択されることになる。一
方、データ電極Ｄ１乃至Ｄｍにはデータ電圧が一水平周
期で印加される。つまり、データ電極Ｄｉには一水平周
期毎にデータ電圧Ｄｉ（ｉ番目のデータ電極の電圧）が
印加されることになる。従って、上述のようにして選択
されたゲート電極においてドットがデータ電圧に応じて
パネル上に表示されることになる。
平走査周期毎にゲート印加電圧が加えられ、ゲート電極
Ｓ１乃至Ｓｎが順次一本ずつ選択されることになる。一
方、データ電極Ｄ１乃至Ｄｍにはデータ電圧が一水平周
期で印加される。つまり、データ電極Ｄｉには一水平周
期毎にデータ電圧Ｄｉ（ｉ番目のデータ電極の電圧）が
印加されることになる。従って、上述のようにして選択
されたゲート電極においてドットがデータ電圧に応じて
パネル上に表示されることになる。
【０００６】ここで、図６及び図７を参照して、（横１
２８０ドット）×（縦１０２４ドット）で構成された液
晶パネル（図６）に（横１０２４ドット）×（縦７６８
ドット）の解像度を有する映像信号を表示する際には、
入力映像信号の解像度が縦方向及び横方向ともに液晶パ
ネルの画素数より小さいから、その表示画面には表示に
関与しない領域ができてしまうことになる（図７）。そ
して、液晶パネルとして所謂ノーマリーホワイト液晶パ
ネル（電圧未印加時に画面がホワイトとなる液晶パネ
ル）を用いた際には、パネル内には電圧未印加領域が生
じることになって、その領域が白となって、画面が見ず
らくなる。
２８０ドット）×（縦１０２４ドット）で構成された液
晶パネル（図６）に（横１０２４ドット）×（縦７６８
ドット）の解像度を有する映像信号を表示する際には、
入力映像信号の解像度が縦方向及び横方向ともに液晶パ
ネルの画素数より小さいから、その表示画面には表示に
関与しない領域ができてしまうことになる（図７）。そ
して、液晶パネルとして所謂ノーマリーホワイト液晶パ
ネル（電圧未印加時に画面がホワイトとなる液晶パネ
ル）を用いた際には、パネル内には電圧未印加領域が生
じることになって、その領域が白となって、画面が見ず
らくなる。
【０００７】
【発明が解決しようとする課題】このような不具合を防
止するため、有効映像の表示に関与しない領域に黒レベ
ルのデータ電圧を印加することがある。この際には、走
査開始位置に復帰する時間、つまり、帰線期間に黒レベ
ル表示のためのデータ電圧を印加することなる。例え
ば、縦方向の余り領域２５６ラインの黒レベル表示を映
像有効期間と同一の速度で行うと、その走査時間が不足
して帰線期間内に余り領域に黒レベルのデータ電圧を印
加できない。つまり、入力映像信号の帰線期間内に表示
に関与しない領域の処理を行う必要があるが、従来の液
晶パネル駆動回路では帰線期間内に処理を行うことが難
しいという問題点がある。
止するため、有効映像の表示に関与しない領域に黒レベ
ルのデータ電圧を印加することがある。この際には、走
査開始位置に復帰する時間、つまり、帰線期間に黒レベ
ル表示のためのデータ電圧を印加することなる。例え
ば、縦方向の余り領域２５６ラインの黒レベル表示を映
像有効期間と同一の速度で行うと、その走査時間が不足
して帰線期間内に余り領域に黒レベルのデータ電圧を印
加できない。つまり、入力映像信号の帰線期間内に表示
に関与しない領域の処理を行う必要があるが、従来の液
晶パネル駆動回路では帰線期間内に処理を行うことが難
しいという問題点がある。
【０００８】本発明の目的は液晶パネルの画素数よりも
解像度が低い映像信号を表示する際液晶パネル全体を駆
動することのできる液晶パネル駆動回路を提供すること
にある。
解像度が低い映像信号を表示する際液晶パネル全体を駆
動することのできる液晶パネル駆動回路を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明によれば、予め定
められた画素数を有する液晶パネルに該画素数より解像
度の小さい映像信号を表示する際に用いられ、前記映像
信号は映像有効期間及び帰線期間を備えており、前記映
像信号を受けデータ電圧を前記液晶パネルに与えるデー
タドライバと、前記液晶パネルにゲート電圧を与えるゲ
ートドライバと、前記データドライバ及び前記ゲートド
ライバにそれぞれ駆動クロックを与えるタイミング制御
手段とを有し、該タイミング制御手段は前記帰線期間に
おいて前記駆動クロックの周波数を前記映像有効期間に
おける駆動クロック周波数よりも高くすることにしたこ
とを特徴とする液晶パネル駆動回路が得られ、帰線期間
の際には前記データドライバに黒レベル信号を与えるこ
とが望ましい。
められた画素数を有する液晶パネルに該画素数より解像
度の小さい映像信号を表示する際に用いられ、前記映像
信号は映像有効期間及び帰線期間を備えており、前記映
像信号を受けデータ電圧を前記液晶パネルに与えるデー
タドライバと、前記液晶パネルにゲート電圧を与えるゲ
ートドライバと、前記データドライバ及び前記ゲートド
ライバにそれぞれ駆動クロックを与えるタイミング制御
手段とを有し、該タイミング制御手段は前記帰線期間に
おいて前記駆動クロックの周波数を前記映像有効期間に
おける駆動クロック周波数よりも高くすることにしたこ
とを特徴とする液晶パネル駆動回路が得られ、帰線期間
の際には前記データドライバに黒レベル信号を与えるこ
とが望ましい。
【００１０】
【実施例】以下本発明について実施例によって説明す
る。
る。
【００１１】図１を参照して、図示の液晶パネル駆動回
路はデータドライバ１１、ゲートドライバ１２、及びタ
イミング制御回路１３を備えており、これらデータドラ
イバ１１及びゲートドライバ１２は前述のようにデータ
電極及びゲート電極によって液晶パネル１４に接続され
ている。データドライバ１１は映像信号入力端子１５に
接続され、映像信号入力端子１５から映像信号がデータ
ドライバ１１に与えられる。タイミング制御回路１３に
は第１及び第２の入力端子２１及び２２が接続、第１及
び第２の入力端子２１及び２２からそれぞれタイミング
制御回路１３に対して水平同期信号Ｈsync及び垂直同期
信号Ｖsyncが与えられる。そして、タイミング制御回路
１３ではデータドライバ１１及びゲートドライバ１２に
対してデータクロック信号ＳＣＬＫ及びゲートクロック
信号ＧＣＬＫを与える。
路はデータドライバ１１、ゲートドライバ１２、及びタ
イミング制御回路１３を備えており、これらデータドラ
イバ１１及びゲートドライバ１２は前述のようにデータ
電極及びゲート電極によって液晶パネル１４に接続され
ている。データドライバ１１は映像信号入力端子１５に
接続され、映像信号入力端子１５から映像信号がデータ
ドライバ１１に与えられる。タイミング制御回路１３に
は第１及び第２の入力端子２１及び２２が接続、第１及
び第２の入力端子２１及び２２からそれぞれタイミング
制御回路１３に対して水平同期信号Ｈsync及び垂直同期
信号Ｖsyncが与えられる。そして、タイミング制御回路
１３ではデータドライバ１１及びゲートドライバ１２に
対してデータクロック信号ＳＣＬＫ及びゲートクロック
信号ＧＣＬＫを与える。
【００１２】いま、液晶パネル１４の画素数が（横１２
８０ドット）×（縦１０２４ドット）である際、（横１
０２４ドット）×（縦７６８ドット）の映像信号を液晶
パネル１４に表示する際の動作について説明する。
８０ドット）×（縦１０２４ドット）である際、（横１
０２４ドット）×（縦７６８ドット）の映像信号を液晶
パネル１４に表示する際の動作について説明する。
【００１３】図２も参照して、前述のようにタイミング
制御回路１３には水平同期信号Ｈsync及び垂直同期信号
Ｖsyncが与えられる。タイミング制御回路１３は水平同
期信号Ｈsync及び垂直同期信号Ｖsyncに基づいてデータ
クロック信号ＳＣＬＫ及びゲートクロック信号ＧＣＬＫ
を生成する。つまり、映像有効期間においてはタイミン
グ制御回路１３はゲートクロック信号ＧＣＬＫの周波数
を入力映像信号のクロックレートと同一とする。即ち、
タイミング制御回路１３では映像有効期間においてゲー
トクロック信号ＧＣＬＫの周波数を水平同期周波数（又
は垂直同期周波数）と同一の周波数とする。一方、帰線
期間においては、タイミング制御回路１３はゲートクロ
ック信号ＧＣＬＫの周波数を予め設定された高速周波数
とする（この高速周波数＞水平同期周波数である）。同
様にして、タイミング制御回路１３では映像有効期間に
おいてデータクロック信号ＳＣＬＫの周波数を水平同期
周波数と同一の周波数とする。一方、帰線期間において
は、タイミング制御回路１３はデータクロック信号ＳＣ
ＬＫの周波数を予め設定された高速周波数とする（この
高速周波数＞水平同期周波数である）。この際、帰線期
間においては映像信号として黒レベルがデータドライバ
１１に与えられる。
制御回路１３には水平同期信号Ｈsync及び垂直同期信号
Ｖsyncが与えられる。タイミング制御回路１３は水平同
期信号Ｈsync及び垂直同期信号Ｖsyncに基づいてデータ
クロック信号ＳＣＬＫ及びゲートクロック信号ＧＣＬＫ
を生成する。つまり、映像有効期間においてはタイミン
グ制御回路１３はゲートクロック信号ＧＣＬＫの周波数
を入力映像信号のクロックレートと同一とする。即ち、
タイミング制御回路１３では映像有効期間においてゲー
トクロック信号ＧＣＬＫの周波数を水平同期周波数（又
は垂直同期周波数）と同一の周波数とする。一方、帰線
期間においては、タイミング制御回路１３はゲートクロ
ック信号ＧＣＬＫの周波数を予め設定された高速周波数
とする（この高速周波数＞水平同期周波数である）。同
様にして、タイミング制御回路１３では映像有効期間に
おいてデータクロック信号ＳＣＬＫの周波数を水平同期
周波数と同一の周波数とする。一方、帰線期間において
は、タイミング制御回路１３はデータクロック信号ＳＣ
ＬＫの周波数を予め設定された高速周波数とする（この
高速周波数＞水平同期周波数である）。この際、帰線期
間においては映像信号として黒レベルがデータドライバ
１１に与えられる。
【００１４】上述のようにしてタイミング制御回路１３
によってデータクロック信号ＳＣＬＫ及びゲートクロッ
ク信号ＧＣＬＫの周波数を制御することによって、映像
有効期間においてはデータドライバ１１では、例えば、
データ線Ｄ１からデータ電圧を１行目、２行目、…の順
に出力して映像信号の表示が行われる。一方、帰線期間
においては、データクロック信号ＳＣＬＫ及びゲートク
ロック信号ＧＣＬＫの周波数が高速とされるとともに映
像信号として黒レベルがデータドライバ１１に与えられ
る。この結果、映像を表示しない領域に黒が表示される
ことになる。つまり、図３に示すように液晶パネル１４
に映像及び黒レベルが表示されることなる（なお、図３
において、白色の領域は映像表示部分を表し、黒色部分
は黒レベル表示を表す）。
によってデータクロック信号ＳＣＬＫ及びゲートクロッ
ク信号ＧＣＬＫの周波数を制御することによって、映像
有効期間においてはデータドライバ１１では、例えば、
データ線Ｄ１からデータ電圧を１行目、２行目、…の順
に出力して映像信号の表示が行われる。一方、帰線期間
においては、データクロック信号ＳＣＬＫ及びゲートク
ロック信号ＧＣＬＫの周波数が高速とされるとともに映
像信号として黒レベルがデータドライバ１１に与えられ
る。この結果、映像を表示しない領域に黒が表示される
ことになる。つまり、図３に示すように液晶パネル１４
に映像及び黒レベルが表示されることなる（なお、図３
において、白色の領域は映像表示部分を表し、黒色部分
は黒レベル表示を表す）。
【００１５】このように、横方向及び縦方向ともに映像
非有効期間（帰線期間）においてそれぞれのドライバの
駆動クロックを高速にして映像信号として黒レベルを供
給するようにしたから、液晶パネルの画素数より少ない
解像度の入力映像信号を液晶パネル上に表示する際液晶
パネルの全画素を駆動することができ、その結果、自然
な表示を行うことができる。
非有効期間（帰線期間）においてそれぞれのドライバの
駆動クロックを高速にして映像信号として黒レベルを供
給するようにしたから、液晶パネルの画素数より少ない
解像度の入力映像信号を液晶パネル上に表示する際液晶
パネルの全画素を駆動することができ、その結果、自然
な表示を行うことができる。
【００１６】
【発明の効果】以上説明したように本発明では液晶パネ
ルの画素数より少ない解像度の入力信号を表示する際液
晶パネルの全画素を駆動するようにしたから自然な表示
を行うことができ、違和感を取り除くことができるとい
う効果がある。
ルの画素数より少ない解像度の入力信号を表示する際液
晶パネルの全画素を駆動するようにしたから自然な表示
を行うことができ、違和感を取り除くことができるとい
う効果がある。
【図１】本発明による液晶パネル駆動回路の一実施例を
説明するためのブロック図である。
説明するためのブロック図である。
【図２】図１に示すタイミング制御回路の動作を説明す
るための信号図である。
るための信号図である。
【図３】本発明による液晶パネル駆動回路を用いた際の
液晶パネルの表示例を示す図である。
液晶パネルの表示例を示す図である。
【図４】液晶パネルの構成を説明するための図である。
【図５】従来の液晶パネル駆動回路の動作を説明するた
めの信号図である。
めの信号図である。
【図６】（横１２８０ドット）×（縦１０２４ドット）
の液晶パネルを示す図である。
の液晶パネルを示す図である。
【図７】従来の液晶パネル駆動回路を用いた際の液晶パ
ネルの表示例を示す図である。
ネルの表示例を示す図である。
１１ データドライバ １２ ゲートドライバ １３ タイミング制御回路 １４ 液晶パネル １５ 映像信号入力端子 ２１ 第１の入力端子 ２２ 第２の入力端子
Claims (3)
- 【請求項１】 予め定められた画素数を有する液晶パネ
ルに該画素数より解像度の小さい映像信号を表示する際
に用いられ、前記映像信号は映像有効期間及び帰線期間
を備えており、前記映像信号を受けデータ電圧を前記液
晶パネルに与えるデータドライバと、前記液晶パネルに
ゲート電圧を与えるゲートドライバと、前記データドラ
イバ及び前記ゲートドライバにそれぞれ駆動クロックを
与えるタイミング制御手段とを有し、該タイミング制御
手段は前記帰線期間において前記駆動クロックの周波数
を前記映像有効期間における駆動クロック周波数よりも
高くすることにしたことを特徴とする液晶パネル駆動回
路。 - 【請求項２】 請求項１に記載された液晶パネル駆動回
路において、前記タイミング制御手段には前記映像信号
の水平同期信号及び垂直同期信号が与えられ、前記タイ
ミング制御手段は前記水平同期信号及び前記垂直同期信
号に基づいて前記駆動クロックを生成するようにしたこ
とを特徴とする液晶パネル駆動回路。 - 【請求項３】 請求項２に記載された液晶パネル駆動回
路において、前記帰期間において前記データドライバに
は黒レベル信号が与えられるようにしたことを特徴とす
る液晶パネル駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29291293A JPH07147659A (ja) | 1993-11-24 | 1993-11-24 | 液晶パネル駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29291293A JPH07147659A (ja) | 1993-11-24 | 1993-11-24 | 液晶パネル駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07147659A true JPH07147659A (ja) | 1995-06-06 |
Family
ID=17788011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29291293A Pending JPH07147659A (ja) | 1993-11-24 | 1993-11-24 | 液晶パネル駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07147659A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116061A (ja) * | 1996-09-24 | 1998-05-06 | Seiko Epson Corp | 複数同時表示システム及びディスプレイの制御方法 |
| US6879313B1 (en) | 1999-03-11 | 2005-04-12 | Sharp Kabushiki Kaisha | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
| KR100744740B1 (ko) * | 2005-11-29 | 2007-08-01 | 노바텍 마이크로일렉트로닉스 코포레이션 | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 |
| JP2019191291A (ja) * | 2018-04-20 | 2019-10-31 | 株式会社ジャパンディスプレイ | 表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219727A (ja) * | 1990-12-20 | 1992-08-10 | Fujitsu Ltd | 液晶表示装置 |
| JPH04352581A (ja) * | 1991-05-29 | 1992-12-07 | Sharp Corp | 液晶表示装置の駆動回路 |
-
1993
- 1993-11-24 JP JP29291293A patent/JPH07147659A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04219727A (ja) * | 1990-12-20 | 1992-08-10 | Fujitsu Ltd | 液晶表示装置 |
| JPH04352581A (ja) * | 1991-05-29 | 1992-12-07 | Sharp Corp | 液晶表示装置の駆動回路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10116061A (ja) * | 1996-09-24 | 1998-05-06 | Seiko Epson Corp | 複数同時表示システム及びディスプレイの制御方法 |
| US6879313B1 (en) | 1999-03-11 | 2005-04-12 | Sharp Kabushiki Kaisha | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
| US7173598B2 (en) | 1999-03-11 | 2007-02-06 | Sharp Kabushiki Kaisha | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
| US7193604B2 (en) | 1999-03-11 | 2007-03-20 | Sharp Kabushiki Kaisha | Shift register circuit, image display apparatus having the circuit, and driving method for LCD devices |
| KR100744740B1 (ko) * | 2005-11-29 | 2007-08-01 | 노바텍 마이크로일렉트로닉스 코포레이션 | 패널상에 비-특정 해상도 프레임을 표시하기 위한 방법 |
| JP2019191291A (ja) * | 2018-04-20 | 2019-10-31 | 株式会社ジャパンディスプレイ | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930000455B1 (ko) | 플라즈마 디스플레이 컨트롤 시스템 및 방법 | |
| US8378950B2 (en) | Display device | |
| JPH09212139A (ja) | 画像表示システム | |
| JPH05216617A (ja) | 表示駆動装置および情報処理システム | |
| JP2735451B2 (ja) | マルチスキャン型液晶ディスプレイ装置 | |
| KR0163931B1 (ko) | 엘씨디 구동 회로 | |
| JP2002132224A (ja) | 液晶表示装置および液晶駆動方法 | |
| JPH057719B2 (ja) | ||
| JP2002304163A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JPH10116061A (ja) | 複数同時表示システム及びディスプレイの制御方法 | |
| US7932872B2 (en) | Picture displaying method, system and unit | |
| WO1998002773A1 (fr) | Dispositif d'affichage | |
| KR100259262B1 (ko) | 액정표시판넬 인터페이스 장치 | |
| JPH07147659A (ja) | 液晶パネル駆動回路 | |
| JP2002040993A5 (ja) | ||
| KR100577300B1 (ko) | 액정표시장치의 구동방법 | |
| JP3016369B2 (ja) | 映像表示装置 | |
| KR100374378B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| US5386217A (en) | Method for controlling a liquid crystal display module to show interlaced picture data thereon | |
| KR100318384B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| KR100740933B1 (ko) | 액정 표시 장치 | |
| JPH06308455A (ja) | 液晶表示装置の駆動方法 | |
| JPH0850467A (ja) | 液晶表示パネルの表示制御方法及びその回路 | |
| JP2003186454A (ja) | 平面表示装置 | |
| KR100697363B1 (ko) | 박막 트랜지스터의 충전 시간을 증가시키기 위한 액정 디스플레이 장치의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961126 |