JPH07143490A

JPH07143490A - 画像圧縮伸長装置

Info

Publication number: JPH07143490A
Application number: JP29173293A
Authority: JP
Inventors: Yutaka Wakasu; 豊若洲
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-11-22
Filing date: 1993-11-22
Publication date: 1995-06-02
Anticipated expiration: 2012-05-21
Also published as: JP2611637B2; US5513301A

Abstract

(57)【要約】【目的】プロセッサ（５）を用いて処理シーケンスを
制御することにより、圧縮回路と伸長回路を共有化して
必要なフレームメモリの小規模化を行い、回路規模を縮
小化する。【構成】フレームメモリ（１，２）は、圧縮処理の際
には圧縮前のデジタル画像データを格納する前置フレー
ムメモリとして、伸長処理の際には伸長後のデジタル画
像データを格納する後置フレームメモリとして使用す
る。圧縮画像メモリ（７，８）は、圧縮処理の際には圧
縮後のデータを格納する送信バッファとして使用し、伸
長処理の際には伸長前のデータを格納する受信バッファ
として使用する。この２種類のメモリは各々ダブルバッ
ファ構造とする。また、この２種類のメモリへのアクセ
スを制御する２種類のメモリコントローラ（９）の制
御、および圧縮伸長の処理とシーケンス制御とはプログ
ラムを用いて行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像の圧縮および伸長を
行う画像圧縮伸長装置に関し、特にコンピュータシステ
ムにおける画像の圧縮および伸長を行う画像圧縮伸長装
置に関する。

【０００２】

【従来の技術】近年、ビデオ映像をデジタイズして画像
データの加工、転送、表示等の処理を行うシステムが実
用化されている。

【０００３】しかし、ビデオ映像をデジタイズしたデー
タは大容量であるため、転送時間の長時間化、必要記憶
媒体の大規模化、記憶媒体上のデータ占有率の高さ等の
問題がある。従って、転送系や蓄積系の画像データ処理
システムにおいては、デジタイズした後のデータを効率
的に圧縮してデータ容量の小規模化を行ってデータの転
送、蓄積を行い、再生時、処理時に圧縮したデータを伸
長する作業を行うことが要求される。

【０００４】この一例として、特開昭６２−１９５９８
７号公報（以下、先行技術１と呼ぶ）には、符号化器に
おける前処理部と符号化部との間、および復号化部と映
像出力部との間に映像フレーム単位のバッファを設け、
符号化処理速度を伝送速度に応じて下げることにより、
時分割処理を導入して装置規模の縮小と、符号化効率の
向上を図った「画像符号化復号化装置」が開示されてい
る。図１１および図１２にそれぞれこの先行技術１で提
案されている、画像符号化復号化装置の符号化部および
復号化部の構成を示す。

【０００５】図１１を参照して、画像符号化復号化装置
の符号化部、すなわち、画像圧縮回路（画像圧縮システ
ム）について説明する。画像圧縮回路は、Ａ／Ｄ変換器
７１と、時間積分回路７２と、スイッチ７３と、第１お
よび第２の前置フレームメモリ７４および７５と、セレ
クタ７６と、前置フレームメモリコントローラ７７と、
フレーム間符号化回路７８と、フレームメモリ７９と、
スイッチ８０と、第１および第２の送信バッファ８１お
よび８２と、セレクタ８３とを有する。スイッチ７３と
第１および第２の前置フレームメモリ７４および７５と
セレクタ７６とによって、ダブルバッファ構造の前置フ
レームメモリが構成される。スイッチ８０と第１および
第２の送信バッファ８１および８２とセレクタ８３とに
よって、ダブルバッファ構造の送信バッファが構成され
る。

【０００６】次に図１１に示した画像圧縮回路を構成す
る各構成要素の動作について説明する。第１および第２
の前置フレームメモリ７４および７５は少なくとも１画
像フレーム分のデータを蓄えることができる。Ａ／Ｄ変
換器７１は入力ビデオ信号をデジタル化してデジタルビ
デオ信号を出力する。時間積分回路７２はデジタルビデ
オ信号を画像フレーム単位で時間積分する。スイッチ７
３は時間積分回路７２で時間積分された画像フレームを
第１または第２の前置フレームメモリ７４または７５に
書込む。セレクタ７６は書込みを行っていない第２また
は第１の前置フレームメモリ７５または７４からの読出
しを行う。前置フレームメモリコントローラ７７は第１
および第２の前置フレームメモリ７４および７５に対し
て書込み及び読出しの制御を行う。フレームメモリ７９
は少なくとも１画像フレーム分のデータを蓄えることが
できる。フレーム間符号化回路７８は、第１および第２
の前置フレームメモリ７４および７５から読出した信号
を入力信号として、既に符号化した画素を局部復号して
フレームメモリ７９に蓄え、フレーム間予測信号を形成
し、一定量の画素を単位として逐次符号化復号化が可能
な方式でフレーム間符号化を行う。第１および第２の送
信バッファ８１および８２はフレーム間符号化回路７８
によって得られた符号化情報を蓄えることができる。ス
イッチ８０は、逐次符号化された符号化情報を第１また
は第２の送信バッファ８１または８２に書込む。セレク
タ８３は書込みを行っていない第２または第１の送信バ
ッファ８２または８１からの読出しを行う。セレクタ８
３で選択された信号は送信信号として送信される。

【０００７】このように、提案された画像圧縮回路は、
２個の前置フレームメモリ７４および７５と２個の送信
バッファ８１および８２を配置することによって、時間
軸方向のデータの欠落を少なくすることができる。

【０００８】図１２を参照して、画像符号化復号化装置
の復号化部、すなわち、画像伸長回路（画像伸長システ
ム）について説明する。画像伸長回路は、受信バッファ
９１と、フレーム間復号化回路９２と、フレームメモリ
９３と、スイッチ９４と、第１乃至第３の後置フレーム
メモリ９５，９６および９７と、セレクタ９８と、Ｄ／
Ａ変換器９９とを有する。スイッチ９４と第１乃至第３
の後置フレームメモリ９５，９６および９７とセレクタ
９８とによって、トリプルバッファ構造の後置フレーム
メモリが構成される。

【０００９】次に図１２に示した画像伸長回路の動作に
ついて説明する。受信バッファ９１は、受信した符号化
信号（送信信号）を逐次蓄えては読出すことができる。
フレームメモリ９３は、少なくとも１画像フレーム分の
データを蓄えることができる。フレーム間復号化回路９
２は、受信バッファ９１から読出した信号を入力信号と
して、既に復号した画素をフレームメモリ９３に蓄え、
フレーム間予測信号を形成し、フレーム間符号化装置に
おける符号化方式に基づいて逐次フレーム間復号化を行
う。第１乃至第３の後置フレームメモリ９５〜９７は、
少なくとも１画像フレーム分のデータを蓄えることがで
きる。スイッチ９４は、フレーム間復号化回路９２より
出力される復号信号を第１または第２または第３の後置
フレームメモリ９５または９６または９７に書込む。セ
レクタ９８は、書込みを行っていない第３または第２ま
たは第１の後置フレームメモリ９７または９６または９
５に記憶されている復号画像フレームを画像出力系のフ
レーム同期に同期して選択的に読出す。Ｄ／Ａ変換器９
９はセレクタ９９で選択された信号を復号ビデオ信号に
変換する。

【００１０】このように、提案された画像伸長回路は３
個の後置フレームメモリ９５〜９７を設置することによ
って、時間方向のデータの欠落を少なくすることができ
る。

【００１１】また、その他の先行技術として次のものが
知られている。特開昭６１−１７６２６４号公報（以
下、先行技術２と呼ぶ）には、検出手段により伸長手段
の伸長動作の異常を検出した場合、異常のあった伸長画
像に代えて、記憶手段に記憶されている正常な伸長画像
信号を出力手段に供給することにより、乱れのない画像
出力が得られるようにした「画像処理システム」が開示
されている。また、特開昭６１−１７６２５３号公報
（以下、先行技術３と呼ぶ）には、画像形成に際し形成
手段へ供給する出力手段及び記憶手段からの画像信号の
濃度分解度を一致させることにより、常に同じ濃度での
画像形成を可能にした「画像処理システム」が開示され
ている。さらに、特開昭５６−１３８３７７号公報（以
下、先行技術４と呼ぶ）には、個々のビデオ信号の周波
数帯域に反比例した比率の時間圧縮を行って、夫々のビ
デオ帯域を均一化した後、時分割合成して送信すること
により、必要周波数帯域を減らすようにした「ビデオ信
号多重搬送方式」が開示されている。

【００１２】

【発明が解決しようとする課題】上述したように、従来
（先行技術１）の画像圧縮伸長装置では、図１１および
図１２に示すように、７フレーム分のフレームメモリ７
４，７５，７９，９３，９５，９６，９７が必要であ
り、高コストの大規模システムとなる問題がある。

【００１３】本発明の目的は、画像圧縮回路と画像伸長
回路とを共有化して必要なフレームメモリの小規模化を
行い、回路規模を縮小化できる画像圧縮伸長装置を提供
することにある。

【００１４】尚、前述した先行技術２は伸長エラー対策
を目的とするものであり、かつ本発明とは構成、効果と
も異なる。また前述した先行技術３は圧縮２値画像と原
画との濃度差を無くすることを目的としたもので、本発
明とは内容が異なる。さらに前述した先行技術４はアナ
ログビデオ信号の搬送方式に関するものであり、本発明
に係るデジタル画像の圧縮／伸長システムとは目的、構
成、効果とも異なる。

【００１５】

【課題を解決するための手段】本発明による画像圧縮伸
長装置は、圧縮処理を行う際には圧縮前のデジタル画像
データを格納する前置フレームメモリとして使用し、伸
長処理を行う際には伸長後のデジタル画像データを格納
する後置フレームメモリとして使用するフレームメモリ
と、圧縮処理を行う際には圧縮後のデータを格納する送
信バッファとして使用し、伸長処理を行う際には伸長前
のデータを格納する受信バッファとして使用する圧縮画
像メモリと、デジタルビデオ信号の直交変換および逆変
換を行う直交変換器と、前記フレームメモリの制御、デ
ジタルビデオ信号の制御、および前記直交変換器の制御
を行うビデオメモリコントローラと、前記圧縮画像メモ
リの制御、およびホストコンピュータとのインターフェ
ースをとるメモリコントローラと、前記ビデオメモリコ
ントローラと前記メモリコントローラの制御、圧縮と伸
長の処理とシーケンス制御をプログラムで行うプロセッ
サとを有することを特徴とする。

【００１６】

【作用】本発明に係わる画像圧縮伸長装置は、プロセッ
サを用いて処理シーケンスを制御することにより、画像
圧縮回路と画像伸長回路とを共有化して、必要なフレー
ムメモリの小規模化を行い、回路規模を縮小化する。

【００１７】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１８】図１を参照すると、本発明の一実施例によ
る画像圧縮伸長装置は、第１および第２のフレームメモ
リ１および２（フレームメモリＡおよびフレームメモリ
Ｂ）と、ビデオメモリコントローラ３と、直交変換器４
と、プロセッサ５と、プロセッサ用メモリ６と、第１お
よび第２の圧縮画像メモリ７および８（圧縮画像メモリ
Ａおよび圧縮画像メモリＢ）と、メモリコントローラ９
とを有する。

【００１９】第１のフレームメモリ１（フレームメモリ
Ａ）は１フレーム分の画像データを記憶する。第２のフ
レームメモリ２（フレームメモリＢ）は第１のフレーム
メモリ１（フレームメモリＡ）と切り替えて１フレーム
分の画像データを記憶する。ビデオメモリコントローラ
３はデジタルビデオ信号の取り込み、及び第１フレーム
メモリ１（フレームメモリＡ）と第２のフレームメモリ
２（フレームメモリＢ）のアクセスの切り替えを制御す
る。直交変換器４はデジタル画像データの直交変換、及
び圧縮画像データの逆直交変換を行う。プロセッサ５は
後述するように圧縮および伸長処理の動作制御を行う。
第１の圧縮画像メモリ７（圧縮画像メモリＡ）は圧縮画
像を一時的に記憶する。第２の圧縮画像メモリ８（圧縮
画像メモリＢ）は第１の圧縮画像メモリ７（圧縮画像メ
モリＡ）と切り替えて使用する。メモリコントローラ９
は第１の圧縮画像メモリ７（圧縮画像メモリＡ）と第２
の圧縮画像メモリ８（圧縮画像メモリＢ）のアクセス制
御、およびコンピュータ（図示せず）とのインタフェー
スをとる。

【００２０】次に本実施例の画像圧縮伸長装置の動作に
ついて、図２および図３のフローチャートを用いて説明
する。

【００２１】図２は圧縮処理のフローチャートである。
まず、ホストのコンピュータ（以下、ＣＰＵと略称す
る）は、メモリコントローラ９と第１の圧縮画像メモリ
７（圧縮画像メモリＡ）あるいは第２の圧縮画像メモリ
８（圧縮画像メモリＢ）を経由してプロセッサ５をブー
トする（ステップ２１）。ＣＰＵはメモリコントローラ
９を経由してプロセッサ５に圧縮開始命令を出す（ステ
ップ２２）。圧縮開始命令を受け取ったプロセッサ５は
ビデオメモリコントローラ３に対して圧縮命令を出す
（ステップ２３）。ビデオメモリコントローラ３は１フ
レーム分のデジタルビデオ信号を第１のフレームメモリ
１（フレームメモリＡ）に格納する（ステップ２４）。

【００２２】ステップ２４での１フレーム分のデジタル
ビデオ信号の取り込みが終了した後、プロセッサ５から
圧縮終了の命令がくるまで（ステップ２９）、ビデオメ
モリコントローラ３は空いている方のフレームメモリに
次のフレームを格納する（ステップ３０）。次のフレー
ムのデジタル画像データを取り込んでいる間（ステップ
３０）に、ビデオメモリコントローラ３は先に取り込ん
だ画像データをフレームメモリから読み出し、直交変換
器４に送り直交変換を行わせる（ステップ２５）。直交
変換後のデータはプロセッサ５が引き取り、量子化、符
号化を行い（ステップ２６）、メモリコントローラ９を
経由して空いている方の画像圧縮メモリに格納する（ス
テップ２７）。画像圧縮メモリに格納された圧縮画像デ
ータはＣＰＵが引き取る（ステップ２８）。このステッ
プ２５からステップ３０までの処理を第１のフレームメ
モリ１（フレームメモリＡ）と第２のフレームメモリ２
（フレームメモリＢ）、および第１の圧縮画像メモリ７
（圧縮画像メモリＡ）と第２の圧縮画像メモリ８（圧縮
画像メモリＢ）を切り替えながら、必要な枚数だけ繰り
返す（ステップ３１）。

【００２３】図４、図５、図６の各々は、圧縮処理の際
のデータの遷移状況を示した模式図であり、横軸は時
間、数値はフレーム番号、あるいは奇数フィールドのフ
ィールド番号を示している。図４は３０フレーム／秒の
一例、図５は３０フィールド／秒の一例、図６は１５フ
レーム／秒の一例である。

【００２４】図３は伸長処理のフローチャートである。
まず、ＣＰＵは、メモリコントローラ９と第１の圧縮画
像メモリ７（圧縮画像メモリＡ）あるいは第２の圧縮画
像メモリ８（圧縮画像メモリＢ）を経由してプロセッサ
５をブートする（ステップ４１）。ＣＰＵはメモリコン
トローラ９を経由してプロセッサ５に伸長開始命令を出
す（ステップ４２）。伸長開始命令を受け取ったプロセ
ッサ５はビデオメモリコントローラ３に対して伸長命令
を出す（ステップ４３）。ＣＰＵはメモリコントローラ
９を経由して第１の圧縮画像メモリ７（圧縮画像メモリ
Ａ）に１フレーム分の圧縮画像データを転送する（ステ
ップ４４）。プロセッサ５は第１の圧縮画像メモリ７
（圧縮画像メモリＡ）に格納された圧縮画像データをメ
モリコントローラ９を経由して引き取り、復号化、逆量
子化を行い第１のフレームメモリ１（フレームメモリ
Ａ）に転送する（ステップ４５）。

【００２５】１フレーム分のデータがフレームメモリに
格納された（ステップ４５）後、ビデオメモリコントロ
ーラ３は格納されているデータを現在のフレームメモリ
から取り出し、直交変換器４に逆直交変換を行わせ、デ
ジタルビデオ信号として出力する（ステップ４６）。ビ
デオメモリコントローラ３がステップ４６の処理を行っ
ている間に、必要であれば（ステップ４７）、ＣＰＵは
次のフレームの圧縮画像データをメモリコントローラ９
を経由して空いている方の圧縮画像メモリに転送し（ス
テップ４８）、プロセッサ５はこのデータを引き取り復
号化、逆量子化を行い、ビデオメモリコントローラ３を
経由して空いている方のフレームメモリに格納する（ス
テップ４９）。ステップ４７からステップ４９までの処
理を、第１のフレームメモリ１（フレームメモリＡ）、
第２のフレームメモリ２（フレームメモリＢ）と第１の
圧縮画像メモリ７（圧縮画像メモリＡ）、第２の圧縮画
像メモリ８（圧縮画像メモリＢ）を切り替えながら、必
要な枚数だけ繰り返す（ステップ５０）。

【００２６】図７、図８、図９の各々は、伸長処理の際
のデータの遷移状況を示した模式図であり、横軸は時
間、数値はフレーム番号、あるいは奇数フィールドのフ
ィールド番号を示している。図７は３０フレーム／秒の
一例、図８は３０フィールド／秒の一例、図９は１５フ
レーム／秒の一例である。

【００２７】図１０に本発明を適用したシステムの一例
を示す。図示のシステムは、本発明の画像圧縮伸長装置
６１と、ホストのコンピュータ６２と、このコンピュー
タ６２のモニタ６３と、コンピュータ６２の制御のもと
で動作するビデオ信号制御装置（ビデオキャプヤ装置）
６４とを有する。ビデオ信号制御装置６４は、圧縮時に
はビデオ信号をデジタイズして画像圧縮伸長装置６１に
転送し、伸長時には画像圧縮伸長装置６１からデータを
受取り、コンピュータデータとオーバーレイしてモニタ
６３に出力する制御を行う。

【００２８】尚、本発明は上述した実施例に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更／変
形が可能であるのは勿論である。

【００２９】

【発明の効果】以上説明したように、本発明による画像
圧縮伸長装置は画像圧縮回路と画像伸長回路とを共有化
するので、必要なフレームメモリの数が減少して回路規
模が小さくなる。また、処理のシーケンスはプロセッサ
を用いて制御するので、プロセッサのプログラムを変更
することで、種々の処理シーケンスとデータフォーマッ
トに対応することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例による画像圧縮伸長装置を示
すブロック図である。

【図２】図１に示す画像圧縮伸長装置の圧縮処理の動作
を示すフローチャートである。

【図３】図１に示す画像圧縮伸長装置の伸長処理の動作
を示すフローチャートである。

【図４】圧縮時の３０フレーム／秒のデータの流れを示
すタイムチャートである。

【図５】圧縮時の３０フィールド／秒のデータの流れを
示すタイムチャートである。

【図６】圧縮時の１５フレーム／秒のデータの流れを示
すタイムチャートである。

【図７】伸長時の３０フレーム／秒のデータの流れを示
すタイムチャートである。

【図８】伸長時の３０フィールド／秒のデータの流れを
示すタイムチャートである。

【図９】伸長時の１５フレーム／秒のデータの流れを示
すタイムチャートである。

【図１０】本発明を適用したシステムの一例を示すブロ
ック図である。

【図１１】従来の画像圧縮回路を示すブロック図であ
る。

【図１２】従来の画像伸長回路を示すブロック図であ
る。

【符号の説明】

１第１のフレームメモリ（フレームメモリＡ）２第２のフレームメモリ（フレームメモリＢ）３ビデオメモリコントローラ４直交変換器５プロセッサ６プロセッサ用メモリ７第１の圧縮画像メモリ（圧縮画像メモリＡ）８第２の圧縮画像メモリ（圧縮画像メモリＢ）９メモリコントローラ６１画像圧縮伸長装置６２コンピュータ６３モニタ６４ビデオ信号制御装置

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｂ 14/04 Ｃ 4101−5Ｋ

Claims

【特許請求の範囲】

【請求項１】圧縮処理を行う際には圧縮前のデジタル
画像データを格納する前置フイレームメモリとして使用
し、伸長処理を行う際には伸長後のデジタル画像データ
を格納する後置フレームメモリとして使用するフレーム
メモリ（１，２）と、圧縮処理を行う際には圧縮後のデータを格納する送信バ
ッファとして使用し、伸長処理を行う際には伸長前のデ
ータを格納する受信バッファとして使用する圧縮画像メ
モリ（７，８）と、デジタルビデオ信号の直交変換および逆変換を行う直交
変換器（４）と、前記フレームメモリの制御、デジタルビデオ信号の制
御、および前記直交変換器の制御を行うビデオメモリコ
ントローラ（３）と、前記圧縮画像メモリの制御、およびホストコンピュータ
とのインターフェースをとるメモリコントローラ（９）
と、前記ビデオメモリコントローラと前記メモリコントロー
ラの制御、圧縮と伸長の処理とシーケンス制御をプログ
ラムで行うプロセッサ（５）とを有することを特徴とす
る画像圧縮伸長装置。
【請求項２】前記フレームメモリは、１つのバッファ
が少なくとも１フレーム分のデータを格納する容量を持
ち、フレーム単位あるいはフィールド単位で切り替えて
使用するダブルバッファ構成であり、前記圧縮画像メモリは、１つのバッファが少なくとも１
フレーム分のデータを格納する容量を持ち、フレーム単
位あるいはフィールド単位で切り替えて使用するダブル
バッファ構成であることを特徴とする、請求項１記載の
画像圧縮伸長装置。