[go: up one dir, main page]

JPH07142258A - Inductance-variable element - Google Patents

Inductance-variable element

Info

Publication number
JPH07142258A
JPH07142258A JP31127693A JP31127693A JPH07142258A JP H07142258 A JPH07142258 A JP H07142258A JP 31127693 A JP31127693 A JP 31127693A JP 31127693 A JP31127693 A JP 31127693A JP H07142258 A JPH07142258 A JP H07142258A
Authority
JP
Japan
Prior art keywords
switch
inductance
electrode
spiral
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31127693A
Other languages
Japanese (ja)
Other versions
JP3318086B2 (en
Inventor
Takeshi Ikeda
毅 池田
Susumu Okamura
進 岡村
Akira Okamoto
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP31127693A priority Critical patent/JP3318086B2/en
Priority to TW083110490A priority patent/TW262595B/zh
Priority to US08/338,847 priority patent/US5629553A/en
Priority to KR1019940029910A priority patent/KR100316220B1/en
Priority to DE69408791T priority patent/DE69408791T2/en
Priority to EP94118074A priority patent/EP0654802B1/en
Publication of JPH07142258A publication Critical patent/JPH07142258A/en
Priority to HK98106853A priority patent/HK1007860A1/en
Application granted granted Critical
Publication of JP3318086B2 publication Critical patent/JP3318086B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125Printed variable inductor with taps, e.g. for VCO

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

PURPOSE:To provide an inductance-variable element which can change inductance under control from the outside, has a simple constitution and can be formed integrally with a semiconductor component such as an integrated circuit or the like. CONSTITUTION:An inductance-variable element 100 is constituted in such a way that a spiral electrode 10, in about 2.5 turns, which is formed on the surface of an n-Si substrate 32 via an insulating layer 30 and switches 16, 24 which are used to short-circuit individual circumferential parts of the spiral electrode 10 are included. Both ends of the spiral electrode 10 are used as input/output electrodes 12, 14 which have a wide-width shape. When only either the switch 16 or the switch 24 is set to an ON state, the element becomes a coil, in about 1.5 turns, in which the outermost circumferential part or the inner circumferential part of the spiral electrode 10 becomes invalid. When both switches 16, 24 are set to an ON state, the element becomes a coil in about 0.5 turn.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で使用される所定のインダクタン
スを有するインダクタンス可変素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductance variable element having a predetermined inductance which is incorporated in a semiconductor device or the like or used alone.

【0002】[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、特に半導体
製造技術の進歩に伴って集積度が飛躍的に向上したLS
I等が一般的になりつつある。
2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields, and in particular, the LS has been greatly improved in the degree of integration with the progress of semiconductor manufacturing technology.
I and the like are becoming more common.

【0003】このようなLSIを初めとする集積回路に
おいて、MOS・FETやバイポーラトランジスタある
いはダイオード等の半導体部品が多数形成されており、
この他にもpn接合を利用したコンデンサや半導体内の
少数キャリアの密度によって特性が決定される抵抗等が
組み込まれている。したがって、このような集積回路で
はほとんど部品を外付けすることなく内部の個々の素子
のみからなる大規模な回路が構成されている。
In such an integrated circuit including an LSI, a large number of semiconductor parts such as MOS • FET, bipolar transistor or diode are formed.
In addition, a capacitor using a pn junction and a resistor whose characteristics are determined by the density of minority carriers in the semiconductor are incorporated. Therefore, in such an integrated circuit, a large-scale circuit including only individual internal elements is configured with almost no external components.

【0004】[0004]

【発明が解決しようとする課題】ところで、上述した従
来の集積回路は、ほとんどの素子を含んで内部回路を構
成できるようになっているが、コイルのみは外付けする
ようになっていた。しかも、このコイルが有するインダ
クタンスはコイルの形状によって決定されるため、必要
に応じて適宜変更するといったことが不可能であった。
例えば、インダクタンスを可変に設定するものとして
は、コイルの内部に出入れする磁芯を有するものが知ら
れているが、インダクタンスを変えようとすると、この
磁芯の位置をずらす必要があり、構造が複雑となるため
電子回路の一部として使用するには不向きである。
In the conventional integrated circuit described above, most of the elements can be included in the internal circuit, but only the coil is externally attached. Moreover, since the inductance of this coil is determined by the shape of the coil, it is impossible to change it as needed.
For example, one that has a magnetic core that moves in and out of a coil is known as a device that sets the inductance variably, but when changing the inductance, it is necessary to shift the position of this magnetic core. Is not suitable for use as part of an electronic circuit because it becomes complicated.

【0005】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、外部からの制御によ
りインダクタンスを変更することができ、構造が単純な
インダクタンス可変素子を提供することにある。
Therefore, the present invention was created in view of the above point, and an object thereof is to provide an inductance variable element having a simple structure, which can change the inductance by external control. It is in.

【0006】また、本発明の他の目的は、集積回路等の
半導体部品と一体的に形成することが可能なインダクタ
ンス可変素子を提供することにある。
Another object of the present invention is to provide an inductance variable element which can be integrally formed with a semiconductor component such as an integrated circuit.

【0007】[0007]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明は、全体としてあるいは個々が
周回形状を有する複数のインダクタ用導体と、前記複数
のインダクタ用導体を分離あるいは接続する1つあるい
は複数のスイッチと、を備え、前記複数のインダクタ用
導体のいずれかを単独で、あるいは組み合わせて用いる
ことを特徴とする。
In order to solve the above-mentioned problems, the invention of claim 1 separates the plurality of inductor conductors, which have a spiral shape as a whole or individually, from the plurality of inductor conductors. One or a plurality of switches to be connected, and any one of the plurality of inductor conductors is used alone or in combination.

【0008】請求項2の発明は、請求項1の発明におい
て、全体として周回形状を有する前記複数のインダクタ
用導体の両端近傍に設けられた2つの入出力端子をさら
に含み、前記スイッチを切り替えることにより、前記2
つの入出力端子間に存在する前記複数のインダクタ用導
体の数を切り替えて、前記2つの入出力端子間のインダ
クタンスを変更することを特徴とする。
A second aspect of the invention is the invention of the first aspect, further comprising two input / output terminals provided near both ends of the plurality of inductor conductors each having a spiral shape, and switching the switch. By the above 2
It is characterized in that the inductance between the two input / output terminals is changed by switching the number of the plurality of inductor conductors existing between one input / output terminal.

【0009】請求項3の発明は、請求項1の発明におい
て、前記複数のインダクタ用導体は半導体基板上に絶縁
層を介して形成されており、前記スイッチは、前記半導
体基板の一部に形成されており、2つの拡散領域のそれ
ぞれが異なる前記複数のインダクタ用導体の一部に接続
された電界効果トランジスタであり、前記半導体基板上
に前記複数のインダクタ用導体と前記スイッチとが一体
的に形成されたことを特徴とする。
According to a third aspect of the present invention, in the first aspect of the invention, the plurality of inductor conductors are formed on a semiconductor substrate with an insulating layer interposed therebetween, and the switch is formed on a part of the semiconductor substrate. Is a field effect transistor in which two diffusion regions are respectively connected to a part of the plurality of inductor conductors different from each other, and the plurality of inductor conductors and the switch are integrally formed on the semiconductor substrate. It is characterized by being formed.

【0010】請求項4の発明は、請求項3の発明におい
て、前記スイッチを構成する電界効果トランジスタは、
nチャネルトランジスタと、pチャネルトランジスタと
を並列に接続したトランスミッションゲートであること
を特徴とする。
According to a fourth aspect of the present invention, in the third aspect of the invention, the field effect transistor forming the switch is
It is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel.

【0011】請求項5の発明は、請求項3または4のい
ずれかの発明において、前記半導体基板上に前記スイッ
チと前記インダクタ用導体とを形成した後に、この半導
体基板の全表面に化学液相法により絶縁膜を形成し、こ
の絶縁膜の一部をエッチングあるいはレーザ光照射によ
って除去して孔をあけ、その孔を半田で表面に盛り上が
る程度に封じることにより端子付けを行なうことを特徴
とする。
According to a fifth aspect of the present invention, in any one of the third or fourth aspect of the invention, after the switch and the inductor conductor are formed on the semiconductor substrate, a chemical liquid phase is formed on the entire surface of the semiconductor substrate. Characterized in that an insulating film is formed by a method, a part of the insulating film is removed by etching or laser light irradiation to form a hole, and the hole is sealed to the extent that it rises on the surface for terminal attachment. .

【0012】[0012]

【作用】請求項1のインダクタンス可変素子は、複数の
インダクタ用導体を有しており、これら各導体をスイッ
チによって接続あるいは分離して用いるものである。ま
た、これら各インダクタ用導体は、全体としてあるいは
個々が周回形状を有しており、スイッチの切り替えによ
ってこれら各インダクタ用導体の接続状態を変更するこ
とにより、全体としてのインダクタンスがこの接続状態
に応じて切り替わることになる。
The variable inductance device according to the first aspect has a plurality of inductor conductors, and these conductors are used by being connected or separated by a switch. In addition, each of these inductor conductors has a circular shape as a whole or individually, and by changing the connection state of each of these inductor conductors by switching a switch, the overall inductance can be adjusted according to this connection state. Will be switched.

【0013】請求項1の発明によれば、スイッチを操作
することにより複数のインダクタ用導体の接続状態を切
り替え、これによりインダクタンスの変更が可能とな
る。
According to the first aspect of the invention, the connection state of the plurality of inductor conductors is switched by operating the switch, whereby the inductance can be changed.

【0014】また、請求項2のインダクタンス可変素子
は、上述した複数のインダクタ用導体の両端近傍に2つ
の入出力端子を有しており、スイッチを切り替えること
によりこれら2つの入出力端子間に接続されるインダク
タ用導体の数が切り替わる。したがって、使用する入出
力端子を固定したまま、素子のインダクタンスのみを変
えることが可能となる。
Further, the variable inductance element according to claim 2 has two input / output terminals near both ends of the plurality of inductor conductors described above, and is connected between these two input / output terminals by switching a switch. The number of inductor conductors is switched. Therefore, it is possible to change only the inductance of the element while fixing the input / output terminal used.

【0015】また、請求項3のインダクタンス可変素子
は、上述したインダクタ用導体を半導体基板上に絶縁層
を介して形成しており、しかも上述したスイッチをこの
半導体基板の一部に拡散領域を設けた電界効果トランジ
スタによって形成している。したがって、この電界効果
トランジスタのゲートに印加する電圧を変えることによ
り、インダクタ用導体間の接続および分離が行われる。
According to a third aspect of the variable inductance element, the inductor conductor is formed on a semiconductor substrate via an insulating layer, and the switch is provided with a diffusion region in a part of the semiconductor substrate. It is formed by a field effect transistor. Therefore, by changing the voltage applied to the gate of this field effect transistor, connection and separation between the inductor conductors are performed.

【0016】請求項3の発明によれば、半導体基板にイ
ンダクタ用導体とスイッチとが形成されるため、構造が
単純であり、しかもこのインダクタンス可変素子を集積
回路やトランジスタ等の半導体部品と一体的に形成する
ことができる。
According to the invention of claim 3, since the inductor conductor and the switch are formed on the semiconductor substrate, the structure is simple, and the inductance variable element is integrated with a semiconductor component such as an integrated circuit or a transistor. Can be formed.

【0017】また、請求項4のインダクタンス可変素子
は、上述した電界効果トランジスタをnチャネルトラン
ジスタとpチャネルトランジスタとを並列接続したトラ
ンスミッションゲートとしており、これによりソースあ
るいはドレインとして機能する拡散領域とゲートとの電
位差に依存することなく常に安定して低抵抗なスイッチ
ング動作を行うことができる。
According to a fourth aspect of the variable inductance element, the field effect transistor is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel, whereby a diffusion region and a gate functioning as a source or a drain are provided. It is possible to always perform stable and low-resistance switching operation without depending on the potential difference.

【0018】また、請求項5のインダクタンス可変素子
は、上述したインダクタンス可変素子を半導体基板上に
形成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型の素子を簡
単に製造することができ、表面実装型とすることにより
この素子の組み付け作業も容易となる。
In the variable inductance element according to a fifth aspect of the invention, the insulating variable film is formed on the entire surface by the chemical liquid phase method after the variable inductance element is formed on the semiconductor substrate. After that, a hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface-mounting type element, and by using the surface-mounting type element, the assembling work of this element becomes easy.

【0019】[0019]

【実施例】以下、本発明を適用した一実施例のインダク
タンス可変素子について図面を参照しながら具体的に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An inductance variable element of an embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0020】第1実施例 図1は、本発明を適用した第1実施例のインダクタンス
可変素子の平面図である。また、図2は図1のインダク
タンス可変素子内のスイッチの近傍の部分的拡大図であ
る。
First Embodiment FIG. 1 is a plan view of an inductance variable element of a first embodiment to which the present invention is applied. 2 is a partially enlarged view of the vicinity of the switch in the variable inductance element shown in FIG.

【0021】これらの図に示すように、本実施例のイン
ダクタンス可変素子100は、半導体基板であるn型シ
リコン基板(n−Si基板)32の表面に絶縁層30を
介して形成されたスパイラル電極10と、このスパイラ
ル電極10の各周回部分を短絡するためのスイッチ1
6,24とを含んで構成されている。
As shown in these figures, the variable inductance element 100 of the present embodiment has a spiral electrode formed on the surface of an n-type silicon substrate (n-Si substrate) 32, which is a semiconductor substrate, with an insulating layer 30 interposed therebetween. 10 and a switch 1 for short-circuiting each spiraling part of the spiral electrode 10.
6 and 24 are included.

【0022】スパイラル電極10は、約2.5ターンの
渦巻き形状を有しており、その両端部分が他の周回部分
よりも幅広形状を有している。この両端部分の幅広部の
一方(外周側)が入出力電極12、他方(内周側)が入
出力電極14となっている。
The spiral electrode 10 has a spiral shape of about 2.5 turns, and its both end portions have a wider shape than other winding portions. One of the wide portions (outer peripheral side) of the both ends serves as the input / output electrode 12, and the other (inner peripheral side) serves as the input / output electrode 14.

【0023】このスパイラル電極10は、例えばアルミ
ニウムや銅等の金属材料で形成されるが、ポリシリコン
等の半導体材料で形成するようにしてもよい。
The spiral electrode 10 is made of, for example, a metal material such as aluminum or copper, but it may be made of a semiconductor material such as polysilicon.

【0024】スイッチ16は、スパイラル電極10の最
外周部分と外周側から2番目の周回部分とを部分的に短
絡するためのものであり、絶縁層30の表面に形成され
た段付きの長方形形状を有するゲート電極18と、n−
Si基板32の表面付近であってゲート電極18に一部
が重なるように形成されている2つの拡散領域20,2
2とから構成されている。
The switch 16 is for partially short-circuiting the outermost peripheral portion of the spiral electrode 10 and the second peripheral portion from the outer peripheral side, and has a stepped rectangular shape formed on the surface of the insulating layer 30. A gate electrode 18 having
Two diffusion regions 20, 2 formed in the vicinity of the surface of the Si substrate 32 so as to partially overlap the gate electrode 18.
2 and.

【0025】このゲート電極18は、上述したスパイラ
ル電極10と同様に例えばアルミニウムや銅等の金属材
料やポリシリコン等の半導体材料を用いて形成される。
また、拡散領域20,22のそれぞれは、p形不純物を
熱拡散あるいはイオン打ち込みにより、n−Si基板2
0の一部に注入することにより形成されており、一方が
電界効果トランジスタのソースに、他方がドレインに相
当するものである。
The gate electrode 18 is formed using a metal material such as aluminum or copper or a semiconductor material such as polysilicon, like the spiral electrode 10 described above.
Further, each of the diffusion regions 20 and 22 is formed by thermal diffusion or ion implantation of p-type impurities into the n-Si substrate 2.
It is formed by injecting into a part of 0, and one corresponds to the source of the field effect transistor and the other corresponds to the drain.

【0026】これら2つの拡散領域20,22は、ゲー
ト電極18に対応する部分を挟んで隣接して配置されて
おり、ゲート電極18に所定の負の電圧を印加すること
により、p形のチャネルが形成されると、このチャネル
によって相互に導通状態となる。しかも、一方の拡散領
域20はスパイラル電極10の最外周部分の一部に接続
されており、他方の拡散領域22は外側から2番目の周
回部分の一部に接続されているため、2つの拡散領域2
0,22間が導通状態になると、スパイラル電極10の
最外周部分と2番目の周回部分とが部分的に短絡状態と
なる。
These two diffusion regions 20 and 22 are arranged adjacent to each other with a portion corresponding to the gate electrode 18 interposed therebetween, and by applying a predetermined negative voltage to the gate electrode 18, a p-type channel is formed. Are formed, they become mutually conductive by this channel. Moreover, since one diffusion region 20 is connected to a part of the outermost peripheral part of the spiral electrode 10 and the other diffusion region 22 is connected to a part of the second peripheral part from the outside, two diffusion regions are formed. Area 2
When 0 and 22 are electrically connected, the outermost peripheral portion and the second peripheral portion of the spiral electrode 10 are partially short-circuited.

【0027】同様に、スイッチ24は、スパイラル電極
10の外周側から2番目の周回部分と最も内側にある周
回部分とを部分的に短絡するためのものであり、絶縁層
30の表面に形成された段付きの長方形形状を有するゲ
ート電極26と、n−Si基板32の表面付近であって
ゲート電極26に一部が重なるように形成されている2
つの拡散領域22,28とから構成されている。
Similarly, the switch 24 is for partially short-circuiting the second circumferential portion of the spiral electrode 10 from the outer circumferential side and the innermost circumferential portion, and is formed on the surface of the insulating layer 30. The gate electrode 26 having a stepped rectangular shape is formed in the vicinity of the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 26.
It is composed of two diffusion regions 22 and 28.

【0028】拡散領域28は、他の拡散領域20,22
と同様に、p形不純物を熱拡散あるいはイオン打ち込み
によりn−Si基板32の一部に注入することにより形
成されており、拡散領域22,28の一方が電界効果ト
ランジスタのソースに、他方がドレインに相当するもの
である。
The diffusion region 28 is used for the other diffusion regions 20, 22.
Similarly, the p-type impurities are formed by thermal diffusion or ion implantation into a part of the n-Si substrate 32, and one of the diffusion regions 22 and 28 is a source of the field effect transistor and the other is a drain. Is equivalent to.

【0029】これら2つの拡散領域22,28は、ゲー
ト電極26に対応する部分を挟んで隣接して配置されて
おり、ゲート電極26に所定の負の電圧を印加すること
により、p形のチャネルが形成されると、このチャネル
によって相互に導通状態となる。しかも、一方の拡散領
域22は外側から2番目の周回部分の一部に接続されて
おり、他方の拡散領域28は最も内周にある周回部分の
一部に接続されているため、2つの拡散領域22,28
間が導通状態になると、スパイラル電極10の最内周部
分と2番目の周回部分とが部分的に短絡状態となる。
These two diffusion regions 22 and 28 are arranged adjacent to each other with a portion corresponding to the gate electrode 26 sandwiched therebetween. By applying a predetermined negative voltage to the gate electrode 26, a p-type channel is formed. Are formed, they become mutually conductive by this channel. In addition, one diffusion region 22 is connected to a part of the second circular portion from the outer side, and the other diffusion region 28 is connected to a part of the innermost circular portion. Area 22, 28
When the gaps are electrically connected, the innermost peripheral portion and the second peripheral portion of the spiral electrode 10 are partially short-circuited.

【0030】図3は、図2のB−B線断面を示す図であ
る。同図に示すように、n−Si基板32の表面付近で
あって、スパイラル電極10の各周回部分の一部に対応
する位置にp形の拡散領域20,22,28が形成され
ている。また、これら拡散領域20,22,28のそれ
ぞれの間を埋めるように絶縁層30を挟んでゲート電極
18,26が形成されており、これらのゲート電極1
8,26と絶縁層30とn−Si基板32とによってM
IS(金属−絶縁体−半導体)構造あるいはMOS(金
属−酸化物−半導体)構造が形成されている。
FIG. 3 is a view showing a cross section taken along the line BB of FIG. As shown in the figure, p-type diffusion regions 20, 22, and 28 are formed in the vicinity of the surface of the n-Si substrate 32 and at positions corresponding to a part of each lap portion of the spiral electrode 10. Further, the gate electrodes 18 and 26 are formed with the insulating layer 30 sandwiched therebetween so as to fill the spaces between the diffusion regions 20, 22, and 28, respectively.
8, 26, the insulating layer 30, and the n-Si substrate 32
An IS (metal-insulator-semiconductor) structure or a MOS (metal-oxide-semiconductor) structure is formed.

【0031】したがって、一方のゲート電極18の近傍
の構造に着目すると、2つの拡散領域20,22のそれ
ぞれがソースあるいはドレインとして機能する電界効果
トランジスタが形成され、この電界効果トランジスタが
スイッチ16として機能することになる。すなわち、ゲ
ート電極18に所定の負の電圧を印加すると、このゲー
ト電極18に対向するn−Si基板32の表面付近にp
型のチャネル34が形成され、このチャネル34によっ
て2つの拡散領域20,22の間が導通状態となって、
所定のスイッチング動作が行われる。
Therefore, paying attention to the structure in the vicinity of one of the gate electrodes 18, a field effect transistor in which each of the two diffusion regions 20 and 22 functions as a source or a drain is formed, and this field effect transistor functions as the switch 16. Will be done. That is, when a predetermined negative voltage is applied to the gate electrode 18, p is generated near the surface of the n-Si substrate 32 facing the gate electrode 18.
A channel 34 of the mold is formed, and by this channel 34, conduction is established between the two diffusion regions 20 and 22,
A predetermined switching operation is performed.

【0032】同様に、他方のゲート電極26の近傍の構
造に着目すると、2つの拡散領域22,28のそれぞれ
がソースあるいはドレインとして機能する電界効果トラ
ンジスタが形成され、この電界効果トランジスタがスイ
ッチ24として機能することになり、所定のスイッチン
グ動作が行われる。
Similarly, paying attention to the structure near the other gate electrode 26, a field effect transistor in which each of the two diffusion regions 22 and 28 functions as a source or a drain is formed, and this field effect transistor serves as the switch 24. As a result, the predetermined switching operation is performed.

【0033】このように、本実施例のインダクタンス可
変素子100は、ゲート電極18に所定の負の電圧を印
加してスイッチ16をオン状態とすることにより、図1
に示したスパイラル電極10の最外周部分と外側から2
番目の周回部分とを部分的に短絡することができる。し
たがって、一方のゲート電極18のみに所定の負の電圧
を印加した場合には、スパイラル電極10の最外周に位
置する1ターン部分を無効とすることができ、全体とし
て約1.5ターンの素子として使用することができる。
As described above, in the variable inductance element 100 of this embodiment, a predetermined negative voltage is applied to the gate electrode 18 to turn on the switch 16 so that the switch shown in FIG.
2 from the outermost portion of the spiral electrode 10 shown in FIG.
It is possible to partially short-circuit the second circulation part. Therefore, when a predetermined negative voltage is applied to only one of the gate electrodes 18, the one-turn portion located at the outermost periphery of the spiral electrode 10 can be invalidated, and the device has about 1.5 turns as a whole. Can be used as

【0034】同様に、ゲート電極26に所定の電圧を印
加してスイッチ24をオン状態とすることにより、2番
めの周回部分と最も内側に位置する周回部分とを部分的
に短絡することができる。したがって、他方のゲート電
極26のみに所定の負の電圧を印加した場合には、スパ
イラル電極10のほぼ内周側に位置する1ターン部分を
無効とすることができ、全体として約1.5ターンのコ
イルとして使用することができる。なお、スイッチ1
6,24のいずれか一方のみをオン状態とした場合に約
1.5ターンのコイルとなる点は変わりはないが、無効
となる部分が異なっているため、全体としてのインダク
タンスは同一ではなく、使用目的に応じて使い分ければ
よい。
Similarly, by applying a predetermined voltage to the gate electrode 26 and turning on the switch 24, the second winding portion and the innermost winding portion can be partially short-circuited. it can. Therefore, when a predetermined negative voltage is applied only to the other gate electrode 26, one turn portion located substantially on the inner peripheral side of the spiral electrode 10 can be invalidated, and about 1.5 turns as a whole. Can be used as a coil. In addition, switch 1
When only one of 6 and 24 is turned on, there is no change in that it becomes a coil of about 1.5 turns, but since the invalid part is different, the inductance as a whole is not the same, It can be used properly according to the purpose of use.

【0035】また、2つのゲート電極16,18の両方
に対して所定の負の電圧を印加してスイッチ16,24
の両方をオン状態としたた場合には、スパイラル電極1
0の3つの周回部分の全てが相互に短絡状態となるた
め、スイッチ16より外側部分とスイッチ24より内側
部分とを合わせた約0.5ターンのコイルとなり、イン
ダクタンス成分をほとんど取り除くことができる。
Further, by applying a predetermined negative voltage to both of the two gate electrodes 16 and 18, the switches 16 and 24 are
If both are turned on, the spiral electrode 1
Since all three winding portions of 0 are short-circuited to each other, the coil is about 0.5 turns including the outer portion of the switch 16 and the inner portion of the switch 24, and the inductance component can be almost removed.

【0036】したがって、必要に応じてゲート電極1
8,26に所定の電圧を印加してスイッチ16,24を
オン状態とすることにより、全体として2.5ターン,
1.5ターン,0.5ターンのコイルを使い分けること
ができ、ターン数を変えることによりインダクタンスも
可変に制御することが可能となる。
Therefore, if necessary, the gate electrode 1
By applying a predetermined voltage to 8 and 26 to turn on the switches 16 and 24, 2.5 turns as a whole,
A coil with 1.5 turns or 0.5 turns can be used properly, and the inductance can be variably controlled by changing the number of turns.

【0037】特に、外部から見れば2つの入出力電極1
2,14間のインダクタンスが可変に制御可能な素子と
なるため、このインダクタンス可変素子100を回路の
一部に接続し、その後ゲート電極18,26に対して外
部から所定の電圧を印加することにより、任意にインダ
クタンスを変えることができるため、従来の特性値が固
定的であるコイルとは異なる使い方も可能となる。例え
ば、複数の送受信周波数が予め決まった同調回路を作る
場合には、この複数の送受信周波数に対応したインダク
タンスを有するようにスパイラル電極10の短絡位置を
決めて、この位置にゲート電極18等および拡散領域2
0等を形成すればよい。
Particularly, when viewed from the outside, the two input / output electrodes 1
Since the inductance between 2 and 14 becomes a variable controllable element, by connecting the variable inductance element 100 to a part of the circuit and then applying a predetermined voltage to the gate electrodes 18 and 26 from the outside. Since the inductance can be arbitrarily changed, it is possible to use the coil differently from the conventional coil whose characteristic value is fixed. For example, when making a tuning circuit having a plurality of transmission / reception frequencies determined in advance, the short-circuit position of the spiral electrode 10 is determined so as to have an inductance corresponding to the plurality of transmission / reception frequencies, and the gate electrode 18 and the like and diffusion are provided at this position. Area 2
It is sufficient to form 0 or the like.

【0038】また、本実施例のインダクタンス可変素子
100は、n−Si基板32上に一般的な半導体製造技
術(特にMOS技術)を用いて製造することができるた
め、小型化および大量生産が容易となる。また、同一基
板内に他のFETやバイポーラトランジスタ等の半導体
部品を形成することも可能であり、このような場合には
集積回路等の半導体部品と本実施例のインダクタンス可
変素子100とを同一基板上に一体成形することができ
る。これにより、従来はコイルを外付けしていたスイッ
チイングレギュレータ等をコイルを内蔵した形で作るこ
ともできることになる。
Further, since the variable inductance element 100 of this embodiment can be manufactured on the n-Si substrate 32 by using a general semiconductor manufacturing technique (particularly, MOS technique), it can be easily downsized and mass-produced. Becomes It is also possible to form another semiconductor component such as another FET or bipolar transistor in the same substrate. In such a case, the semiconductor component such as an integrated circuit and the inductance variable element 100 of this embodiment are formed on the same substrate. It can be integrally molded on top. As a result, it is possible to manufacture a switching regulator or the like, which has conventionally been provided with an external coil, with the internal coil.

【0039】また、本実施例のインダクタンス可変素子
100は、磁芯等の可動部分を有していないため、構造
が単純であり、回路の一部に組み込む場合に適してい
る。
Further, since the variable inductance element 100 of this embodiment does not have a movable part such as a magnetic core, it has a simple structure and is suitable for being incorporated in a part of a circuit.

【0040】第2実施例 次に、本発明の第2実施例のインダクタンス可変素子に
ついて、図面を参照しながら具体的に説明する。
Second Embodiment Next, an inductance variable element according to a second embodiment of the present invention will be specifically described with reference to the drawings.

【0041】上述した第1実施例のインダクタンス可変
素子100は、渦巻き形状を有するスパイラル電極10
の一部を電界効果トランジスタによって形成されるスイ
ッチ16,24により短絡することにより、2つの入出
力電極12,14間のインダクタンスを可変に制御する
ものであり、この短絡によって一重あるいは二重の閉ル
ープが形成される。これに対し、本実施例のインダクタ
ンス可変素子200は、短絡時の閉ループの形成を防止
した点に特徴がある。
The variable inductance element 100 of the first embodiment described above is a spiral electrode 10 having a spiral shape.
The inductance between the two input / output electrodes 12 and 14 is variably controlled by short-circuiting a part of each of them by switches 16 and 24 formed by field effect transistors, and the short circuit causes a single or double closed loop. Is formed. On the other hand, the variable inductance element 200 of the present embodiment is characterized in that the formation of a closed loop at the time of short circuit is prevented.

【0042】図4は、本発明を適用した第2実施例のイ
ンダクタンス可変素子の平面図である。また、図5は図
3に示したインダクタンス可変素子のスイッチの近傍の
部分的拡大図である。
FIG. 4 is a plan view of an inductance variable element according to the second embodiment of the present invention. FIG. 5 is a partially enlarged view of the vicinity of the switch of the variable inductance element shown in FIG.

【0043】これらの図に示すように、本実施例のイン
ダクタンス可変素子200は、n−Si基板32の表面
に絶縁層30を介して約2.5ターンの渦巻き形状を有
するスパイラル電極10が形成されている。また、この
スパイラル電極10は、全体として渦巻き形状を有する
3つの分割スパイラル電極10−1,10−2,10−
3により構成されており、この点が第1実施例と異なっ
ている。
As shown in these figures, in the variable inductance element 200 of this embodiment, the spiral electrode 10 having a spiral shape of about 2.5 turns is formed on the surface of the n-Si substrate 32 via the insulating layer 30. Has been done. Further, the spiral electrode 10 includes three split spiral electrodes 10-1, 10-2, 10- having a spiral shape as a whole.
The third embodiment is different from the first embodiment in this respect.

【0044】また、分割スパイラル電極10−1と10
−2の間には、これら2つの分割スパイラル電極10−
1と10−2とを直列に接続あるいは分離するためのス
イッチ40が配置されている。同様に、分割スパイラル
電極10−2と10−3の間には、これら2つの分割ス
パイラル電極10−2と10−3とを直列に接続あるい
は分離するためのスイッチ46が配置されている。した
がって、これらスイッチ40,46がともにオン状態と
なったときに初めて、3つの分割スパイラル電極10−
1〜10−3が1本のインダクタ用導体として機能し、
全体として約2.5ターンのコイルとなる。
Further, the split spiral electrodes 10-1 and 10
-2, these two split spiral electrodes 10-
A switch 40 for connecting or disconnecting 1 and 10-2 in series is arranged. Similarly, a switch 46 for connecting or disconnecting these two divided spiral electrodes 10-2 and 10-3 in series is arranged between the divided spiral electrodes 10-2 and 10-3. Therefore, only when the switches 40 and 46 are both turned on, the three divided spiral electrodes 10-
1 to 10-3 function as one inductor conductor,
The coil becomes about 2.5 turns as a whole.

【0045】上述したスイッチ40は、分割スパイラル
電極10−1と10−2との間に形成された段付きの長
方形形状を有するゲート電極42と、n−Si基板32
の表面の一部に形成されており、一部が分割スパイラル
電極10−1と10−2のそれぞれの一部に接続された
2つの拡散領域20,44とによって構成されている。
このスイッチ40は、拡散領域20,44のそれぞれが
ソースあるいはドレインとして機能する電界効果トラン
ジスタであり、ゲート電極42に所定の負の電圧を印加
することにより、2つの拡散領域20,44の間にチャ
ネルが形成されてこのスイッチ40がオン状態となる。
The switch 40 described above includes a gate electrode 42 having a stepped rectangular shape formed between the split spiral electrodes 10-1 and 10-2, and an n-Si substrate 32.
Is formed on a part of the surface of each of the divided spiral electrodes 10-1 and 10-2, and each of the divided diffusion electrodes 20 and 44 is connected to a part of the divided spiral electrodes 10-1 and 10-2.
The switch 40 is a field-effect transistor in which each of the diffusion regions 20 and 44 functions as a source or a drain. By applying a predetermined negative voltage to the gate electrode 42, the switch 40 is provided between the two diffusion regions 20 and 44. A channel is formed and this switch 40 is turned on.

【0046】同様に、スイッチ46は、分割スパイラル
電極10−2と10−3との間に形成された段付きの長
方形形状を有するゲート電極48と、n−Si基板32
の表面の一部に形成されており、一部が分割スパイラル
電極10−2と10−3のそれぞれの一部に接続された
2つの拡散領域22,50とによって構成されている。
このスイッチ46は、拡散領域22,50のそれぞれが
ソースあるいはドレインとして機能する電界効果トラン
ジスタであり、ゲート電極48に所定の負の電圧を印加
することにより、2つの拡散領域22,50の間にチャ
ネルが形成されてこのスイッチ46がオン状態となる。
Similarly, the switch 46 includes a gate electrode 48 having a stepped rectangular shape formed between the divided spiral electrodes 10-2 and 10-3, and an n-Si substrate 32.
Is formed on a part of the surface of each of the divided spiral electrodes 10-2 and 10-3, and each of the divided spiral electrodes 10-2 and 10-3 is formed of two diffusion regions 22 and 50.
The switch 46 is a field effect transistor in which each of the diffusion regions 22 and 50 functions as a source or a drain. By applying a predetermined negative voltage to the gate electrode 48, the switch 46 is provided between the diffusion regions 22 and 50. A channel is formed and the switch 46 is turned on.

【0047】図6は、本実施例のインダクタ可変素子2
00の部分的断面図である。同図(A)は、図5のA−
A線断面図であり、第1実施例において図3に示した断
面構造と基本的に変わりはない。また、図6(B)は図
5のB−B線断面図であり、ゲート電極42に所定の負
の電圧を印加することにより、2つの拡散領域20,4
4の間にチャネル52が形成される。
FIG. 6 shows an inductor variable element 2 of this embodiment.
00 is a partial cross-sectional view of FIG. The same figure (A) is A- of FIG.
FIG. 4 is a sectional view taken along line A, which is basically the same as the sectional structure shown in FIG. 3 in the first embodiment. 6B is a cross-sectional view taken along the line BB of FIG. 5, in which two diffusion regions 20 and 4 are formed by applying a predetermined negative voltage to the gate electrode 42.
A channel 52 is formed between the four.

【0048】このように、本実施例のインダクタンス可
変素子200は、スパイラル電極10の一部を短絡する
ための2つのスイッチ16,24に加えて、スパイラル
電極10を構成する各分割スパイラル電極10−1〜1
0−3のそれぞれを直列に接続あるいは分離するための
スイッチ40,46を有している。
As described above, in the variable inductance element 200 of this embodiment, in addition to the two switches 16 and 24 for short-circuiting a part of the spiral electrode 10, the divided spiral electrodes 10- forming the spiral electrode 10- 1-1
It has switches 40 and 46 for connecting or disconnecting each of 0-3 in series.

【0049】そして、スイッチ16のみをオン状態にし
てスパイラル電極10の最外周部分と外側から2番目の
周回部分とを短絡して、入出力電極12,14間に約
1.5ターンのコイルを形成する際には、スイッチ40
をオフ状態にして、分割スパイラル電極10−2の一方
端を切り離し、この分割スパイラル電極10−2による
閉ループの形成を防止する。
Then, only the switch 16 is turned on to short-circuit the outermost peripheral portion of the spiral electrode 10 and the second peripheral portion from the outside, and a coil of about 1.5 turns is provided between the input / output electrodes 12 and 14. When forming, switch 40
Is turned off to disconnect one end of the split spiral electrode 10-2 to prevent the split spiral electrode 10-2 from forming a closed loop.

【0050】同様に、スイッチ24のみをオン状態にし
てスパイラル電極10の外側から2番目の周回部分と最
内周部分とを短絡して、入出力電極12,14間に約
1.5ターンのコイルを形成する際には、スイッチ46
をオフ状態にして、分割スパイラル電極10−3の一方
端を切り離し、この分割スパイラル電極10−3による
閉ループの形成を防止する。
Similarly, only the switch 24 is turned on to short-circuit the second circumference portion and the innermost circumference portion of the spiral electrode 10 from the outer side, and about 1.5 turns are made between the input / output electrodes 12 and 14. When forming the coil, the switch 46
Is turned off to disconnect one end of the split spiral electrode 10-3 to prevent the split spiral electrode 10-3 from forming a closed loop.

【0051】なお、上述した2つの場合はともに約1.
5ターンのコイルとなるが、どの分割スパイラル電極を
使用するかにより発生する磁束密度に若干の相違が生じ
るため、2つの入出力端子12,14間のインダクタン
スも若干異なることになる。
In the above two cases, both are about 1.
Although the coil has 5 turns, a slight difference occurs in the magnetic flux density generated depending on which split spiral electrode is used, and therefore the inductance between the two input / output terminals 12 and 14 also slightly differs.

【0052】また、スイッチ16,24の両方をオン状
態にしてスパイラル電極10の各周回部分を相互に短絡
して、入出力電極12,14間に約0.5ターンのコイ
ルを形成する際には、スイッチ40,46の両方をオフ
状態にして、分割スパイラル電極10−2,10−3に
よる閉ループの形成を防止する。
When both the switches 16 and 24 are turned on to short-circuit each spiraling portion of the spiral electrode 10 to form a coil of about 0.5 turns between the input / output electrodes 12 and 14. Turns off both the switches 40 and 46 to prevent the formation of a closed loop by the split spiral electrodes 10-2 and 10-3.

【0053】また、スイッチ16,24の両方をオフ状
態にして各分割スパイラル電極10−1〜10−3のそ
れぞれを直列に接続して、入出力電極12,14間に約
2.5ターンのコイルを形成する際には、スイッチ4
0,46の両方をオン状態にすればよい。
Further, both of the switches 16 and 24 are turned off, and the respective divided spiral electrodes 10-1 to 10-3 are connected in series, and about 2.5 turns between the input / output electrodes 12 and 14 are achieved. When forming the coil, switch 4
Both 0 and 46 may be turned on.

【0054】このように、本実施例インダクタンス可変
素子200は、渦巻き形状を有するスパイラル電極10
の一部をスイッチ16,24によって部分的に短絡する
ことにより、全体のターン数を2.5ターンから0.5
ターンの間で変化させることができる。これにより2つ
の入出力電極12,14間のインダクタンスを可変に設
定することが可能となる。
As described above, the variable inductance element 200 of this embodiment has the spiral electrode 10 having a spiral shape.
By partially shorting part of the switch 16 and 24, the total number of turns is 2.5 to 0.5.
It can change between turns. This allows the inductance between the two input / output electrodes 12 and 14 to be variably set.

【0055】また、本実施例のインダクタンス可変素子
200は、スパイラル電極10を部分的に短絡させる際
に、コイルとして使用されない分割スパイラル電極の一
方端をスイッチ40,46により切り離すことができ
る。これにより不要な閉ループの形成を防止することが
でき、磁束の発生にともなって不要な閉ループ電流が生
じることを防止することができる。
Also, in the variable inductance element 200 of this embodiment, when the spiral electrode 10 is partially short-circuited, one end of the split spiral electrode not used as a coil can be separated by the switches 40 and 46. As a result, it is possible to prevent formation of an unnecessary closed loop, and it is possible to prevent generation of an unnecessary closed loop current due to the generation of magnetic flux.

【0056】なお、このインダクタンス可変素子200
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第1実施例と同じである。
The variable inductance element 200
It is the same as the first embodiment described above in that it can be manufactured by using a general semiconductor manufacturing technique, and accordingly, it can be downsized and mass-produced.

【0057】第3実施例 次に、本発明の第3実施例のインダクタンス可変素子に
ついて、図面を参照しながら具体的に説明する。
Third Embodiment Next, an inductance variable element according to a third embodiment of the present invention will be specifically described with reference to the drawings.

【0058】上述した第1および第2実施例のインダク
タンス可変素子100,200は、渦巻き形状のスパイ
ラル電極10の各周回部分を部分的に短絡させることに
よりターン数が変更される。これに対し、本実施例のイ
ンダクタンス可変素子300は、周回部分を短絡させる
ことなくターン数の変更を行う点に特徴がある。
In the variable inductance elements 100 and 200 of the first and second embodiments described above, the number of turns is changed by partially short-circuiting each spiraling portion of the spiral electrode 10 having a spiral shape. On the other hand, the variable inductance element 300 of the present embodiment is characterized in that the number of turns is changed without short-circuiting the winding portion.

【0059】図7は、本発明を適用した第3実施例のイ
ンダクタンス可変素子の平面図である。また、図8は図
7に示したインダクタンス可変素子のスイッチの近傍の
部分的拡大図である。
FIG. 7 is a plan view of an inductance variable element according to a third embodiment of the present invention. 8 is a partially enlarged view of the vicinity of the switch of the variable inductance element shown in FIG.

【0060】これらの図に示すように、本実施例のイン
ダクタンス可変素子300は、n−Si基板32の表面
に絶縁層30を介して形成されたスパイラル電極10お
よびライン電極60と、これら2つの電極10,60を
接続するための4つのスイッチ62,68,74,80
とを含んで構成されている。
As shown in these figures, the variable inductance element 300 of the present embodiment has a spiral electrode 10 and a line electrode 60 formed on the surface of an n-Si substrate 32 via an insulating layer 30, and these two electrodes. Four switches 62, 68, 74, 80 for connecting the electrodes 10, 60
It is configured to include and.

【0061】スパイラル電極10は、約3ターンの渦巻
き形状を有しており、その外周側の一方端が幅広形状を
有する入出力電極12となっている。ライン電極60
は、一部が複数の凸形状となった直線部分を有してお
り、この直線部分がスパイラル電極10の各周回部分と
絶縁層を介して直交するように配置されている。また、
このライン電極60の一方端(スパイラル電極10の外
周側)は、幅広形状を有する入出力電極14となってい
る。
The spiral electrode 10 has a spiral shape of about 3 turns, and one end of the outer peripheral side thereof is an input / output electrode 12 having a wide shape. Line electrode 60
Has a plurality of linear portions each having a convex shape, and the linear portions are arranged so as to be orthogonal to the respective spiraling portions of the spiral electrode 10 with an insulating layer interposed therebetween. Also,
One end of the line electrode 60 (outer peripheral side of the spiral electrode 10) is the input / output electrode 14 having a wide shape.

【0062】スイッチ62は、スパイラル電極10の最
外周部分とライン電極60の一部とを電気的に接続する
ためのものであり、絶縁層30の表面に形成された段付
きの長方形形状を有するゲート電極63と、n−Si基
板32の表面付近であってゲート電極63に一部が重な
るように形成されている2つの拡散領域64,66とか
ら構成されている。このゲート電極63に対して所定の
負の電圧を印加することにより、2つの拡散領域64,
66の間にp形のチャネルが形成されてスイッチ62が
オン状態となり、スパイラル電極10の最外周部分とラ
イン電極60とが相互に接続されるようになる。
The switch 62 is for electrically connecting the outermost peripheral portion of the spiral electrode 10 and a part of the line electrode 60, and has a stepped rectangular shape formed on the surface of the insulating layer 30. The gate electrode 63 and two diffusion regions 64 and 66 that are formed in the vicinity of the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 63. By applying a predetermined negative voltage to the gate electrode 63, the two diffusion regions 64,
A p-type channel is formed between 66, the switch 62 is turned on, and the outermost peripheral portion of the spiral electrode 10 and the line electrode 60 are connected to each other.

【0063】同様に、スイッチ68は、スパイラル電極
10の外側から2番目の周回部分とライン電極60の一
部とを電気的に接続するためのものであり、絶縁層30
の表面に形成された段付きの長方形形状を有するゲート
電極69と、n−Si基板32の表面付近であってゲー
ト電極69に一部が重なるように形成されている2つの
拡散領域70,72とから構成されている。このゲート
電極69に対して所定の負の電圧を印加することにより
スイッチ68がオン状態となり、スパイラル電極10の
外側から2番目の周回部分とライン電極60とが相互に
接続されるようになる。
Similarly, the switch 68 is for electrically connecting the second circumferential portion of the spiral electrode 10 from the outside and a part of the line electrode 60, and the insulating layer 30.
Gate electrode 69 having a stepped rectangular shape formed on the surface of the n-Si substrate 32 and two diffusion regions 70, 72 formed near the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 69. It consists of and. By applying a predetermined negative voltage to the gate electrode 69, the switch 68 is turned on, and the second circumferential portion of the spiral electrode 10 from the outside and the line electrode 60 are connected to each other.

【0064】スイッチ74は、スパイラル電極10の外
側から3番目の周回部分とライン電極60の一部とを電
気的に接続するためのものであり、絶縁層30の表面に
形成された段付きの長方形形状を有するゲート電極75
と、n−Si基板32の表面付近であってゲート電極7
5に一部が重なるように形成されている2つの拡散領域
76,78とから構成されている。このゲート電極75
に対して所定の負の電圧を印加することによりスイッチ
74がオン状態となり、スパイラル電極10の外側から
3番目の周回部分とライン電極60とが相互に接続され
るようになる。
The switch 74 is for electrically connecting the third circumferential portion of the spiral electrode 10 from the outside and a part of the line electrode 60, and has a step formed on the surface of the insulating layer 30. Gate electrode 75 having a rectangular shape
And the gate electrode 7 near the surface of the n-Si substrate 32.
5 and two diffusion regions 76 and 78 formed so as to partially overlap each other. This gate electrode 75
By applying a predetermined negative voltage to the switch 74, the switch 74 is turned on, and the third circumferential portion of the spiral electrode 10 from the outside and the line electrode 60 are connected to each other.

【0065】スイッチ80は、スパイラル電極10の内
側の端部とライン電極60の一部とを電気的に接続する
ためのものであり、絶縁層30の表面に形成された段付
きの長方形形状を有するゲート電極81と、n−Si基
板32の表面付近であってゲート電極81に一部が重な
るように形成されている2つの拡散領域82,84とか
ら構成されている。このゲート電極81に対して所定の
負の電圧を印加することによりスイッチ80がオン状態
となり、スパイラル電極10の内側の端部とライン電極
60とが相互に接続されるようになる。
The switch 80 is for electrically connecting the inner end of the spiral electrode 10 and a part of the line electrode 60, and has a stepped rectangular shape formed on the surface of the insulating layer 30. The gate electrode 81 is included, and two diffusion regions 82 and 84 are formed in the vicinity of the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 81. By applying a predetermined negative voltage to the gate electrode 81, the switch 80 is turned on, and the inner end of the spiral electrode 10 and the line electrode 60 are connected to each other.

【0066】図9は、図8のA−A線断面を示す図であ
る。同図において、スイッチ62に着目すると、絶縁層
30上のゲート電極63を挟むようにn−Si基板32
の表面付近に2つの拡散領域64,66が形成されてお
り、ゲート電極63に対して所定の負の電圧を印加する
ことにより、これら2つの拡散領域64,66の間にチ
ャネル86が形成され、所定のスイッチング動作が行わ
れる。
FIG. 9 is a view showing a cross section taken along the line AA of FIG. In the figure, focusing on the switch 62, the n-Si substrate 32 is sandwiched so as to sandwich the gate electrode 63 on the insulating layer 30.
Two diffusion regions 64 and 66 are formed near the surface of the gate electrode 63, and a channel 86 is formed between the two diffusion regions 64 and 66 by applying a predetermined negative voltage to the gate electrode 63. , A predetermined switching operation is performed.

【0067】同様に、スイッチ68に着目すると、絶縁
層30上のゲート電極69を挟むようにn−Si基板3
2の表面付近に2つの拡散領域70,72が形成されて
おり、ゲート電極69に対して所定の負の電圧を印加す
ることにより、これら2つの拡散領域70,72の間に
チャネル88が形成され、所定のスイッチング動作が行
われる。
Similarly, focusing on the switch 68, the n-Si substrate 3 is sandwiched so as to sandwich the gate electrode 69 on the insulating layer 30.
Two diffusion regions 70 and 72 are formed near the surface of No. 2, and a channel 88 is formed between the two diffusion regions 70 and 72 by applying a predetermined negative voltage to the gate electrode 69. Then, a predetermined switching operation is performed.

【0068】スイッチ74に着目すると、絶縁層30上
のゲート電極75を挟むようにn−Si基板32の表面
付近に2つの拡散領域76,78が形成されており、ゲ
ート電極75に対して所定の負の電圧を印加することに
より、これら2つの拡散領域76,78の間にチャネル
90が形成され、所定のスイッチング動作が行われる。
Focusing on the switch 74, two diffusion regions 76 and 78 are formed in the vicinity of the surface of the n-Si substrate 32 so as to sandwich the gate electrode 75 on the insulating layer 30. A negative voltage is applied to form a channel 90 between these two diffusion regions 76 and 78, and a predetermined switching operation is performed.

【0069】スイッチ80に着目すると、絶縁層30上
のゲート電極81を挟むようにn−Si基板32の表面
付近に2つの拡散領域82,84が形成されており、ゲ
ート電極81に対して所定の負の電圧を印加することに
より、これら2つの拡散領域82,84の間にチャネル
92が形成され、所定のスイッチング動作が行われる。
Focusing on the switch 80, two diffusion regions 82 and 84 are formed in the vicinity of the surface of the n-Si substrate 32 so as to sandwich the gate electrode 81 on the insulating layer 30. A negative voltage is applied to form a channel 92 between these two diffusion regions 82 and 84, and a predetermined switching operation is performed.

【0070】このように、本実施例のインダクタンス可
変素子300は、スイッチ80のみをオン状態としたと
きには、2つの入出力電極12,14の間にある約3タ
ーンのコイルが有効に機能する。また、スイッチ74の
みをオン状態としたときには約2ターンのコイルが有効
に機能し、スイッチ68のみをオン状態としたときには
約1ターンのコイルが有効に機能する。さらに、スイッ
チ62のみをオン状態としたときには周回形状を有する
コイルは形成されず、インダクタンスが非常に小さな素
子となる。従って、所定の電圧を印加するゲート電極を
変えることにより、2つの入出力電極12,14に接続
されるコイルのターン数を変えることができ、これによ
りインダクタンスも可変に設定することができる。
As described above, in the variable inductance element 300 of the present embodiment, when only the switch 80 is turned on, the coil of about 3 turns between the two input / output electrodes 12 and 14 effectively functions. Further, when only the switch 74 is turned on, the coil of about 2 turns effectively works, and when only the switch 68 is turned on, the coil of about 1 turn works effectively. Furthermore, when only the switch 62 is turned on, a coil having a spiral shape is not formed, and the element has a very small inductance. Therefore, the number of turns of the coils connected to the two input / output electrodes 12 and 14 can be changed by changing the gate electrode to which a predetermined voltage is applied, and thus the inductance can be variably set.

【0071】なお、このインダクタンス可変素子300
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第1実施例や第2実施例と同じである。
Incidentally, this variable inductance element 300
It is the same as the first and second embodiments described above in that it can be manufactured by using a general semiconductor manufacturing technology, and accordingly, it can be downsized and mass-produced.

【0072】その他の実施例 次に、本発明のその他の実施例に係るインダクタンス可
変素子について、図面を参照しながら具体的に説明す
る。
Other Embodiments Next, variable inductance elements according to other embodiments of the present invention will be specifically described with reference to the drawings.

【0073】図10は、本発明を適用した第4実施例の
インダクタンス可変素子の平面図である。また、図11
は図10に示したインダクタンス可変素子のスイッチの
近傍の部分的拡大図である。
FIG. 10 is a plan view of an inductance variable element according to the fourth embodiment of the present invention. In addition, FIG.
FIG. 11 is a partially enlarged view of the vicinity of the switch of the variable inductance element shown in FIG. 10.

【0074】これらの図に示すように、本実施例のイン
ダクタンス可変素子400は、ほぼ1ターンの周回形状
を有する2つの周回電極110,112と、これらの接
続あるいは分離を行うための2つのスイッチ122,1
30とを含んで構成されている。
As shown in these figures, the variable inductance element 400 of the present embodiment has two spiral electrodes 110 and 112 having a spiral shape of approximately one turn, and two switches for connecting or disconnecting them. 122,1
30 and 30 are included.

【0075】周回電極110の一方端は、幅広形状を有
する入出力電極114となっており、他方端はスイッチ
122を介して周回電極112に接続されるとともに、
その一部が入出力電極118に向け分岐した形状となっ
ている。また、周回電極112の一方端は、幅広形状を
有する入出力電極120となっており、他方端は上述し
たようにスイッチ122を介して周回電極110に接続
されるとともに、スイッチ130を介して入出力電極1
16に接続されている。
One end of the spiral electrode 110 is an input / output electrode 114 having a wide shape, and the other end is connected to the spiral electrode 112 via a switch 122.
A part of it has a branched shape toward the input / output electrode 118. Further, one end of the spiral electrode 112 is the input / output electrode 120 having a wide shape, and the other end is connected to the spiral electrode 110 via the switch 122 as described above and is also input via the switch 130. Output electrode 1
It is connected to 16.

【0076】スイッチ122は、2つの周回電極110
と112とを接続するためのものであり、絶縁層30の
表面に形成された段付きの長方形形状を有するゲート電
極124と、n−Si基板32の表面付近であって絶縁
層30を介してゲート電極124に一部が重なるように
形成されている2つの拡散領域126,128とから構
成されており、ゲート電極124に対して所定の負の電
圧を印加することによりオン状態となる。
The switch 122 has two rotating electrodes 110.
And 112 for connecting the gate electrode 124 having a stepped rectangular shape formed on the surface of the insulating layer 30 and the insulating layer 30 in the vicinity of the surface of the n-Si substrate 32. It is composed of two diffusion regions 126 and 128 formed so as to partially overlap the gate electrode 124, and is turned on by applying a predetermined negative voltage to the gate electrode 124.

【0077】また、スイッチ130は、一方の周回電極
112と入出力電極116とを接続するためのものであ
り、絶縁層30の表面に形成された段付きの長方形形状
を有するゲート電極132と、n−Si基板32の表面
付近であって絶縁層30を介してゲート電極132に一
部が重なるように形成されている2つの拡散領域13
4,136とから構成されており、ゲート電極132に
対して所定の負の電圧を印加することによりオン状態と
なる。
Further, the switch 130 is for connecting the one-turn electrode 112 and the input / output electrode 116, and the gate electrode 132 having a stepped rectangular shape formed on the surface of the insulating layer 30, Two diffusion regions 13 formed in the vicinity of the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 132 with the insulating layer 30 interposed therebetween.
The gate electrode 132 is turned on by applying a predetermined negative voltage to the gate electrode 132.

【0078】このように、本実施例のインダクタンス可
変素子400は、スイッチ122のみをオン状態とした
ときには、2つの周回電極110,112が接続され、
入出力電極114と120との間に約2ターンのコイル
が形成される。また、スイッチ130をオン状態にする
とともにスイッチ122をオフ状態としたときには、入
出力電極114と120との間に周回電極110によっ
て形成される約1ターンのコイルが形成されるととも
に、入出力電極116と118との間に周回電極112
によって形成される約1ターンのコイルが形成される。
As described above, in the variable inductance element 400 of this embodiment, when only the switch 122 is turned on, the two winding electrodes 110 and 112 are connected,
A coil of about 2 turns is formed between the input / output electrodes 114 and 120. When the switch 130 is turned on and the switch 122 is turned off, a coil of about one turn formed by the circulating electrode 110 is formed between the input / output electrodes 114 and 120, and Circular electrode 112 between 116 and 118
A coil of about 1 turn is formed.

【0079】従って、スイッチ122,130のオンオ
フ状態を切り替えることにより、全体として約2ターン
のコイルを必要に応じて分割して使用することができ
る。しかも、各入出力電極間のインダクタンスは、その
間に形成されるコイルのターン数やどの周回電極を使用
したかによって変わるため、使用する入出力端子を必要
に応じて選択することにより、インダクタンス可変素子
400を複数のインダクタンスを有する素子として使用
することができる。
Therefore, by switching the on / off states of the switches 122 and 130, it is possible to divide and use the coil of about 2 turns as a whole as needed. Moreover, since the inductance between the input and output electrodes changes depending on the number of turns of the coil formed between them and which winding electrode is used, the inductance variable element can be selected by selecting the input and output terminals to be used as needed. 400 can be used as an element with multiple inductances.

【0080】なお、上述したインダクタンス可変素子4
00は、全体として約2ターンのコイルが形成されるよ
うにしたが、このターン数を増やすととにもスイッチお
よび入出力電極を増やすことにより、選択できるインダ
クタンスの数を増やすことができる。また、複数の周回
電極を同心状に配置する必要はなく、隣接した周回電極
を接続あるいは分離してもよい。
The variable inductance element 4 described above is used.
In the case of 00, a coil having about 2 turns is formed as a whole, but the number of selectable inductances can be increased by increasing the number of turns and the number of switches and input / output electrodes. Further, it is not necessary to arrange a plurality of winding electrodes concentrically, and adjacent winding electrodes may be connected or separated.

【0081】図12は、本発明を適用した第5実施例の
インダクタンス可変素子の平面図である。また、図13
は図12に示したインダクタンス可変素子のスイッチ近
傍の部分的拡大図である。
FIG. 12 is a plan view of the variable inductance element according to the fifth embodiment of the present invention. In addition, FIG.
FIG. 13 is a partially enlarged view of the vicinity of the switch of the variable inductance element shown in FIG. 12.

【0082】本実施例のインダクタンス可変素子500
は、図1及び図2に示したインダクタンス可変素子10
0のスイッチ部分の特性を改善した点に特徴がある。一
般に、電界効果トランジスタのオン抵抗は、ソース・ゲ
ート間の電位差に依存し、この電位差が小さくなるにし
たがってソース・ドレイン間のオン抵抗が急激に増大す
る傾向がある。このため、入出力電極12あるいは14
から入力される信号の電圧レベルがゲート電極18,2
6に印加されるゲート電圧に近づく場合には、2つの入
出力電極12,14間の抵抗が高くなるため信号の減衰
が生じる。本実施例のインダクタンス可変素子500
は、上述したオン抵抗の急激な上昇を防ぐために、pチ
ャネルのFETとnチャネルのFETとを並列に接続し
たトランスミッションゲートを用いてスイッチング動作
を行っている。
The variable inductance element 500 of this embodiment.
Is the variable inductance element 10 shown in FIGS.
It is characterized in that the characteristics of the switch portion of 0 are improved. Generally, the on-resistance of a field effect transistor depends on the potential difference between the source and the gate, and the on-resistance between the source and drain tends to increase rapidly as the potential difference decreases. Therefore, the input / output electrodes 12 or 14
The voltage level of the signal input from the gate electrodes 18, 2
When the gate voltage applied to 6 is approached, the resistance between the two input / output electrodes 12 and 14 becomes high, causing signal attenuation. Variable inductance element 500 of the present embodiment
In order to prevent the above-mentioned rapid increase in on-resistance, the switching operation is performed using a transmission gate in which a p-channel FET and an n-channel FET are connected in parallel.

【0083】図12及び図13に示すように、本実施例
のインダクタンス可変素子500は、図1等に示したイ
ンダクタンス可変素子100に対して、nチャネルのF
ETからなる2つのスイッチ140,148を追加した
構成を有している。これら2つのスイッチ140,14
8は、n−Si基板32の一部に形成されたpウェル1
38の表面付近に形成されている。
As shown in FIGS. 12 and 13, the variable inductance element 500 of this embodiment is different from the variable inductance element 100 shown in FIG.
It has a configuration in which two switches 140 and 148 made of ET are added. These two switches 140,14
8 is a p well 1 formed in a part of the n-Si substrate 32.
It is formed near the surface of 38.

【0084】スイッチ140は、スイッチ16と並列に
接続されて、スパイラル電極10の最外周部分と外側か
ら2番目の周回部分とを部分的に短絡するためのもので
あり、スイッチ16のゲート電極18,拡散領域20,
22のそれぞれに対応して、ゲート電極142,拡散領
域144,146が設けられている。
The switch 140 is connected in parallel with the switch 16 to partially short-circuit the outermost peripheral portion of the spiral electrode 10 and the second peripheral portion from the outside, and the gate electrode 18 of the switch 16 is provided. , Diffusion area 20,
A gate electrode 142 and diffusion regions 144 and 146 are provided corresponding to each 22.

【0085】スイッチ140のゲート電極142には、
スイッチ16のゲート電極18に印加される電圧と極性
のみが異なる所定の正の電圧が印加され、このとき2つ
の拡散領域144,146間にn形のチャネルが形成さ
れて導通状態となる。なお、実際にゲート電極18と1
42とに極性が異なる電圧を同時に印加するには、n−
Si基板32とゲート電極18とに印加する電圧の組み
合わせを反対にして、pウェル138とゲート電極14
2とに印加するようにすればよい。
For the gate electrode 142 of the switch 140,
A predetermined positive voltage having a polarity different from that of the voltage applied to the gate electrode 18 of the switch 16 is applied, and at this time, an n-type channel is formed between the two diffusion regions 144 and 146 to establish a conductive state. Note that the gate electrodes 18 and 1 are actually
To apply voltages of different polarities to 42 and
The combination of the voltages applied to the Si substrate 32 and the gate electrode 18 is reversed, and the p well 138 and the gate electrode 14 are combined.
It is only necessary to apply it to

【0086】同様に、スイッチ148は、スイッチ24
と並列に接続されて、スパイラル電極10の外側から2
番目の周回部分と最内周部分とを部分的に短絡するため
のものであり、スイッチ24のゲート電極26,拡散領
域22,28のそれぞれに対応して、ゲート電極14
8,拡散領域146,152が設けられている。
Similarly, the switch 148 is the switch 24.
2 connected from the outside of the spiral electrode 10 in parallel with
This is for partially short-circuiting the second circumference portion and the innermost circumference portion, and corresponds to the gate electrode 26 of the switch 24 and the diffusion regions 22 and 28, respectively.
8 and diffusion regions 146 and 152 are provided.

【0087】スイッチ148のゲート電極150には、
スイッチ24のゲート電極26に印加される電圧と極性
のみが異なる所定の正の電圧が印加され、このとき2つ
の拡散領域146,152間にn形のチャネルが形成さ
れて導通状態となる。
For the gate electrode 150 of the switch 148,
A predetermined positive voltage having a polarity different from that of the voltage applied to the gate electrode 26 of the switch 24 is applied, and at this time, an n-type channel is formed between the two diffusion regions 146 and 152 to be in a conductive state.

【0088】図14は、本実施例のインダクタンス可変
素子500の部分的断面図である。同図(A)は、図1
3のA−A線断面図であり、n−Si基板32の一部
(表面付近)に形成されたpウェル138に、ゲート電
極142,拡散領域144,146からなるnチャネル
FETのスイッチ140と、ゲート電極150,拡散領
域146,152からなるnチャネルFETのスイッチ
148との両方が形成されている状態が示されている。
また、図14(B)は図13のB−B線断面図であり、
第1実施例において図3に示した断面構造と基本的に変
わりはない。
FIG. 14 is a partial sectional view of the variable inductance element 500 of this embodiment. FIG.
3 is a cross-sectional view taken along the line AA of FIG. 3, showing an n-channel FET switch 140 including a gate electrode 142 and diffusion regions 144 and 146 in a p well 138 formed in a part (near the surface) of the n-Si substrate 32. , The gate electrode 150 and the switch 148 of the n-channel FET formed of the diffusion regions 146, 152 are both formed.
14B is a cross-sectional view taken along the line BB of FIG.
The cross-sectional structure of the first embodiment is basically the same as that shown in FIG.

【0089】このように、スイッチ16と140とを並
列接続して(あるいはスイッチ24と148とを並列接
続して)トランスミッションゲートとして使用すること
により、例えば入出力電極12あるいは14に入力され
る信号の電圧レベルが一方のスイッチ16のゲート電極
18に印加されるゲート電圧に近づいた場合には、他方
のスイッチ140のゲート電極142に印加されるゲー
ト電圧から遠ざかることになり、スイッチ16と140
とからなる並列回路全体のオン抵抗は低くなる。反対
に、入力信号の電圧レベルが他方のスイッチ140のゲ
ート電極142に印加されるゲート電圧に近づいた場合
には、一方のスイッチ16のゲート電極18に印加され
るゲート電圧から遠ざかることになり、スイッチ16と
140とからなる並列回路全体のオン抵抗は低くなる。
As described above, by using the switches 16 and 140 connected in parallel (or the switches 24 and 148 connected in parallel) as a transmission gate, a signal input to, for example, the input / output electrode 12 or 14 can be obtained. When the voltage level of the switch 16 approaches the gate voltage applied to the gate electrode 18 of the one switch 16, it moves away from the gate voltage applied to the gate electrode 142 of the other switch 140, and the switches 16 and 140
The on resistance of the entire parallel circuit composed of and becomes low. On the contrary, when the voltage level of the input signal approaches the gate voltage applied to the gate electrode 142 of the other switch 140, the voltage level goes away from the gate voltage applied to the gate electrode 18 of the one switch 16, The on-resistance of the entire parallel circuit including the switches 16 and 140 is low.

【0090】このように、トランスミッションゲートを
用いることにより常に安定したオン抵抗となり、インダ
クタンス可変素子500の特性も安定させることができ
る。
As described above, by using the transmission gate, the ON resistance is always stable and the characteristic of the variable inductance element 500 can be stabilized.

【0091】図15は、本発明を適用した第6実施例の
インダクタンス可変素子の平面図である。
FIG. 15 is a plan view of an inductance variable element according to a sixth embodiment of the present invention.

【0092】本実施例のインダクタンス可変素子600
は、図1に示したインダクタンス可変素子100のスイ
ッチ16,24のそれぞれをスパイラル電極10間の隙
間に沿って延ばした点に特徴がある。すなわち、一方の
スイッチ16に着目すると、ゲート電極18,拡散領域
20,22のそれぞれをスパイラル電極10の約1/4
ターン分の長さに延長している。同様に、他方のスイッ
チ24に着目すると、ゲート電極26,拡散領域22,
28のそれぞれをスパイラル電極10の約1/4ターン
分の長さに延長している。
The variable inductance element 600 of this embodiment.
Is characterized in that each of the switches 16 and 24 of the variable inductance element 100 shown in FIG. 1 is extended along the gap between the spiral electrodes 10. That is, focusing on one switch 16, each of the gate electrode 18 and the diffusion regions 20 and 22 is about ¼ of the spiral electrode 10.
It extends to the length of one turn. Similarly, focusing on the other switch 24, the gate electrode 26, the diffusion region 22,
Each of 28 is extended to the length of about 1/4 turn of the spiral electrode 10.

【0093】このように、スイッチ16,24の周回方
向の長さを長く設定することにより、オン抵抗を飛躍的
に低減することが可能であり、スイッチ16,24を介
して信号の入出力を行った際の信号レベルの減衰を実質
上無視できる程度にまで抑えることができる。
As described above, by setting the lengths of the switches 16 and 24 in the circulating direction to be long, it is possible to drastically reduce the on-resistance, and input / output of signals via the switches 16 and 24. The attenuation of the signal level when it is performed can be suppressed to a substantially negligible level.

【0094】図16は、化学液相法を用いて端子付けを
行う場合の概略を示す図であり、図1のA−A線拡大断
面が示されている。
FIG. 16 is a schematic view showing a case where terminals are attached using the chemical liquid phase method, and an enlarged cross section taken along the line AA of FIG. 1 is shown.

【0095】図16に示すように、インダクタンス可変
素子100を含む半導体基板を切り離した後に、個々に
切り離されたチップ(素子)の全表面に化学液相法によ
り絶縁膜としてシリコン酸化膜160を形成する。その
後、エッチングにより入出力電極12,14およびゲー
ト電極18,26上のシリコン酸化膜160を除去して
孔をあけ、その孔を半田162で表面に盛り上がる程度
に封じることにより、突出した半田162をプリント配
線基板のランド等と直接接触させることができるので、
表面実装に際して好都合である。
As shown in FIG. 16, after the semiconductor substrate including the variable inductance element 100 is cut off, a silicon oxide film 160 is formed as an insulating film on the entire surface of the individually cut chips (elements) by the chemical liquid phase method. To do. After that, the silicon oxide film 160 on the input / output electrodes 12 and 14 and the gate electrodes 18 and 26 is removed by etching to form a hole, and the hole is sealed with solder 162 to the extent that the solder 162 protrudes, so that the protruding solder 162 is removed. Since it can be directly contacted with the land of the printed wiring board,
It is convenient for surface mounting.

【0096】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。
Incidentally, another insulating material such as synthetic resin may be used for the protective film on the element surface, and a laser beam may be used for perforating the protective film.

【0097】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, but various modifications can be made within the scope of the present invention.

【0098】例えば、上述した各実施例のインダクタン
ス可変素子は、n−Si基板32上に1つの素子を形成
する場合を説明したが、同一あるいは異なる種類のイン
ダクタンス可変素子を同一のn−Si基板32上に複数
個同時に形成した後にそれぞれを分離し、その後入出力
電極やゲート電極に端子付けを行うようにしてもよい。
For example, in the variable inductance element of each of the above-described embodiments, one element is formed on the n-Si substrate 32, but the same or different types of the variable inductance element are formed on the same n-Si substrate. It is also possible to form a plurality of layers on 32 at the same time, separate them, and then attach terminals to the input / output electrodes and gate electrodes.

【0099】また、上述した各実施例のインダクタンス
可変素子は、半導体基板上に形成される点は一般のトラ
ンジスタ等と同じであるため、各実施例のインダクタン
ス可変素子をLSI等の回路の一部として形成するよう
にしてもよい。
Since the variable inductance element of each of the above-described embodiments is the same as a general transistor in that it is formed on a semiconductor substrate, the variable inductance element of each of the embodiments is used as a part of a circuit such as an LSI. It may be formed as.

【0100】また、上述した各実施例のインダクタンス
可変素子は、インダクタンスを可変に設定する際に電界
効果トランジスタを用いているため、必ずオン抵抗があ
り、このオン抵抗は温度依存性がある。従って、このオ
ン抵抗の温度依存性を補正するために、インダクタンス
可変素子の内部あるいは外部に正温度係数サーミスタ
(PTC)や負温度係数サーミスタ(NTC)を接続す
るようにしてもよい。
Further, since the variable inductance element of each of the above-mentioned embodiments uses the field effect transistor when the inductance is variably set, there is always an on resistance, and this on resistance has temperature dependency. Therefore, in order to correct the temperature dependence of the ON resistance, a positive temperature coefficient thermistor (PTC) or a negative temperature coefficient thermistor (NTC) may be connected inside or outside the variable inductance element.

【0101】また、スイッチとして電界効果トランジス
タ以外の素子、例えばバイポーラトランジスタ等を使用
するようにしてもよい。
Further, as the switch, an element other than the field effect transistor, for example, a bipolar transistor may be used.

【0102】また、図15に示したインダクタンス可変
素子600は、ゲート電極18,26等の長さを延長し
て約1/4ターン分の長さとしたが、これを約1ターン
分の長さにまで延長するようにしてもよい。この場合に
は、各スイッチ16,24のオン抵抗をさらに低くする
ことができるとともに、各スイッチ16,24をオン状
態としたときに生じる閉ループを完全になくすことがで
きる。
In the variable inductance element 600 shown in FIG. 15, the lengths of the gate electrodes 18, 26, etc. are extended to about 1/4 turn. However, this length is about 1 turn. It may be extended to. In this case, the ON resistance of each switch 16 and 24 can be further reduced, and the closed loop that occurs when each switch 16 and 24 is turned ON can be completely eliminated.

【0103】また、上述した各実施例のインダクタンス
可変素子は単独で用いる場合を例に取り説明したが、各
実施例のインダクタンス可変素子に渦巻き形状の電極を
対向するように、あるいはほぼ平行に配置することによ
り、各インダクタンス可変素子のスパイラル電極10と
追加した渦巻き形状の電極との間にキャパシタが分布定
数的に成形されるIC素子とすることもできる。
Further, although the variable inductance element of each of the above-described embodiments has been described as an example in which it is used alone, the spiral variable electrode is arranged to face the inductance variable element of each embodiment, or substantially parallel thereto. By doing so, an IC element in which a capacitor is formed in a distributed constant manner between the spiral electrode 10 of each variable inductance element and the additional spiral electrode can be obtained.

【0104】また、上述した各実施例のインダクタンス
可変素子は、渦巻き形状のスパイラル電極10のターン
数を実質的に可変に制御することによりインダクタンス
を変える場合を例に取り説明したが、入出力する信号の
周波数帯域を高周波に限った場合には、スパイラル電極
の形状を渦巻き形状以外の形状、例えば波形形状等の任
意の蛇行形状とし、隣接する電極を短絡するようにして
もよい。高周波信号に対しては、このような形状とした
場合にも所定のインダクタンスを有するとともに、この
インダクタンスを可変に制御することが可能となる。
In the variable inductance element of each of the above-described embodiments, the case where the inductance is changed by substantially controlling the number of turns of the spiral spiral electrode 10 has been described as an example. When the frequency band of the signal is limited to a high frequency, the shape of the spiral electrode may be a shape other than the spiral shape, for example, an arbitrary meandering shape such as a corrugated shape, and adjacent electrodes may be short-circuited. With respect to a high-frequency signal, even when it has such a shape, it has a predetermined inductance, and this inductance can be variably controlled.

【0105】[0105]

【発明の効果】このように、請求項1の発明によれば、
スイッチにより複数のインダクタ用導体の接続状態を切
り替え、これによりインダクタンスの変更が可能とな
る。
As described above, according to the invention of claim 1,
The switch switches the connection state of the plurality of inductor conductors, which allows the inductance to be changed.

【0106】また、請求項2の発明によれば、上述した
複数のインダクタ用導体の両端近傍に2つの入出力端子
を有しており、スイッチを切り替えることによりこれら
2つの入出力端子間に接続されるインダクタ用導体の数
が切り替わる。したがって、使用する入出力端子を固定
したまま、素子のインダクタンスのみを変えることが可
能となる。
According to the invention of claim 2, two inductors have two input / output terminals in the vicinity of both ends of the above-mentioned inductor conductor, and the switch is switched to connect between these two input / output terminals. The number of inductor conductors is switched. Therefore, it is possible to change only the inductance of the element while fixing the input / output terminal used.

【0107】また、請求項3の発明によれば、上述した
インダクタ用導体を半導体基板上に絶縁層を介して形成
しており、しかも上述したスイッチをこの半導体基板の
一部に拡散領域を設けた電界効果トランジスタによって
形成している。したがって、この電界効果トランジスタ
のゲートに印加する電圧を変えることにより、インダク
タ用導体間の接続および分離を行うことができる。特
に、半導体基板にインダクタ用導体とスイッチとが形成
されるため、構造が単純であり、しかも素子を集積回路
やトランジスタ等の半導体部品と一体的に形成すること
ができる。
According to the third aspect of the present invention, the inductor conductor described above is formed on the semiconductor substrate via the insulating layer, and the switch described above is provided with a diffusion region in a part of the semiconductor substrate. It is formed by a field effect transistor. Therefore, by changing the voltage applied to the gate of the field effect transistor, the connection and separation between the inductor conductors can be performed. In particular, since the inductor conductor and the switch are formed on the semiconductor substrate, the structure is simple and the element can be formed integrally with a semiconductor component such as an integrated circuit or a transistor.

【0108】また、請求項4の発明によれば、上述した
電界効果トランジスタをnチャネルトランジスタとpチ
ャネルトランジスタとを並列接続したトランスミッショ
ンゲートとしており、これによりソースあるいはドレイ
ンとして機能する拡散領域とゲートとの電位差に依存す
ることなく常に安定して低抵抗なスイッチング動作を行
うわせることができる。
According to a fourth aspect of the present invention, the field effect transistor is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel, whereby a diffusion region and a gate functioning as a source or a drain are provided. It is possible to always perform stable and low-resistance switching operation without depending on the potential difference.

【0109】また、請求項5の発明によれば、上述した
インダクタンス可変素子を半導体基板上に形成した後に
化学液相法により全表面に絶縁膜を形成する。その後、
この絶縁膜の一部にエッチングやレーザ光照射により孔
をあけ、この孔に半田を盛ることにより端子付けが行わ
れる。したがって、表面実装型の素子を簡単に製造する
ことができ、表面実装型とすることによりこの素子の組
み付け作業も容易となる。
Further, according to the invention of claim 5, after forming the above-described variable inductance element on the semiconductor substrate, the insulating film is formed on the entire surface by the chemical liquid phase method. afterwards,
A hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface-mounting type element, and by using the surface-mounting type element, the assembling work of this element becomes easy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例のインダクタンス
可変素子の平面図である。
FIG. 1 is a plan view of an inductance variable element according to a first embodiment of the present invention.

【図2】図1のインダクタンス可変素子の部分的拡大図
である。
2 is a partially enlarged view of the variable inductance element of FIG. 1. FIG.

【図3】図2のB−B線断面図である。FIG. 3 is a sectional view taken along line BB of FIG.

【図4】本発明を適用した第2実施例のインダクタンス
可変素子の平面図である。
FIG. 4 is a plan view of an inductance variable element according to a second embodiment of the present invention.

【図5】図4のインダクタンス可変素子の部分的拡大図
である。
FIG. 5 is a partially enlarged view of the variable inductance element of FIG.

【図6】図5のA−A線及びB−B線断面図である。6 is a cross-sectional view taken along the line AA and the line BB in FIG.

【図7】本発明を適用した第3実施例のインダクタンス
可変素子の平面図である。
FIG. 7 is a plan view of an inductance variable element according to a third embodiment of the present invention.

【図8】図7のインダクタンス可変素子の部分的拡大図
である。
8 is a partially enlarged view of the variable inductance element shown in FIG. 7. FIG.

【図9】図8のA−A線断面図である。9 is a cross-sectional view taken along the line AA of FIG.

【図10】本発明を適用した第4実施例のインダクタン
ス可変素子の平面図である。
FIG. 10 is a plan view of an inductance variable element according to a fourth exemplary embodiment of the present invention.

【図11】図10のインダクタンス可変素子の部分的拡
大図である。
FIG. 11 is a partially enlarged view of the variable inductance element of FIG.

【図12】本発明を適用した第5実施例のインダクタン
ス可変素子の平面図である。
FIG. 12 is a plan view of an inductance variable element according to a fifth exemplary embodiment of the present invention.

【図13】図12のインダクタンス可変素子の部分的拡
大図である。
13 is a partially enlarged view of the inductance variable element of FIG.

【図14】図13のA−A線及びB−B線断面図であ
る。
14 is a cross-sectional view taken along the line AA and the line BB in FIG.

【図15】本発明を適用した第6実施例のインダクタン
ス可変素子の平面図である。
FIG. 15 is a plan view of an inductance variable element according to a sixth embodiment of the present invention.

【図16】化学液相法を用いて端子付けを行う場合の説
明図である。
FIG. 16 is an explanatory diagram of a case where terminals are attached using a chemical liquid method.

【符号の説明】[Explanation of symbols]

10 スパイラル電極 12,14 入出力電極 16,24 スイッチ 18,26 ゲート電極 20,22,28 拡散領域 30 絶縁層 32 n−Si基板 10 spiral electrode 12,14 input / output electrode 16,24 switch 18,26 gate electrode 20,22,28 diffusion region 30 insulating layer 32 n-Si substrate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 全体としてあるいは個々が周回形状を有
する複数のインダクタ用導体と、 前記複数のインダクタ用導体を分離あるいは接続する1
つあるいは複数のスイッチと、 を備え、前記複数のインダクタ用導体のいずれかを単独
で、あるいは組み合わせて用いることを特徴とするイン
ダクタンス可変素子。
1. A plurality of inductor conductors, which have a circular shape as a whole or individually, and a plurality of inductor conductors which are separated or connected.
An inductance variable element, comprising one or a plurality of switches, and using any of the plurality of inductor conductors alone or in combination.
【請求項2】 請求項1において、 全体として周回形状を有する前記複数のインダクタ用導
体の両端近傍に設けられた2つの入出力端子をさらに含
み、 前記スイッチを切り替えることにより、前記2つの入出
力端子間に存在する前記複数のインダクタ用導体の数を
切り替えて、前記2つの入出力端子間のインダクタンス
を変更することを特徴とするインダクタンス可変素子。
2. The input / output terminal according to claim 1, further comprising two input / output terminals provided near both ends of the plurality of inductor conductors having a circular shape as a whole, and the two input / output terminals are switched by switching the switch. An inductance variable element, characterized in that the inductance between the two input / output terminals is changed by switching the number of the plurality of inductor conductors existing between the terminals.
【請求項3】 請求項1において、 前記複数のインダクタ用導体は半導体基板上に絶縁層を
介して形成されており、 前記スイッチは、前記半導体基板の一部に形成されてお
り、2つの拡散領域のそれぞれが異なる前記複数のイン
ダクタ用導体の一部に接続された電界効果トランジスタ
であり、 前記半導体基板上に前記複数のインダクタ用導体と前記
スイッチとが一体的に形成されたことを特徴とするイン
ダクタンス可変素子。
3. The inductor according to claim 1, wherein the plurality of inductor conductors are formed on a semiconductor substrate via an insulating layer, the switch is formed on a part of the semiconductor substrate, and two diffusions are provided. A field effect transistor in which each of the regions is connected to a part of the plurality of inductor conductors different from each other, wherein the plurality of inductor conductors and the switch are integrally formed on the semiconductor substrate, Variable inductance element.
【請求項4】 請求項3において、 前記スイッチを構成する電界効果トランジスタは、nチ
ャネルトランジスタと、pチャネルトランジスタとを並
列に接続したトランスミッションゲートであることを特
徴とするインダクタンス可変素子。
4. The variable inductance element according to claim 3, wherein the field effect transistor forming the switch is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel.
【請求項5】 請求項3または4のいずれかにおいて、 前記半導体基板上に前記スイッチと前記インダクタ用導
体とを形成した後に、この半導体基板の全表面に化学液
相法により絶縁膜を形成し、この絶縁膜の一部をエッチ
ングあるいはレーザ光照射によって除去して孔をあけ、
その孔を半田で表面に盛り上がる程度に封じることによ
り端子付けを行なうことを特徴とするインダクタンス可
変素子。
5. The insulating film according to claim 3, wherein after forming the switch and the inductor conductor on the semiconductor substrate, an insulating film is formed on the entire surface of the semiconductor substrate by a chemical liquid phase method. , A part of this insulating film is removed by etching or laser light irradiation to make a hole,
An inductance variable element characterized in that terminals are attached by sealing the holes to the extent that they rise up on the surface with solder.
JP31127693A 1993-11-17 1993-11-17 Variable inductance element Expired - Fee Related JP3318086B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP31127693A JP3318086B2 (en) 1993-11-17 1993-11-17 Variable inductance element
TW083110490A TW262595B (en) 1993-11-17 1994-11-14
US08/338,847 US5629553A (en) 1993-11-17 1994-11-14 Variable inductance element using an inductor conductor
KR1019940029910A KR100316220B1 (en) 1993-11-17 1994-11-15 Inductance variable element
DE69408791T DE69408791T2 (en) 1993-11-17 1994-11-16 Variable inductive element
EP94118074A EP0654802B1 (en) 1993-11-17 1994-11-16 Variable inductance element
HK98106853A HK1007860A1 (en) 1993-11-17 1998-06-26 Variable inductance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31127693A JP3318086B2 (en) 1993-11-17 1993-11-17 Variable inductance element

Publications (2)

Publication Number Publication Date
JPH07142258A true JPH07142258A (en) 1995-06-02
JP3318086B2 JP3318086B2 (en) 2002-08-26

Family

ID=18015190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31127693A Expired - Fee Related JP3318086B2 (en) 1993-11-17 1993-11-17 Variable inductance element

Country Status (1)

Country Link
JP (1) JP3318086B2 (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466542B1 (en) * 2002-11-13 2005-01-15 한국전자통신연구원 Stacked Variable Inductor
US7202754B2 (en) 2003-03-04 2007-04-10 Renesas Technology Corp. Oscillator circuit and L load differential circuit achieving a wide oscillation frequency range and low phase noise characteristics
JP2007142418A (en) * 2005-11-17 2007-06-07 Seiko Epson Corp Multilayer circuit having variable inductor and method of manufacturing the same
WO2007086278A1 (en) * 2006-01-24 2007-08-02 Nec Corporation Integrated circuit device
EP1825591A1 (en) * 2004-12-03 2007-08-29 Infineon Tehnologies AG Resonator for a voltage controlled oscillator and manufacturing method thereof
US7893790B2 (en) 2002-06-05 2011-02-22 Nxp B.V. Electronic device and method of matching the impedance thereof
JP2011101322A (en) * 2009-11-09 2011-05-19 Renesas Electronics Corp Resonance type oscillation circuit and semiconductor device
WO2011026133A3 (en) * 2009-08-31 2011-06-03 Qualcomm Incorporated Switchable inductor network
US8143986B2 (en) 2007-01-24 2012-03-27 Renesas Electronics Corporation Inductor
WO2012132179A1 (en) * 2011-03-29 2012-10-04 パナソニック株式会社 Variable inductor and semiconductor device using same
US8390386B2 (en) 2009-05-25 2013-03-05 Renesas Electronics Corporation Variable inductor
JP2016031963A (en) * 2014-07-28 2016-03-07 Tdk株式会社 Coil parts, coil parts composite and transformer, and power supply device
CN107078552A (en) * 2014-10-16 2017-08-18 罗伯特·博世有限公司 Coil system for carrying out induction type energy transmission, induction type energy delivery devices and the method for manufacturing the coil system for carrying out induction type energy transmission
WO2023090293A1 (en) * 2021-11-17 2023-05-25 株式会社村田製作所 Electronic element and circuit device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893790B2 (en) 2002-06-05 2011-02-22 Nxp B.V. Electronic device and method of matching the impedance thereof
US6992366B2 (en) 2002-11-13 2006-01-31 Electronics And Telecommunications Research Institute Stacked variable inductor
KR100466542B1 (en) * 2002-11-13 2005-01-15 한국전자통신연구원 Stacked Variable Inductor
US7362194B2 (en) 2003-03-04 2008-04-22 Renesas Technology Corp. Oscillator circuit and L load differential circuit achieving a wide oscillation frequency range and low phase noise characteristics
US7202754B2 (en) 2003-03-04 2007-04-10 Renesas Technology Corp. Oscillator circuit and L load differential circuit achieving a wide oscillation frequency range and low phase noise characteristics
EP1825591A4 (en) * 2004-12-03 2013-09-11 Infineon Technologies Ag RESONATOR FOR A VOLTAGE-CONTROLLED OSCILLATOR AND METHOD OF MANUFACTURING THEREOF
EP1825591A1 (en) * 2004-12-03 2007-08-29 Infineon Tehnologies AG Resonator for a voltage controlled oscillator and manufacturing method thereof
JP2007142418A (en) * 2005-11-17 2007-06-07 Seiko Epson Corp Multilayer circuit having variable inductor and method of manufacturing the same
JP5076909B2 (en) * 2006-01-24 2012-11-21 日本電気株式会社 Integrated circuit device
WO2007086278A1 (en) * 2006-01-24 2007-08-02 Nec Corporation Integrated circuit device
US8633577B2 (en) 2006-01-24 2014-01-21 Renesas Electronics Corporation Integrated circuit device
US8487734B2 (en) 2007-01-24 2013-07-16 Renesas Electronics Corporation Inductor
US8143986B2 (en) 2007-01-24 2012-03-27 Renesas Electronics Corporation Inductor
US8390386B2 (en) 2009-05-25 2013-03-05 Renesas Electronics Corporation Variable inductor
WO2011026133A3 (en) * 2009-08-31 2011-06-03 Qualcomm Incorporated Switchable inductor network
US8842410B2 (en) 2009-08-31 2014-09-23 Qualcomm Incorporated Switchable inductor network
JP2011101322A (en) * 2009-11-09 2011-05-19 Renesas Electronics Corp Resonance type oscillation circuit and semiconductor device
WO2012132179A1 (en) * 2011-03-29 2012-10-04 パナソニック株式会社 Variable inductor and semiconductor device using same
US9324778B2 (en) 2011-03-29 2016-04-26 Panasonic Corporation Variable inductor and semiconductor device using same
JP2016031963A (en) * 2014-07-28 2016-03-07 Tdk株式会社 Coil parts, coil parts composite and transformer, and power supply device
CN107078552A (en) * 2014-10-16 2017-08-18 罗伯特·博世有限公司 Coil system for carrying out induction type energy transmission, induction type energy delivery devices and the method for manufacturing the coil system for carrying out induction type energy transmission
JP2017534175A (en) * 2014-10-16 2017-11-16 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Coil configuration for inductive energy transmission, inductive energy transmission device, and method of manufacturing coil configuration for inductive energy transmission
WO2023090293A1 (en) * 2021-11-17 2023-05-25 株式会社村田製作所 Electronic element and circuit device

Also Published As

Publication number Publication date
JP3318086B2 (en) 2002-08-26

Similar Documents

Publication Publication Date Title
KR100316220B1 (en) Inductance variable element
US7046113B1 (en) Inductor element
US9484444B2 (en) Semiconductor device with a resistance element in a trench
JP3318086B2 (en) Variable inductance element
US5492856A (en) Method of forming a semiconductor device having a LC element
CA1264866A (en) Complementary lateral insulated gate rectifiers
JPH08162331A (en) Variable inductor and semiconductor integrated circuit using the same
US8390094B2 (en) Switching element, variable inductor, and electronic circuit device having circuit configuration incorporating the switching element and the variable inductor
EP0653837B1 (en) LC element, semiconductor device, and LC element manufacturing method
EP0637842B1 (en) LC element, semiconductor device and LC element manufacturing method
JP3563113B2 (en) Variable inductance element
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3450408B2 (en) LC composite element
JP3482008B2 (en) Inductor element and semiconductor device
US6906610B1 (en) Inductor element
JPH07169920A (en) Ic element and semiconductor device
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
KR100334004B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3442841B2 (en) LC element and semiconductor device
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
CN119560283A (en) Inductor components and integrated circuits
JP2001102524A (en) Integrated semiconductor device
JPH06125042A (en) Semiconductor device
JPH10135409A (en) Semiconductor resistance element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020528

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees