[go: up one dir, main page]

JPH07122489A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07122489A
JPH07122489A JP26708193A JP26708193A JPH07122489A JP H07122489 A JPH07122489 A JP H07122489A JP 26708193 A JP26708193 A JP 26708193A JP 26708193 A JP26708193 A JP 26708193A JP H07122489 A JPH07122489 A JP H07122489A
Authority
JP
Japan
Prior art keywords
type
layer
concentration
epitaxial growth
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26708193A
Other languages
Japanese (ja)
Inventor
Nobuhiro Kanai
伸弘 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP26708193A priority Critical patent/JPH07122489A/en
Publication of JPH07122489A publication Critical patent/JPH07122489A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To restrain auto doping by simple and few processes. CONSTITUTION:The title method consists of the following; a first process wherein a high density N-type (or P-type) buried layer 4 is formed on a semiconductor substrate 1 by epitaxial growth, a second process wherein an intrinsic layer 6 is formed on the surface of the buried layer 4 by epitaxial growth, and a third process wherein a P-type (or N-type) low concentration layer 2 is formed on the whole surface of the semiconductor substrate 1 containing the intrinsic layer 6 by epitaxial growth.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】従来の半導体装置の製造方法としては、
例えば図9、図10に示すようなものがある(Lateral
Autodoping Suppression by Selective Epitaxy Cappin
g andIts Application in High Speed BiCMOS,Extended
Abstracts of the 20th(1988International)Conffere
nce on Solid State Devices and Materials,Tokyo,198
8,pp.45-48)。まず、P型シリコン基板11上に酸化膜
13を形成する。マスクエッチによりN型埋込層を形成
する領域の酸化膜13を除去する。P型シリコン基板1
1は不純物としてボロンが1015cm-3程度の低濃度に
ドープされている(図9(a))。N型埋込層を形成す
るため、イオン注入16を行う。注入条件はAsを15
0keVのエネルギー、3E15cm-2のドーズ量で行
う。イオンはP型シリコン基板11の表面付近に打ち込
まれる(図9(b))。イオン注入16により打ち込ま
れた不純物をキャリアとして結晶に取り込ませるため、
及びイオン注入16により引き起こされた欠陥を回復さ
せるため熱処理を行う。この熱処理により高濃度のN型
埋込層14が形成される。N型埋込層14の濃度は10
19〜1020cm-3程度である(図9(c))。N型埋込
層14の形成後に被覆層15を形成する。この被覆層1
5は選択エピタキシャル成長により形成する。成長温度
は950℃、圧力は100Torr、膜厚は0.8〜
1.0μmである。被覆層15は成長時にドープガスを
導入せずイントリンシック層である(図9(d))。酸
化膜13の全面除去後、不純物濃度1015cm-3程度の
P型エピタキシャル層12を全面に形成する。その膜厚
は1.0〜2.0μmである(図10(a))。P型エ
ピタキシャル12の形成後、その表面からN型不純物を
拡散させ、P型エピタキシャル層12内にN型ウェル1
7を形成する。P型エピタキシャル層12はこのN型ウ
ェル17間にリーク電流が流れないように分離する(図
10(b))。N型ウェル17内に1017cm-3濃度の
P型拡散層18及び1016cm-3濃度のP型拡散層19
を形成後ソースコンタクト20、ドレインコンタクト2
1、ゲート電極22を形成する。このようにしてN型ウ
ェル17内に横型パワーMOSを形成する(図10
(c))。
2. Description of the Related Art As a conventional method of manufacturing a semiconductor device,
For example, there are those shown in FIGS. 9 and 10 (Lateral
Autodoping Suppression by Selective Epitaxy Cappin
g andIts Application in High Speed BiCMOS, Extended
Abstracts of the 20th (1988 International) Conffere
nce on Solid State Devices and Materials, Tokyo, 198
8, pp.45-48). First, the oxide film 13 is formed on the P-type silicon substrate 11. The oxide film 13 in the region where the N-type buried layer is formed is removed by mask etching. P-type silicon substrate 1
1 is doped with boron as an impurity at a low concentration of about 10 15 cm −3 (FIG. 9A). Ion implantation 16 is performed to form an N-type buried layer. The injection condition is As 15
The energy is 0 keV and the dose is 3E15 cm -2 . Ions are implanted near the surface of the P-type silicon substrate 11 (FIG. 9B). Since the impurities implanted by the ion implantation 16 are incorporated into the crystal as carriers,
And a heat treatment is performed to recover the defects caused by the ion implantation 16. By this heat treatment, the high-concentration N-type buried layer 14 is formed. The concentration of the N-type buried layer 14 is 10
It is about 19 to 10 20 cm -3 (Fig. 9 (c)). After forming the N-type buried layer 14, the coating layer 15 is formed. This coating layer 1
5 is formed by selective epitaxial growth. Growth temperature is 950 ° C., pressure is 100 Torr, film thickness is 0.8-
It is 1.0 μm. The coating layer 15 is an intrinsic layer without introducing a doping gas during growth (FIG. 9 (d)). After removing the entire surface of the oxide film 13, a P-type epitaxial layer 12 having an impurity concentration of about 10 15 cm −3 is formed on the entire surface. The film thickness is 1.0 to 2.0 μm (FIG. 10A). After the P-type epitaxial layer 12 is formed, N-type impurities are diffused from the surface of the P-type epitaxial layer 12 to form the N-type well 1 in the P-type epitaxial layer 12.
Form 7. The P-type epitaxial layer 12 is separated so that no leak current flows between the N-type wells 17 (FIG. 10B). A P-type diffusion layer 18 having a concentration of 10 17 cm −3 and a P-type diffusion layer 19 having a concentration of 10 16 cm −3 are provided in the N-type well 17.
After formation of source contact 20 and drain contact 2
1. Form the gate electrode 22. In this way, a lateral power MOS is formed in the N-type well 17 (FIG. 10).
(C)).

【0003】上記工程におけるエピタキシャル成長法と
しては、P型シリコン基板11を高温(900〜120
0℃)に加熱しシリコンの塩化物または水素化合物(以
下ソースガスと呼ぶ)とを基板11表面で反応させる化
学気相成長法(CVD法)が用いられる。選択エピタキ
シャル成長もCVD法を用いた成長法である。選択エピ
タキシャル成長を用いて被覆層15を形成するのはP型
エピタキシャル層12の成長過程において横方向のオー
トドーピングを防止するためである。オートドーピング
については、「シリコン結晶とドーピング」(丸善)、
P82〜P83に述べられているように、高濃度のN型
埋込層14中のN型不純物がP型エピタキシャル層12
中に取り込まれる現象である。図12はエピタキシャル
成長前のN型埋込層のある”ON BURIED LA
YER”の深さ方向の不純物濃度プロファイルを示して
いるが、N型埋込層14はP型シリコン基板11に比べ
表面濃度が非常に高濃度なため高温処理を行なうエピタ
キシャル成長過程において容易に不純物が気相中に飛び
出す。そして、図11に示すようにN型埋込層14から
飛び出した不純物はP型シリコン基板11とP型エピタ
キシャル層12の界面に取り込まれ、N型埋込層のな
い”OFF BURIED LAYER”にN型の反転
層23が形成される。図13はエピタキシャル成長後の
このN型反転層23が形成された”OFF BURIE
D LAYER”の深さ方向の不純物濃度プロファイル
を示している。P型エピタキシャル層12の成長前にN
型埋込層14表面に選択的に被覆層15を形成すること
により表面からの不純物の離脱を防止してオートドーピ
ングによるN型反転層23の形成を抑制することが可能
である。
As an epitaxial growth method in the above process, the P-type silicon substrate 11 is heated to a high temperature (900 to 120).
A chemical vapor deposition method (CVD method) is used in which silicon chloride or a hydrogen compound (hereinafter referred to as a source gas) is heated to 0 ° C.) and reacted on the surface of the substrate 11. Selective epitaxial growth is also a growth method using the CVD method. The cover layer 15 is formed by selective epitaxial growth in order to prevent lateral autodoping in the growth process of the P-type epitaxial layer 12. Regarding autodoping, "Silicon crystals and doping" (Maruzen),
As described in P82 to P83, the N-type impurities in the high-concentration N-type buried layer 14 are not contained in the P-type epitaxial layer 12.
It is a phenomenon that is taken in. FIG. 12 shows "ON BURIED LA with N type buried layer before epitaxial growth".
Although the impurity concentration profile in the depth direction of “YER” is shown, the N-type buried layer 14 has a very high surface concentration as compared with the P-type silicon substrate 11, so that the impurities can be easily removed in the epitaxial growth process in which high temperature treatment is performed. The impurities that have jumped out from the N-type buried layer 14 are taken into the interface between the P-type silicon substrate 11 and the P-type epitaxial layer 12, and there is no N-type buried layer, as shown in FIG. The N-type inversion layer 23 is formed in the OFF BURIED LAYER. FIG. 13 shows the "OFF BURIE in which the N-type inversion layer 23 is formed after the epitaxial growth.
3 shows an impurity concentration profile of D LAYER ″ in the depth direction. Before the growth of the P-type epitaxial layer 12, N is shown.
By selectively forming the coating layer 15 on the surface of the mold burying layer 14, it is possible to prevent impurities from being separated from the surface and suppress the formation of the N-type inversion layer 23 by autodoping.

【0004】[0004]

【発明が解決しようとする課題】しかしながらこのよう
な従来の半導体装置の製造方法にあっては、低濃度のP
型エピタキシャル層を全面に形成する以前に、N型埋込
層を形成するためのイオン注入工程、熱処理工程及び被
覆層形成のための選択エピタキシャル成長工程と各別の
3つの工程が必要であるという問題があった。
However, in such a conventional method of manufacturing a semiconductor device, P having a low concentration is used.
Before the formation of the N-type epitaxial layer on the entire surface, an ion implantation step for forming an N-type buried layer, a heat treatment step, and a selective epitaxial growth step for forming a coating layer, and three separate steps are required. was there.

【0005】本発明は、このような従来の問題に着目し
てなされたもので、簡単かつ少ない工程でオートドーピ
ングを抑制することができる半導体装置の製造方法を提
供することを目的とする。
The present invention has been made in view of such a conventional problem, and an object thereof is to provide a method of manufacturing a semiconductor device capable of suppressing autodoping with a simple and small number of steps.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、第1に、半導体基板上に高濃度N型(又
はP型)埋込層を持ち、その上にP型(又はN型)低濃
度層をエピタキシャル成長により形成する半導体装置の
製造方法において、半導体基板上に前記高濃度N型(又
はP型)埋込層をエピタキシャル成長により形成する第
1の工程と、前記高濃度N型(又はP型)埋込層の表面
にエピタキシャル成長によりイントリンシック層を形成
する第2の工程と、前記イントリンシック層を含む前記
半導体基板の全面に前記P型(又はN型)低濃度層をエ
ピタキシャル成長により形成する第3の工程とを有する
ことを要旨とする。
In order to solve the above problems, the present invention firstly has a high-concentration N type (or P type) buried layer on a semiconductor substrate and a P type ( Or a method for manufacturing a semiconductor device in which an N type) low concentration layer is formed by epitaxial growth, a first step of forming the high concentration N type (or P type) buried layer on a semiconductor substrate by epitaxial growth, and the high concentration A second step of forming an intrinsic layer on the surface of the N-type (or P-type) buried layer by epitaxial growth, and the P-type (or N-type) low concentration layer on the entire surface of the semiconductor substrate including the intrinsic layer And a third step of forming by epitaxial growth.

【0007】第2に、上記第1の構成において、前記第
1の工程と第2の工程は、同一装置において連続的に行
うことを要旨とする。
Secondly, the gist of the first structure is that the first step and the second step are continuously performed in the same apparatus.

【0008】第3に、半導体基板上に高濃度N型(又は
P型)埋込層を持ち、その上にP型(又はN型)低濃度
層をエピタキシャル成長により形成する半導体装置の製
造方法において、半導体基板上に前記高濃度N型(又は
P型)埋込層を形成する第1の工程と、前記高濃度N型
(又はP型)埋込層を含む前記半導体基板の全面に高濃
度P型(又はN型)中間層をエピタキシャル成長により
形成する第2の工程と、前記高濃度P型(又はN型)中
間層上に前記P型(又はN型)低濃度層をエピタキシャ
ル成長により形成する第3の工程とを有することを要旨
とする。
Thirdly, in a method of manufacturing a semiconductor device having a high concentration N type (or P type) buried layer on a semiconductor substrate and forming a P type (or N type) low concentration layer thereon by epitaxial growth. A first step of forming the high-concentration N-type (or P-type) buried layer on the semiconductor substrate, and a high concentration on the entire surface of the semiconductor substrate including the high-concentration N-type (or P-type) buried layer Second step of forming a P-type (or N-type) intermediate layer by epitaxial growth, and forming the P-type (or N-type) low-concentration layer by epitaxial growth on the high-concentration P-type (or N-type) intermediate layer The gist is to have a third step.

【0009】第4に、シリコン基板上に高濃度N型(又
はP型)埋込層を持ち、その上にP型(又はN型)低濃
度層をエピタキシャル成長により形成する半導体装置の
製造方法において、シリコン基板上に前記高濃度N型
(又はP型)埋込層を形成する第1の工程と、前記高濃
度N型(又はP型)埋込層上にシリコンのイオン注入を
行う第2の工程と、前記高濃度N型(又はP型)埋込層
を含む前記シリコン基板の全面に前記P型(又はN型)
低濃度層をエピタキシャル成長により形成する第3の工
程とを有することを要旨とする。
Fourthly, in a method of manufacturing a semiconductor device having a high concentration N type (or P type) buried layer on a silicon substrate and forming a P type (or N type) low concentration layer thereon by epitaxial growth. A first step of forming the high-concentration N-type (or P-type) buried layer on a silicon substrate, and a second step of implanting silicon ions on the high-concentration N-type (or P-type) buried layer And the P-type (or N-type) on the entire surface of the silicon substrate including the high-concentration N-type (or P-type) buried layer.
The third step is to form a low concentration layer by epitaxial growth.

【0010】[0010]

【作用】上記構成において、第1に、P型(又はN型)
低濃度層のエピタキシャル成長工程の前に、N型(又は
P型)埋込層形成のためのエピタキシャル成長工程と、
被覆層であるイントリンシック層形成のためのエピタキ
シャル成長工程の2つの少ない工程でオートドーピング
を抑制することが可能となる。またイオン注入法を用い
ないので欠陥の発生をなくすことが可能となる。
In the above structure, firstly, P type (or N type)
An epitaxial growth step for forming an N-type (or P-type) buried layer before the low-concentration layer epitaxial growth step;
It becomes possible to suppress autodoping in two small steps of the epitaxial growth step for forming the intrinsic layer which is the covering layer. Moreover, since the ion implantation method is not used, it is possible to eliminate the occurrence of defects.

【0011】第2に、上記N型(又はP型)埋込層形成
のためのエピタキシャル成長工程と、イントリンシック
層形成のためのエピタキシャル成長工程とを同一の装置
で連続的に行うことにより、両工程を一度の工程で行う
ことが可能となり、工程を一層簡略化することができ
る。
Secondly, the epitaxial growth step for forming the N-type (or P-type) buried layer and the epitaxial growth step for forming the intrinsic layer are continuously performed in the same apparatus, so that both steps are performed. Can be performed in one step, and the steps can be further simplified.

【0012】第3に、P型(又はN型)低濃度層のエピ
タキシャル成長工程の前に、N型(又はP型)埋込層の
形成工程と、高濃度P型(又はN型)中間層のエピタキ
シャル成長工程の2つの少ない工程でオートドーピング
が起きてもN型反転層ができないようにすることが可能
となる。また高濃度P型(又はN型)中間層のエピタキ
シャル成長工程と、P型(又はN型)低濃度層のエピタ
キシャル成長工程とを同一の装置で連続的に行うように
すれば、工程を一層簡略化することが可能となる。
Third, before the epitaxial growth step of the P-type (or N-type) low-concentration layer, the N-type (or P-type) buried layer forming step and the high-concentration P-type (or N-type) intermediate layer are formed. It is possible to prevent the N-type inversion layer from being formed even if auto-doping occurs in two fewer epitaxial growth steps. Further, if the epitaxial growth step for the high-concentration P-type (or N-type) intermediate layer and the epitaxial growth step for the P-type (or N-type) low-concentration layer are successively performed in the same apparatus, the process is further simplified. It becomes possible to do.

【0013】第4に、高濃度N型(又はP型)埋込層上
にシリコンのイオン注入を行い、高濃度N型(又はP
型)埋込層の表面濃度を下げるという簡単な工程によ
り、オートドーピングを抑制することが可能となる。
Fourth, ion implantation of silicon is performed on the high-concentration N-type (or P-type) buried layer to obtain a high-concentration N-type (or P-type).
Autodoping can be suppressed by a simple process of lowering the surface concentration of the (type) buried layer.

【0014】[0014]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0015】図1は、本発明の第1実施例の製造工程を
示す図である。まずP型シリコン基板1上にシリコン酸
化膜3を形成する。マスクエッチにより埋込層を形成す
る領域のシリコン酸化膜3を除去する。P型シリコン基
板1は不純物としてボロンが1015cm-3程度の低濃度
にドープされている(a)。高濃度のN型埋込層4を選
択エピタキシャル成長にて形成する。成長温度950℃
においてドープガスとしてPH3を導入する。高濃度の
N型埋込層4形成後、同一装置内で温度を一定に保ちな
がら被覆層6を選択エピタキシャル成長にて形成する。
被覆層6はエピタキシャル成長時にドープガスを導入せ
ずイントリンシック層とする(b)。被覆層6の形成
後、シリコン酸化膜3を全面除去し(c)、不純物濃度
1015cm-3程度の低濃度のP型エピタキシャル層2を
全面に形成する(d)。
FIG. 1 is a diagram showing a manufacturing process of a first embodiment of the present invention. First, the silicon oxide film 3 is formed on the P-type silicon substrate 1. The silicon oxide film 3 in the region where the buried layer is formed is removed by mask etching. The P-type silicon substrate 1 is doped with boron as an impurity at a low concentration of about 10 15 cm −3 (a). The high-concentration N-type buried layer 4 is formed by selective epitaxial growth. Growth temperature 950 ℃
In, PH3 is introduced as a doping gas. After the high-concentration N-type buried layer 4 is formed, the coating layer 6 is formed by selective epitaxial growth while keeping the temperature constant in the same device.
The coating layer 6 is an intrinsic layer without introducing a doping gas during epitaxial growth (b). After forming the coating layer 6, the silicon oxide film 3 is entirely removed (c), and a low concentration P-type epitaxial layer 2 having an impurity concentration of about 10 15 cm -3 is formed on the entire surface (d).

【0016】エピタキシャル成長法ではドープガス(N
型の場合PH3)流量、ソースガス流量を変えることに
より不純物濃度を制御でき、各々の流量を可変すること
により成長層の不純物濃度を1014〜1020cm-3に設
定できる。また同一の装置で高濃度層と低濃度層、さら
にはドープガスなしのイントリンシック層を連続的に形
成できる。したがって、本実施例のように高濃度のN型
埋込層4とイントリンシック層である被覆層6を一度の
工程で形成することができる。またエピタキシャル成長
法は結晶成長させながら不純物を取り込ませるためイオ
ン注入法等の方法と違い、熱処理の必要がない。このよ
うな半導体装置の製造方法によればオートドーピングの
抑制を少ない工程で実現することができる。
In the epitaxial growth method, the doping gas (N
In the case of the mold, the impurity concentration can be controlled by changing the flow rate of PH3) and the source gas, and the impurity concentration of the growth layer can be set to 10 14 to 10 20 cm −3 by changing each flow rate. Further, a high-concentration layer and a low-concentration layer, and further an intrinsic layer without a doping gas can be continuously formed with the same apparatus. Therefore, as in this embodiment, the high-concentration N-type buried layer 4 and the coating layer 6 which is an intrinsic layer can be formed in one step. Further, the epitaxial growth method does not require heat treatment unlike the methods such as the ion implantation method because the impurities are taken in while the crystal is grown. According to such a method of manufacturing a semiconductor device, suppression of autodoping can be realized in a small number of steps.

【0017】図2、図3には、本発明の第2実施例を示
す。本実施例は、N型とP型の埋込層を有する場合であ
る。P型シリコン基板1上にシリコン酸化膜3aを形成
し、マスクエッチによりN型埋込層を形成する領域のシ
リコン酸化膜3aを除去する(図2(a))。高濃度の
N型埋込層4aを選択エピタキシャル成長にて形成す
る。さらに同一装置にてイントリンシック層である被覆
層6aを選択エピタキシャル成長にて形成する(図2
(b))。被覆層6aを形成後、シリコン酸化膜3aを
全面除去する(図2(c))。P型埋込層を形成するた
め再びシリコン酸化膜3bを全面に形成し、マスクエッ
チによりP型埋込層を形成する領域のみを除去する(図
2(d))。高濃度のP型埋込層4bを選択エピタキシ
ャル成長にて形成する。さらに同一装置にてイントリン
シック層である被覆層6bを選択エピタキシャル成長に
て形成する(図3(a))。シリコン酸化膜3bを全面
除去する(図3(b))。低濃度のP型エピタキシャル
層2を全面に形成する(図3(c))。本実施例によれ
ばN型とP型の埋込層を有する場合にもオートドーピン
グの抑制を少ない工程で実現することができる。
2 and 3 show a second embodiment of the present invention. The present embodiment is a case of having N-type and P-type buried layers. A silicon oxide film 3a is formed on the P type silicon substrate 1, and the silicon oxide film 3a in the region where the N type buried layer is to be formed is removed by mask etching (FIG. 2A). The high-concentration N-type buried layer 4a is formed by selective epitaxial growth. Further, a coating layer 6a which is an intrinsic layer is formed by selective epitaxial growth using the same apparatus (FIG. 2).
(B)). After forming the coating layer 6a, the silicon oxide film 3a is entirely removed (FIG. 2C). A silicon oxide film 3b is again formed on the entire surface to form a P-type buried layer, and only the region where the P-type buried layer is formed is removed by mask etching (FIG. 2D). The high-concentration P-type buried layer 4b is formed by selective epitaxial growth. Further, a coating layer 6b which is an intrinsic layer is formed by selective epitaxial growth using the same apparatus (FIG. 3 (a)). The entire surface of the silicon oxide film 3b is removed (FIG. 3B). A low concentration P-type epitaxial layer 2 is formed on the entire surface (FIG. 3C). According to this embodiment, even if the N-type and P-type buried layers are provided, the suppression of autodoping can be realized with a small number of steps.

【0018】図4には、本発明の第3実施例を示す。本
実施例は、高濃度のP型中間層を形成することにより、
オートドーピングが起きてもN型の反転層ができないよ
うにしたものである。P型シリコン基板1上にシリコン
酸化膜3を形成し、マスクエッチにより埋込層を形成す
る領域のシリコン酸化膜3を除去する。固体拡散法又は
イオン注入法により高濃度のN型埋込層5を形成する
(a)。シリコン酸化膜3を全面除去する。高濃度のP
型中間層7をCVD法を用いたエピタキシャル成長にて
全面に形成する(b)。P型中間層7形成後同一のチャ
ンバ内にて低濃度のP型エピタキシャル層2を全面に形
成する(c)。前述のように、エピタキシャル成長法で
は、同一のソースガス及びドープガスを用いた場合にお
いても各々の流量を可変することにより不純物濃度の異
なるエピタキシャル層を連続的に形成可能である。例え
ばソースガス、ドープガスを表1のような条件、即ち1
層目のP型中間層7を高不純物濃度かつ2層目のP型エ
ピタキシャル層2を低不純物濃度となる条件で作製する
と不純物濃度プロファイルは図5のようになる。このよ
うにエピタキシャル成長を2段階にて行い、高不純物濃
度のP型中間層7を形成することによりエピタキシャル
成長過程において横方向にオートドーピングが起きても
このP型中間層7と相殺されてN型の反転層ができな
い。さらにN型埋込層5表面のP型中間層7が縦方向の
オートドーピング及び外方拡散を抑え、N型埋込層5と
P型エピタキシャル層2の界面において急峻な不純物濃
度プロファイルを実現できる。
FIG. 4 shows a third embodiment of the present invention. In this example, by forming a high concentration P-type intermediate layer,
Even if autodoping occurs, an N-type inversion layer cannot be formed. A silicon oxide film 3 is formed on the P-type silicon substrate 1, and the silicon oxide film 3 in the region where the buried layer is to be formed is removed by mask etching. A high-concentration N type buried layer 5 is formed by a solid diffusion method or an ion implantation method (a). The silicon oxide film 3 is entirely removed. High concentration of P
The mold intermediate layer 7 is formed on the entire surface by epitaxial growth using the CVD method (b). After the P-type intermediate layer 7 is formed, the low-concentration P-type epitaxial layer 2 is formed on the entire surface in the same chamber (c). As described above, in the epitaxial growth method, even when the same source gas and doping gas are used, it is possible to continuously form epitaxial layers having different impurity concentrations by changing the respective flow rates. For example, the source gas and the doping gas are set to the conditions shown in Table 1, that is,
An impurity concentration profile is as shown in FIG. 5 when the P-type intermediate layer 7 of the first layer is formed under the condition that the impurity concentration of the second layer is high and that of the P-type epitaxial layer 2 of the second layer is low. By thus performing the epitaxial growth in two stages and forming the P-type intermediate layer 7 having a high impurity concentration, even if lateral auto-doping occurs in the epitaxial growth process, the P-type intermediate layer 7 is offset and the N-type No inversion layer. Furthermore, the P-type intermediate layer 7 on the surface of the N-type buried layer 5 suppresses vertical auto-doping and outward diffusion, and a steep impurity concentration profile can be realized at the interface between the N-type buried layer 5 and the P-type epitaxial layer 2. .

【0019】[0019]

【表1】 図6には、本発明の第4実施例を示す。本実施例は、シ
リコンイオン注入により埋込層の表面濃度を下げてオー
トドーピングを抑制するようにしたものである。P型シ
リコン基板1上にシリコン酸化膜3を形成し、マスクエ
ッチにより埋込層を形成する領域のシリコン酸化膜3を
除去する。シリコン酸化膜3をマスクとして高濃度のN
型埋込層5を形成する(a)。N型埋込層5形成後シリ
コンのイオン注入8を行なう。このときP型シリコン基
板1表面にはシリコン酸化膜3があるためシリコンのイ
オンはN型埋込層5の表面のみに選択的に打ち込まれる
(b)。シリコンイオン注入後シリコン酸化膜3を全面
除去し、低温(550℃)アニールを行う。次いで低濃
度のP型エピタキシャル層2を全面に形成する(c)。
ここでシリコンイオン注入8の効果について図7、図8
をもとに説明する。図7は本実施例の製造方法によって
作製された半導体装置のエピタキシャル成長直前の”O
N BURIED LAYER”の深さ方向の不純物濃
度プロファイルである。N型埋込層5の不純物はリンで
ある。この実験例では、シリコンイオン注入8前のN型
埋込層5の表面濃度1019cm-3でシリコンイオン注入
8のドーズ量は1E16cm-2である。シリコンのイオ
ン注入8によりN型埋込層5の表面濃度が4×1018
-3に下がっている。さらにP型エピタキシャル層2形
成後の”OFF BURIED LAYER”の不純物
濃度プロファイルを図8に示す。従来例の図13と比較
するとオートドーピングの影響であるN型反転層の濃度
が下がっている。このようにエピタキシャル成長を行う
前シリコンイオン注入8によりN型埋込層5の表面濃度
を下げることでエピタキシャル成長過程における横方向
のオートドーピングを抑制することが可能となる。
[Table 1] FIG. 6 shows a fourth embodiment of the present invention. In this embodiment, the surface concentration of the buried layer is lowered by silicon ion implantation to suppress autodoping. A silicon oxide film 3 is formed on the P-type silicon substrate 1, and the silicon oxide film 3 in the region where the buried layer is to be formed is removed by mask etching. High concentration N using the silicon oxide film 3 as a mask
The mold embedding layer 5 is formed (a). After the N type buried layer 5 is formed, silicon ion implantation 8 is performed. At this time, since the silicon oxide film 3 is present on the surface of the P-type silicon substrate 1, silicon ions are selectively implanted only on the surface of the N-type buried layer 5 (b). After the silicon ion implantation, the silicon oxide film 3 is entirely removed and low temperature (550 ° C.) annealing is performed. Then, a low concentration P-type epitaxial layer 2 is formed on the entire surface (c).
Here, the effect of the silicon ion implantation 8 is shown in FIGS.
I will explain based on. FIG. 7 shows "O" just before the epitaxial growth of the semiconductor device manufactured by the manufacturing method of this embodiment.
N BURIED LAYER ″ is an impurity concentration profile in the depth direction. The impurity of the N-type buried layer 5 is phosphorus. In this experimental example, the surface concentration of the N-type buried layer 5 before silicon ion implantation 8 is 10 19. cm −3 , the dose amount of the silicon ion implantation 8 is 1E16 cm −2 , and the surface concentration of the N-type buried layer 5 is 4 × 10 18 c by the silicon ion implantation 8.
It has fallen to m -3 . Further, FIG. 8 shows an impurity concentration profile of "OFF BURIED LAYER" after the P-type epitaxial layer 2 is formed. Compared with FIG. 13 of the conventional example, the concentration of the N-type inversion layer, which is an influence of autodoping, is lowered. In this way, by reducing the surface concentration of the N-type buried layer 5 by the silicon ion implantation 8 before performing the epitaxial growth, it becomes possible to suppress the lateral autodoping in the epitaxial growth process.

【0020】[0020]

【発明の効果】以上説明したように、本発明によれば、
第1に、半導体基板上に高濃度N型(又はP型)埋込層
をエピタキシャル成長により形成する第1の工程と、前
記高濃度N型(又はP型)埋込層の表面にエピタキシャ
ル成長によりイントリンシック層を形成する第2の工程
と、前記イントリンシック層を含む前記半導体基板の全
面にP型(又はN型)低濃度層をエピタキシャル成長に
より形成する第3の工程とを具備させたため、P型(又
はN型)低濃度層のエピタキシャル成長工程以前には、
第1、第2の2つの少ない工程でオートドーピングを抑
制することができる。またイオン注入法を用いていない
ので欠陥の発生をなくすことができる。
As described above, according to the present invention,
First, a first step of forming a high-concentration N-type (or P-type) buried layer on a semiconductor substrate by epitaxial growth, and an epitaxial growth on the surface of the high-concentration N-type (or P-type) buried layer. Since the method includes the second step of forming the intrinsic layer and the third step of forming the P-type (or N-type) low concentration layer on the entire surface of the semiconductor substrate including the intrinsic layer by epitaxial growth, the P-type Before the epitaxial growth process of the (or N type) low concentration layer,
Autodoping can be suppressed by the first and second fewer steps. Further, since the ion implantation method is not used, the generation of defects can be eliminated.

【0021】第2に、上記第1の工程と第2の工程を同
一装置において連続的に行うようにしたため、両工程を
一つの工程で行うことができて工程を一層簡略化するこ
とができる。
Second, since the first step and the second step are continuously performed in the same apparatus, both steps can be performed in one step, and the steps can be further simplified. .

【0022】第3に、半導体基板上に高濃度N型(又は
P型)埋込層を形成する第1の工程と、前記高濃度N型
(又はP型)埋込層を含む前記半導体基板の全面に高濃
度P型(又はN型)中間層をエピタキシャル成長により
形成する第2の工程と、前記高濃度P型(又はN型)中
間層上にP型(又はN型)低濃度層をエピタキシャル成
長により形成する第3の工程とを具備させたため、P型
(又はN型)低濃度層のエピタキシャル成長工程以前に
は、第1、第2の2つの少ない工程でオートドーピング
が起きてもP型(又はN型)低濃度層の表面にN型(又
はP型)反転層ができないようにすることができる。ま
た第2の工程と第3の工程とを同一の装置で連続的に行
うようにすれば、工程を一層簡略化することができる。
Third, the first step of forming a high concentration N type (or P type) buried layer on the semiconductor substrate, and the semiconductor substrate including the high concentration N type (or P type) buried layer. Second step of forming a high-concentration P-type (or N-type) intermediate layer on the entire surface by epitaxial growth, and a P-type (or N-type) low-concentration layer on the high-concentration P-type (or N-type) intermediate layer. Since the third step of forming by epitaxial growth is provided, before the epitaxial growth step of the P-type (or N-type) low concentration layer, even if auto-doping occurs in the first and second few steps, the P-type It is possible to prevent the N-type (or P-type) inversion layer from being formed on the surface of the (or N-type) low concentration layer. Further, if the second step and the third step are continuously performed by the same apparatus, the steps can be further simplified.

【0023】第4に、シリコン基板上に高濃度N型(又
はP型)埋込層を形成する第1の工程と、前記高濃度N
型(又はP型)埋込層上にシリコンのイオン注入を行う
第2の工程と、前記高濃度N型(又はP型)埋込層を含
む前記シリコン基板の全面にP型(又はN型)低濃度層
をエピタキシャル成長により形成する第3の工程とを具
備させたため、高濃度N型(又はP型)埋込層の表面濃
度を下げるという簡単な工程でオートドーピングを抑制
することができる。
Fourth, the first step of forming a high-concentration N-type (or P-type) buried layer on a silicon substrate, and the high-concentration N
A second step of implanting silicon ions on the p-type (or p-type) buried layer, and p-type (or n-type) on the entire surface of the silicon substrate including the high-concentration n-type (or p-type) buried layer Since the third step of forming the low concentration layer by epitaxial growth is provided, autodoping can be suppressed by a simple step of lowering the surface concentration of the high concentration N-type (or P-type) buried layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体装置の製造方法の第1実施
例の製造工程を示す図である。
FIG. 1 is a diagram showing a manufacturing process of a first embodiment of a method for manufacturing a semiconductor device according to the present invention.

【図2】本発明の第2実施例の製造工程を示す図であ
る。
FIG. 2 is a diagram showing a manufacturing process of a second embodiment of the present invention.

【図3】本発明の第2実施例の製造工程を示す図であ
る。
FIG. 3 is a diagram showing a manufacturing process of the second embodiment of the present invention.

【図4】本発明の第3実施例の製造工程を示す図であ
る。
FIG. 4 is a diagram showing a manufacturing process of the third embodiment of the present invention.

【図5】上記第3実施例において”OFF BURIE
D LAYER”の不純物濃度プロファイルを示す図で
ある。
FIG. 5: "OFF BURIE" in the third embodiment.
It is a figure which shows the impurity concentration profile of D LAYER ".

【図6】本発明の第4実施例の製造工程を示す図であ
る。
FIG. 6 is a diagram showing a manufacturing process of the fourth embodiment of the present invention.

【図7】上記第4実施例においてエピタキシャル成長前
の埋込層の不純物濃度プロファイルを示す図である。
FIG. 7 is a diagram showing an impurity concentration profile of a buried layer before epitaxial growth in the fourth embodiment.

【図8】上記第4実施例においてエピタキシャル成長後
の”OFF BURIED LAYER”の不純物濃度
プロファイルを示す図である。
FIG. 8 is a diagram showing an impurity concentration profile of “OFF BURIED LAYER” after epitaxial growth in the fourth example.

【図9】従来の半導体装置の製造方法の工程図である。FIG. 9 is a process drawing of the conventional method for manufacturing a semiconductor device.

【図10】従来の半導体装置の製造方法の工程図であ
る。
FIG. 10 is a process drawing of the conventional method for manufacturing a semiconductor device.

【図11】上記従来例においてオートドーピングの様子
を示す図である。
FIG. 11 is a diagram showing a state of autodoping in the conventional example.

【図12】上記従来例においてエピタキシャル成長前の
埋込層の不純物濃度プロファイルを示す図である。
FIG. 12 is a diagram showing an impurity concentration profile of a buried layer before epitaxial growth in the conventional example.

【図13】上記従来例においてエピタキシャル成長後
の”OFF BURIED LAYER”の不純物濃度
プロファイルを示す図である。
FIG. 13 is a diagram showing an impurity concentration profile of “OFF BURIED LAYER” after epitaxial growth in the conventional example.

【符号の説明】[Explanation of symbols]

1 P型シリコン基板 2 低濃度P型エピタキシャル層 3 シリコン酸化膜 4,5 N型埋込層 6 被覆層(イントリンシック層) 7 高濃度P型中間層 1 P-type silicon substrate 2 Low-concentration P-type epitaxial layer 3 Silicon oxide film 4,5 N-type buried layer 6 Covering layer (intrinsic layer) 7 High-concentration P-type intermediate layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に高濃度N型(又はP型)
埋込層を持ち、その上にP型(又はN型)低濃度層をエ
ピタキシャル成長により形成する半導体装置の製造方法
において、半導体基板上に前記高濃度N型(又はP型)
埋込層をエピタキシャル成長により形成する第1の工程
と、前記高濃度N型(又はP型)埋込層の表面にエピタ
キシャル成長によりイントリンシック層を形成する第2
の工程と、前記イントリンシック層を含む前記半導体基
板の全面に前記P型(又はN型)低濃度層をエピタキシ
ャル成長により形成する第3の工程とを有することを特
徴とする半導体装置の製造方法。
1. A high concentration N type (or P type) on a semiconductor substrate.
In a method of manufacturing a semiconductor device having a buried layer and forming a P-type (or N-type) low-concentration layer thereon by epitaxial growth, the high-concentration N-type (or P-type) is formed on a semiconductor substrate.
A first step of forming a buried layer by epitaxial growth, and a second step of forming an intrinsic layer by epitaxial growth on the surface of the high-concentration N-type (or P-type) buried layer
And a third step of forming the P-type (or N-type) low concentration layer on the entire surface of the semiconductor substrate including the intrinsic layer by epitaxial growth.
【請求項2】 前記第1の工程と第2の工程は、同一装
置において連続的に行うことを特徴とする請求項1記載
の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the first step and the second step are continuously performed in the same device.
【請求項3】 半導体基板上に高濃度N型(又はP型)
埋込層を持ち、その上にP型(又はN型)低濃度層をエ
ピタキシャル成長により形成する半導体装置の製造方法
において、半導体基板上に前記高濃度N型(又はP型)
埋込層を形成する第1の工程と、前記高濃度N型(又は
P型)埋込層を含む前記半導体基板の全面に高濃度P型
(又はN型)中間層をエピタキシャル成長により形成す
る第2の工程と、前記高濃度P型(又はN型)中間層上
に前記P型(又はN型)低濃度層をエピタキシャル成長
により形成する第3の工程とを有することを特徴とする
半導体装置の製造方法。
3. A high concentration N type (or P type) on a semiconductor substrate.
In a method of manufacturing a semiconductor device having a buried layer and forming a P-type (or N-type) low-concentration layer thereon by epitaxial growth, the high-concentration N-type (or P-type) is formed on a semiconductor substrate.
A first step of forming a buried layer; and a step of forming a high-concentration P-type (or N-type) intermediate layer by epitaxial growth on the entire surface of the semiconductor substrate including the high-concentration N-type (or P-type) buried layer. A second step and a third step of forming the P-type (or N-type) low-concentration layer on the high-concentration P-type (or N-type) intermediate layer by epitaxial growth. Production method.
【請求項4】 シリコン基板上に高濃度N型(又はP
型)埋込層を持ち、その上にP型(又はN型)低濃度層
をエピタキシャル成長により形成する半導体装置の製造
方法において、シリコン基板上に前記高濃度N型(又は
P型)埋込層を形成する第1の工程と、前記高濃度N型
(又はP型)埋込層上にシリコンのイオン注入を行う第
2の工程と、前記高濃度N型(又はP型)埋込層を含む
前記シリコン基板の全面に前記P型(又はN型)低濃度
層をエピタキシャル成長により形成する第3の工程とを
有することを特徴とする半導体装置の製造方法。
4. A high concentration N-type (or P-type) on a silicon substrate.
A high-concentration N-type (or P-type) buried layer on a silicon substrate in a method of manufacturing a semiconductor device having a P-type (or N-type) low-concentration layer formed thereon by epitaxial growth. Forming a high concentration N-type (or P-type) buried layer and a second step of implanting silicon ions on the high-concentration N-type (or P-type) buried layer; And a third step of forming the P-type (or N-type) low-concentration layer on the entire surface of the silicon substrate including by epitaxial growth.
JP26708193A 1993-10-26 1993-10-26 Manufacture of semiconductor device Pending JPH07122489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26708193A JPH07122489A (en) 1993-10-26 1993-10-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26708193A JPH07122489A (en) 1993-10-26 1993-10-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH07122489A true JPH07122489A (en) 1995-05-12

Family

ID=17439774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26708193A Pending JPH07122489A (en) 1993-10-26 1993-10-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH07122489A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737515B1 (en) * 2005-12-15 2007-07-09 주식회사 실트론 Multi-film epitaxial wafer and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737515B1 (en) * 2005-12-15 2007-07-09 주식회사 실트론 Multi-film epitaxial wafer and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP0137645B1 (en) Method of forming a shallow n-type region
US10607839B2 (en) Method of reducing an impurity concentration in a semiconductor body
JP3199452B2 (en) Method of manufacturing P buried layer for PNP device
US6048778A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
KR0171128B1 (en) Vertical Bipolar Transistors
US6670259B1 (en) Inert atom implantation method for SOI gettering
US6753232B2 (en) Method for fabricating semiconductor device
US6445043B1 (en) Isolated regions in an integrated circuit
US5407838A (en) Method for fabricating a semiconductor device using implantation and subsequent annealing to eliminate defects
JPH0817841A (en) Semiconductor substrate, semiconductor device, and method for manufacturing semiconductor device
JPH07122489A (en) Manufacture of semiconductor device
JPH06216137A (en) Semiconductor device and manufacture thereof
JPH02218136A (en) Manufacture of mos semiconductor device
JPH03235326A (en) Manufacture of semiconductor device
JP3145694B2 (en) Semiconductor device
JPH0249019B2 (en) HANDOTAISOCHINOSEIZOHOHO
JP3031117B2 (en) Method for manufacturing semiconductor device
JPH1041240A (en) Semiconductor device and its manufacture
JP2000208642A (en) A method for manufacturing a dual-gate MOS transistor.
JPH09232324A (en) Semiconductor substrate and its manufacture
JP2743451B2 (en) Method for manufacturing semiconductor device
JPS60137072A (en) Manufacturing method of junction field effect transistor
JPH0574729A (en) Method for manufacturing semiconductor device
KR100196509B1 (en) Most transistor manufacturing method
JP2001297989A (en) Semiconductor substrate and its manufacturing method, and semiconductor device and its manufacturing method