JPH07120802B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07120802B2 JPH07120802B2 JP60174862A JP17486285A JPH07120802B2 JP H07120802 B2 JPH07120802 B2 JP H07120802B2 JP 60174862 A JP60174862 A JP 60174862A JP 17486285 A JP17486285 A JP 17486285A JP H07120802 B2 JPH07120802 B2 JP H07120802B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate electrode
- light
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Non-Volatile Memory (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものであって、
多結晶SiTFTの製造に適用して最適なものである。
多結晶SiTFTの製造に適用して最適なものである。
本発明は、半導体装置の製造方法において、絶縁性基板
上に形成された半導体層上に絶縁層を介してMoを含む金
属よりなる電極を形成し、次いで上記電極に上記電極で
の反射率が50％以下の光を照射することにより上記電極
下部の上記半導体層を結晶化させることによって、特性
の優れた半導体装置を低温で製造することができるよう
にしたものである。
上に形成された半導体層上に絶縁層を介してMoを含む金
属よりなる電極を形成し、次いで上記電極に上記電極で
の反射率が50％以下の光を照射することにより上記電極
下部の上記半導体層を結晶化させることによって、特性
の優れた半導体装置を低温で製造することができるよう
にしたものである。
ガラス基板等の低融点基板上に例えばアモルファスSi膜
を形成し、これを結晶化させることにより多結晶SiTFT
を作製する場合には、基板全体を高温に加熱することが
できないため、低温での結晶化、不純物の活性化等のプ
ロセスが必要である。
を形成し、これを結晶化させることにより多結晶SiTFT
を作製する場合には、基板全体を高温に加熱することが
できないため、低温での結晶化、不純物の活性化等のプ
ロセスが必要である。
この場合、Siによく吸収される波長域のパルスレーザー
光の照射を行うと、低温でかつ短時間にSiの結晶化や不
純物の活性化等を行うことができるので、低温プロセス
を実現することができる。
光の照射を行うと、低温でかつ短時間にSiの結晶化や不
純物の活性化等を行うことができるので、低温プロセス
を実現することができる。
しかしながら、レーザー光をSi膜に直接照射する場合に
は、レーザー光により誘起される欠陥が生じてしまい、
またａ−Si:H（水素化アモルファスSi）のように蒸発し
やすい原子（Ｈ）を含む膜を結晶化させる場合には加熱
時に原子が膜外に放出されてしまうため欠陥が多く生じ
てしまうという問題がある。従って、レーザー光照射に
よる結晶化によって特性の優れた多結晶SiTFTを製造す
ることは難しい。
は、レーザー光により誘起される欠陥が生じてしまい、
またａ−Si:H（水素化アモルファスSi）のように蒸発し
やすい原子（Ｈ）を含む膜を結晶化させる場合には加熱
時に原子が膜外に放出されてしまうため欠陥が多く生じ
てしまうという問題がある。従って、レーザー光照射に
よる結晶化によって特性の優れた多結晶SiTFTを製造す
ることは難しい。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、絶縁性基板（例
えばガラス基板１）上に形成された半導体層（例えばａ
−Si:H膜２）上に絶縁層（例えばSi3N4膜３及びSiO2膜
４）を介して電極（例えばMoから成るゲート電極６）を
形成し、次いで上記電極に上記電極での反射率が50％以
下の光（例えばXeClエキシマーレーザーによるレーザー
光７）を照射することにより上記電極下部の上記半導体
層を結晶化させるようにしている。
えばガラス基板１）上に形成された半導体層（例えばａ
−Si:H膜２）上に絶縁層（例えばSi3N4膜３及びSiO2膜
４）を介して電極（例えばMoから成るゲート電極６）を
形成し、次いで上記電極に上記電極での反射率が50％以
下の光（例えばXeClエキシマーレーザーによるレーザー
光７）を照射することにより上記電極下部の上記半導体
層を結晶化させるようにしている。
このようにすることによって、光照射により電極が加熱
され、この電極で生じた熱により半導体層を間接的に加
熱して結晶化させることができる。
され、この電極で生じた熱により半導体層を間接的に加
熱して結晶化させることができる。
以下本発明を多結晶SiTFTの製造に適用した一実施例に
つき図面を参照しながら説明する。
つき図面を参照しながら説明する。
第1A図に示すように、まずテンパックスガラス（商標）
等のガラス基板１上にプラズマCVD法により例えば膜厚1
300Åのａ−Si:H膜２を形成し、次いでこのａ−Si:H膜
２上に例えば膜厚200ÅのSi3N4膜３及び膜厚1500ÅのSi
O2膜４を順次形成した後、このSiO2膜４上に後述のレー
ザー光７を完全に吸収するのに十分な膜厚、例えば膜厚
6000ÅのMo膜５をスパッタ法により形成する。なお上記
Si3N4膜３及びSiO2膜４によりゲート絶縁膜が構成され
る。
等のガラス基板１上にプラズマCVD法により例えば膜厚1
300Åのａ−Si:H膜２を形成し、次いでこのａ−Si:H膜
２上に例えば膜厚200ÅのSi3N4膜３及び膜厚1500ÅのSi
O2膜４を順次形成した後、このSiO2膜４上に後述のレー
ザー光７を完全に吸収するのに十分な膜厚、例えば膜厚
6000ÅのMo膜５をスパッタ法により形成する。なお上記
Si3N4膜３及びSiO2膜４によりゲート絶縁膜が構成され
る。
次にこのMo膜５を所定形状にパターニングして第1B図に
示すようにゲート電極６を形成した後、このゲート電極
６をマスクとして例えばエネルギー130keV、ドーズ量２
×1015cm-2の条件でP+をイオン注入することによりａ−
Si:H膜２中にＰをドープする。次に例えばXeClエキシマ
ーレーザーによるレーザー光（波長308nm、パルス幅35n
s）７を例えばレーザーエネルギー131mJ/cm2で真空中に
おいて常温で全面に照射する。この際、ゲート電極６を
構成するMoは、第２図に示すように、光反射率が紫外−
近赤外領域ではAl等に比べて小さく、特に紫外領域では
光反射率が50％以下である。従ってMoは紫外−可視領域
のレーザー光を効率よく吸収する性質を有している。こ
のため、レーザー光７の照射によってゲート電極６が容
易に高温に加熱される。なおこの場合、Moの融点は2622
℃と非常に高く、十分な耐熱性を有しているので、高温
に加熱されても何ら支障ない。またMoの熱拡散係数は0.
53cm2/sと大きいので、このゲート電極６で発生した熱
はSiO2膜４及びSi3N4膜３を通って下層のａ−Si:H膜２
に矢印Ａで示すように速やかに伝えられる。そしてこの
熱によりゲート電極６の下方のａ−Si:H膜２が加熱され
て結晶化が起き、この結果第1C図に示すようにこの部分
に多結晶Si領域８が形成される。
示すようにゲート電極６を形成した後、このゲート電極
６をマスクとして例えばエネルギー130keV、ドーズ量２
×1015cm-2の条件でP+をイオン注入することによりａ−
Si:H膜２中にＰをドープする。次に例えばXeClエキシマ
ーレーザーによるレーザー光（波長308nm、パルス幅35n
s）７を例えばレーザーエネルギー131mJ/cm2で真空中に
おいて常温で全面に照射する。この際、ゲート電極６を
構成するMoは、第２図に示すように、光反射率が紫外−
近赤外領域ではAl等に比べて小さく、特に紫外領域では
光反射率が50％以下である。従ってMoは紫外−可視領域
のレーザー光を効率よく吸収する性質を有している。こ
のため、レーザー光７の照射によってゲート電極６が容
易に高温に加熱される。なおこの場合、Moの融点は2622
℃と非常に高く、十分な耐熱性を有しているので、高温
に加熱されても何ら支障ない。またMoの熱拡散係数は0.
53cm2/sと大きいので、このゲート電極６で発生した熱
はSiO2膜４及びSi3N4膜３を通って下層のａ−Si:H膜２
に矢印Ａで示すように速やかに伝えられる。そしてこの
熱によりゲート電極６の下方のａ−Si:H膜２が加熱され
て結晶化が起き、この結果第1C図に示すようにこの部分
に多結晶Si領域８が形成される。
またこれと同時に、第1B図に示す工程においてａ−Si:H
膜２中にイオン注入されたＰが上記熱により活性化され
て第1C図に示すようにn+層から成るソース領域９及びド
レイン領域10が形成される。この後、SiO2膜４及びSi3N
4膜３の所定部分をエッチング除去して開口11、12を形
成し、次いでこれらの開口11、12を通じてAlから成るソ
ース電極13及びドレイン電極14を形成して、目的とする
ｎチャネルの多結晶SiTFTを完成させる。
膜２中にイオン注入されたＰが上記熱により活性化され
て第1C図に示すようにn+層から成るソース領域９及びド
レイン領域10が形成される。この後、SiO2膜４及びSi3N
4膜３の所定部分をエッチング除去して開口11、12を形
成し、次いでこれらの開口11、12を通じてAlから成るソ
ース電極13及びドレイン電極14を形成して、目的とする
ｎチャネルの多結晶SiTFTを完成させる。
このようにして製造された多結晶SiTFTの特性を測定し
た所、実効移動度が43cm2/Vsと大きく、またオン／オフ
比も第３図に示すように従来（破線で示す曲線）は104
程度であったのに対し約105程度と１桁高い優れた特性
が得られた。
た所、実効移動度が43cm2/Vsと大きく、またオン／オフ
比も第３図に示すように従来（破線で示す曲線）は104
程度であったのに対し約105程度と１桁高い優れた特性
が得られた。
このように優れた特性が得られるのは次のような理由に
よると考えられる。すなわち、ゲート電極６に入射した
レーザー光７はこのゲート電極６に完全に吸収されてし
まうので、このゲート電極６の下方におけるａ−Si:H膜
２にはレーザー光７が当たらず、従ってレーザー光７に
よって誘起される欠陥が生じないためであると考えられ
る。
よると考えられる。すなわち、ゲート電極６に入射した
レーザー光７はこのゲート電極６に完全に吸収されてし
まうので、このゲート電極６の下方におけるａ−Si:H膜
２にはレーザー光７が当たらず、従ってレーザー光７に
よって誘起される欠陥が生じないためであると考えられ
る。
このように、上述の実施例によれば、ａ−Si:H膜２上に
Si3N4膜３及びSiO2膜４を介してMoから成るゲート電極
６を形成し、次いでこのゲート電極６に吸収されやすい
XeClエキシマーレーザーによるレーザー光７を照射する
ことによりこのゲート電極６を高温に加熱し、このゲー
ト電極６で発生した熱を用いてこのゲート電極６の下方
のａ−Si:H膜２を間接的に加熱することにより結晶化さ
せているので、上述のように実効移動度が高くオン／オ
フ比も高い特性の優れた多結晶SiTFTを製造することが
できる他、次のような種々の利点がある。すなわち、ａ
−Si:H膜２とゲート絶縁膜（Si3N4膜３及びSiO2膜４）
とを連続的に形成した後に結晶化を行っているので、Si
/ゲート絶縁膜界面特性の優れた多結晶SiTFTを得ること
ができる。また加熱されたゲート電極６からの熱でａ−
Si:H膜２がアニール及び結晶化される際、ゲート絶縁膜
を構成するSi3N4膜３及びSiO2膜４も同時に加熱される
ので、これらの膜の緻密化（densification）が可能で
あり、さらにこれらの膜の形成時に生ずる損傷（または
欠陥）を加熱によって除去することができ、このためSi
/ゲート絶縁膜界面特性を向上させることができる。
Si3N4膜３及びSiO2膜４を介してMoから成るゲート電極
６を形成し、次いでこのゲート電極６に吸収されやすい
XeClエキシマーレーザーによるレーザー光７を照射する
ことによりこのゲート電極６を高温に加熱し、このゲー
ト電極６で発生した熱を用いてこのゲート電極６の下方
のａ−Si:H膜２を間接的に加熱することにより結晶化さ
せているので、上述のように実効移動度が高くオン／オ
フ比も高い特性の優れた多結晶SiTFTを製造することが
できる他、次のような種々の利点がある。すなわち、ａ
−Si:H膜２とゲート絶縁膜（Si3N4膜３及びSiO2膜４）
とを連続的に形成した後に結晶化を行っているので、Si
/ゲート絶縁膜界面特性の優れた多結晶SiTFTを得ること
ができる。また加熱されたゲート電極６からの熱でａ−
Si:H膜２がアニール及び結晶化される際、ゲート絶縁膜
を構成するSi3N4膜３及びSiO2膜４も同時に加熱される
ので、これらの膜の緻密化（densification）が可能で
あり、さらにこれらの膜の形成時に生ずる損傷（または
欠陥）を加熱によって除去することができ、このためSi
/ゲート絶縁膜界面特性を向上させることができる。
さらに、ａ−Si:H膜２上に形成したSi3N4膜３及びSiO2
膜４並びにゲート電極６がキャップ層として働くため、
ａ−Si:H膜２の加熱時にＨが膜外に放出されるのを効果
的に防止することができる。このため元のａ−Si:H膜２
の組成比を保存したまま結晶化を行うことができるの
で、欠陥の少ない結晶化膜を得ることができ、従ってこ
の意味においてTFTの特性を向上させることができる。
膜４並びにゲート電極６がキャップ層として働くため、
ａ−Si:H膜２の加熱時にＨが膜外に放出されるのを効果
的に防止することができる。このため元のａ−Si:H膜２
の組成比を保存したまま結晶化を行うことができるの
で、欠陥の少ない結晶化膜を得ることができ、従ってこ
の意味においてTFTの特性を向上させることができる。
さらにまた、上述の実施例によれば、ａ−Si:H膜２の結
晶化とこのａ−Si:H膜２中にイオン注入したＰの活性化
とを１回のパルスレーザー光７の照射により同時にしか
も短時間で行うことができるので、TFTの製造工程を簡
略化することができる。のみならず、レーザー光７の照
射により常温で上述のように結晶化及び不純物の活性化
を行うことができるので、低温プロセス化に適合するも
のである。
晶化とこのａ−Si:H膜２中にイオン注入したＰの活性化
とを１回のパルスレーザー光７の照射により同時にしか
も短時間で行うことができるので、TFTの製造工程を簡
略化することができる。のみならず、レーザー光７の照
射により常温で上述のように結晶化及び不純物の活性化
を行うことができるので、低温プロセス化に適合するも
のである。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはゲート電極６の材料としてMoを用いた
が、このMoに代えてTi、Ｗ、Ta、Cr等の高融点金属、さ
らにはこれらの金属のシリサイドを用いることができ
る。これらはいずれもレーザー光７の照射による加熱に
十分に耐えられる耐熱性を有しかつ光吸収率が大きく光
反射率も比較的小さい。またゲート電極６によりレーザ
ー光７をほぼ完全に吸収させるために、このゲート電極
６の膜厚は2/α（α：光吸収係数）以上とするのが好ま
しい。なお、数値例を挙げると、Moの場合は波長500nm
の光に対してαは約７×105cm-1であるので、300Å以上
の膜厚であれば光をほぼ完全に吸収することができる。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはゲート電極６の材料としてMoを用いた
が、このMoに代えてTi、Ｗ、Ta、Cr等の高融点金属、さ
らにはこれらの金属のシリサイドを用いることができ
る。これらはいずれもレーザー光７の照射による加熱に
十分に耐えられる耐熱性を有しかつ光吸収率が大きく光
反射率も比較的小さい。またゲート電極６によりレーザ
ー光７をほぼ完全に吸収させるために、このゲート電極
６の膜厚は2/α（α：光吸収係数）以上とするのが好ま
しい。なお、数値例を挙げると、Moの場合は波長500nm
の光に対してαは約７×105cm-1であるので、300Å以上
の膜厚であれば光をほぼ完全に吸収することができる。
また上述の実施例においては、ゲート電極６の加熱源と
してXeClエキシマーレーザーを用いたが、用いる電極材
料に吸収されやすい波長域のレーザー光を発振すること
のできる他のレーザーを用いてもよく、例えばKrＦエキ
シマーレーザー（波長域248nm）やXeＦエキシマーレー
ザー（波長351nm）を用いてもよい。同様に、ガラス基
板１の代わりに石英基板その他の絶縁性基板を用いるこ
とが可能である。
してXeClエキシマーレーザーを用いたが、用いる電極材
料に吸収されやすい波長域のレーザー光を発振すること
のできる他のレーザーを用いてもよく、例えばKrＦエキ
シマーレーザー（波長域248nm）やXeＦエキシマーレー
ザー（波長351nm）を用いてもよい。同様に、ガラス基
板１の代わりに石英基板その他の絶縁性基板を用いるこ
とが可能である。
またSi3N4膜３及びSiO2膜４で構成されるゲート絶縁膜
の膜厚構成を適当に選定することによりレーザー光７の
反射または無反射を強調するようにすればａ−Si:H膜２
中の温度プロファイルを変えることができる。なおゲー
ト電極６による光吸収効率を高めるために反射防止膜を
形成後、レーザー光７を照射するようにしてもよい。
の膜厚構成を適当に選定することによりレーザー光７の
反射または無反射を強調するようにすればａ−Si:H膜２
中の温度プロファイルを変えることができる。なおゲー
ト電極６による光吸収効率を高めるために反射防止膜を
形成後、レーザー光７を照射するようにしてもよい。
なお上述の実施例においては、半導体層としてａ−Si:H
膜２を用いた場合につき説明したが、多結晶Si膜を用い
てこれを再結晶化する場合やSi以外の各種半導体層を用
いる場合にも本発明を適用することが可能である。同様
に、ゲート電極６、ゲート絶縁膜及びａ−Si:H膜２の上
下関係を上述の実施例とは逆にした構造のTFTを製造す
る場合にも本発明を適用することが可能である。この場
合には、ガラス基板１の裏面側からレーザー光７を照射
すればよい。またTFT以外の半導体装置にも本発明を適
用することが可能である。
膜２を用いた場合につき説明したが、多結晶Si膜を用い
てこれを再結晶化する場合やSi以外の各種半導体層を用
いる場合にも本発明を適用することが可能である。同様
に、ゲート電極６、ゲート絶縁膜及びａ−Si:H膜２の上
下関係を上述の実施例とは逆にした構造のTFTを製造す
る場合にも本発明を適用することが可能である。この場
合には、ガラス基板１の裏面側からレーザー光７を照射
すればよい。またTFT以外の半導体装置にも本発明を適
用することが可能である。
本発明に係る半導体装置の製造方法によれば、光照射に
より電極が加熱され、この電極で生じた熱によって半導
体層を間接的に加熱して結晶化させることができるの
で、欠陥の少ない結晶化膜を低温で得ることができ、従
って特性の優れた半導体装置を低温で製造することがで
きる。また絶縁層及び電極がキャップ層として働くた
め、蒸発しやすい原子を含む半導体層を用いた場合にお
いても、加熱によってこの半導体層の外部に原子が放出
されるのを防止することができる。
より電極が加熱され、この電極で生じた熱によって半導
体層を間接的に加熱して結晶化させることができるの
で、欠陥の少ない結晶化膜を低温で得ることができ、従
って特性の優れた半導体装置を低温で製造することがで
きる。また絶縁層及び電極がキャップ層として働くた
め、蒸発しやすい原子を含む半導体層を用いた場合にお
いても、加熱によってこの半導体層の外部に原子が放出
されるのを防止することができる。
第1A図〜第1C図は本発明を多結晶SiTFTの製造に適用し
た一実施例を工程順に示す断面図、第２図はスパッタ法
で形成した膜厚5000ÅのMo膜の光反射スペクトルの一例
を示すグラフ、第３図は実施例により製造された多結晶
SiTFTのドレイン電流−ゲート電圧特性を示すグラフで
ある。 なお図面に用いた符号において、 １……ガラス基板 ２……ａ−Si:H膜 ３……Si3N4膜 ４……SiO2膜 ５……Mo膜 ６……ゲート電極 ７……レーザー光 ８……多結晶Si領域 ９……ソース領域 10……ドレイン領域 である。
た一実施例を工程順に示す断面図、第２図はスパッタ法
で形成した膜厚5000ÅのMo膜の光反射スペクトルの一例
を示すグラフ、第３図は実施例により製造された多結晶
SiTFTのドレイン電流−ゲート電圧特性を示すグラフで
ある。 なお図面に用いた符号において、 １……ガラス基板 ２……ａ−Si:H膜 ３……Si3N4膜 ４……SiO2膜 ５……Mo膜 ６……ゲート電極 ７……レーザー光 ８……多結晶Si領域 ９……ソース領域 10……ドレイン領域 である。
Claims (1)
- 【請求項１】絶縁性基板上に形成された半導体層上に絶
縁層を介してMoを含む金属よりなる電極を形成し、次い
で上記電極に上記電極での反射率が50％以下の光を照射
することにより上記電極下部の上記半導体層を結晶化さ
せるようにした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174862A JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174862A JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6235571A JPS6235571A (ja) | 1987-02-16 |
| JPH07120802B2 true JPH07120802B2 (ja) | 1995-12-20 |
Family
ID=15985953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174862A Expired - Lifetime JPH07120802B2 (ja) | 1985-08-08 | 1985-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120802B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2844601B2 (ja) * | 1988-04-30 | 1999-01-06 | ソニー株式会社 | 半導体薄膜の形成方法 |
| JP2791420B2 (ja) * | 1989-06-30 | 1998-08-27 | 株式会社半導体エネルギー研究所 | 電界効果型半導体装置の作製方法 |
| JP2700277B2 (ja) | 1990-06-01 | 1998-01-19 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5930608A (en) | 1992-02-21 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity |
| JP3579316B2 (ja) | 1999-10-19 | 2004-10-20 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4514908B2 (ja) * | 2000-07-06 | 2010-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4084039B2 (ja) | 2001-11-19 | 2008-04-30 | 株式会社 液晶先端技術開発センター | 薄膜半導体装置及びその製造方法 |
| JP5886005B2 (ja) * | 2011-11-14 | 2016-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20150001588A1 (en) * | 2012-02-13 | 2015-01-01 | Tokyo Electron Limited | Semiconductor device and method for manufacturing same |
| JP2014033212A (ja) * | 2013-09-13 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975670A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
| JPS6163016A (ja) * | 1984-09-04 | 1986-04-01 | Agency Of Ind Science & Technol | Ｓｏｉ形成方法 |
-
1985
- 1985-08-08 JP JP60174862A patent/JPH07120802B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235571A (ja) | 1987-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JPH11102867A (ja) | 半導体薄膜の形成方法およびプラスチック基板 | |
| JPH10510955A (ja) | 電子デバイスの製造 | |
| JP2000068520A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| WO1999031719A1 (en) | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| KR20060094479A (ko) | 박막 반도체 장치 및 그 제조 방법과 표시 장치 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH07120802B2 (ja) | 半導体装置の製造方法 | |
| JP2002261015A (ja) | 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法 | |
| JPH1050607A (ja) | 半導体装置の製造方法 | |
| JP3359670B2 (ja) | 半導体装置の作製方法 | |
| JPS60202931A (ja) | 半導体装置の製造方法 | |
| JPH09283468A (ja) | 低抵抗導電膜の作製方法 | |
| US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
| JPH0883766A (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP3148295B2 (ja) | 薄膜多結晶シリコンの製造方法 | |
| JP4937546B2 (ja) | 半導体装置の製造方法および表示装置 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH073824B2 (ja) | 半導体装置の製造方法 | |
| JPH10150202A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |