JPH07113823B2

JPH07113823B2 - 表示装置

Info

Publication number: JPH07113823B2
Application number: JP62049012A
Authority: JP
Inventors: 敬明青木; 克之野島; 要司関
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1987-03-05
Filing date: 1987-03-05
Publication date: 1995-12-06
Anticipated expiration: 2010-12-06
Also published as: DE3877784D1; US4868554A; DE3877784T2; EP0281008A3; JPS63223780A; EP0281008B1; EP0281008A2

Description

【発明の詳細な説明】 A.産業上の利用分野この発明はラスタ走査式の表示装置に関し、特にアトリ
ビユート制御機能を有する表示装置に関するものであ
る。

B.従来技術キヤラクタの表示態様を制御するためにアトリビユート
と称する制御コードを用いる技術は古くから知られてお
り、２つの代表的な技術がある。第１の技術は、キヤラ
クタ毎に表示態様を定めるキヤラクタ・アトリビユート
を用いるものであり、この技術に従つた表示装置には、
キヤラクタ・コードとキヤラクタ・アトリビユートとを
メモリの相次ぐ記憶位置に交互に記憶しておく型のもの
と、両者を別々のメモリ若しくはメモリ領域に記憶して
おく型のものがある。

第２の技術はキヤラクタ群毎に表示態様を定めるフイー
ルド・アトリビユートを用いるものであり、メモリの相
次ぐ記憶位置は任意の数のキヤラクタ毎に１つフイール
ド・アトリビユートを記憶する様になつている。

前述の第１及び第２の従来技術のいずれかに従つた表示
位置は、フイールド・アトリビユート及びキヤラクタ・
アトリビユートのいずれか一方だけの使用を可能ならし
める様に構成されており、両方を使用できる様には、な
つていないのが普通である。この様な事情に鑑み、その
後、２種類のアトリビユートの使用を可能ならしめる第
３の技術が提案されている。即ち、特開昭55-78336号公
報に示されている技術は、第９図に示す特別のフオーマ
ツトを有するコードを用いることに基いて２種類のアト
リビユートの使用を可能ならしめている。具体的に言え
ば、11個のビツトB0〜B10から成るコードの上位３ビツ
トB8〜B10はキヤラクタ・アトリビユートとして割当て
られており、ビツトB7は、０及び１のいずれかにセツト
されて、下位７ビツトB0〜B6がキヤラクタ・コード及び
フイールド・アトリビユートのいずれであるかを示す。

C.発明が解決しようとする問題点融通性のあるアトリビユート制御のためには、前述の第
３の技術が望ましいが、前述の特開昭55-78336号公報に
開示された技術には、メモリの記憶スペースを有効に利
用できない状況が生じるという問題がある。即ち、メモ
リの相次ぐ記憶位置に記憶される各コードがキヤラクタ
・アトリビユートとして割当てられた部分を含んでいる
ので、キヤラクタ・アトリビユートを用いず、フイール
ド・アトリビユートだけを用いる状況においては、メモ
リ中の全てのコードのキヤラクタ・アトリビユート部分
は何の役にも立たず、それを記憶しているスペースは無
駄になつてしまうことが明らかである。そして、この従
来技術ではキヤラクタ・アトリビユート部分には３ビツ
トしか含まれていないが、通常、反転表示、高輝度表
示、ブリンク、アンダーライン表示等の種々の表示態様
を定めるために更に多くのビツトをキヤラクタ・アトリ
ビユートとして割当てることが必要になつている現状で
は、記憶スペースの無駄は一層ひどくなる。又、この従
来技術は特別のコード・フオーマツトを用いるため、通
常のバイト（８ビット）単位の情報処理には適しておら
ず、情報を伝達するためのバスも特別のものにする必要
がある。

D.問題点を解決するための手段本発明による表示装置は、前述の従来技術において用い
られている様なキヤラクタ・アトリビユート部分を含む
特別なフオーマツトのコードを用いず、キヤラクタ・コ
ード（CC）、キヤラクタ・アトリビユート（CA）及びフ
イールド・アトリビユート（FA）の３種類のコードを用
いている。そして、アトリビユート制御に関して少なく
とも２つの制御モードを選択的に指定する様に設定可能
なモード指定手段が設けられ、この手段によるモード設
定に応じて、リフレツシユ・メモリの記憶態様及びこれ
に関連したアドレス発生手段の動作速度が変わる様にな
つている。

第１の制御モードはFAだけを使用するモードであり、第
２の制御モードは少なくともCAを使用するモードであ
る。リフレツシユ・メモリは、第１の制御モードにおい
ては、順次アドレス可能な複数の記憶位置の各々にFA及
びCCのいずれか一方を記憶し、第２の制御モードにおい
ては、原則的に、順次アドレス可能な複数の記憶装置に
CC及びCAを交互に記憶する。

表示手段による表示のためにリフレツシユ・メモリ内の
表示データを読出すためのアドレス発生手段は、第１の
制御モードにおいては、所定動作速度で相次ぐアドレス
信号を生じ、第２の制御モードにおいては所定動作速度
の２倍の動作速度で相次ぐアドレス信号を生じる様に動
作する。

これから説明する実施例では。第１の制御モードはFA専
用モードであり、第２の制御モードはCA専用モード又は
FA/CA混在モードである。CA専用モードではCAだけが用
いられる。FA/CA混在モードでは、FA及びCAの両方が使
用され、幾つかのCAの代りにFAが記憶される。

E.実施例第１図は本発明による表示装置の好適な実施例を示すも
のである。リフレツシユ・メモリ14はマイクロプロセシ
ング・ユニツト（MPU）10の制御の下に、CC、CA及びFA
を選択的に含む表示データを記憶している。表示データ
はアドレス発生器15から生じるアドレス信号に従つて読
出され、タイミング調節用のバツフア・レジスタ18及び
コード／アトリビユート・レジスタ19を介してアトリビ
ユート・レジスタ回路20又はCCレジスタ27へ送られる。
CCレジスタ27はCCを一時的に保持し、それをキヤラクタ
発生器28のアドレスとして供給する。キヤラクタ発生器
28は、このCC及び動作制御回路11内のタイミング信号発
生器13から生じるライン・カウントに応じたビツト・パ
ターンをビデオ及びアトリビユート制御回路29に与え
る。この制御回路29はアトリビユート・レジスタ回路20
から生じるアトリビユート信号も受取り、それに従つて
ビツト・パターンをCRT30において表示させる。なお、
アトリビユート・レジスタ回路20はCAを保持するための
CAレジスタ21及びFAを保持するためのFAレジスタ22を含
む。これについては、後で更に詳しく説明する。

動作制御回路11内に設けられているタイミング信号発生
器13の具体的構成の例は第２図に示されている。発振器
41、ドツト・カウンタ42、列（若しくはキヤラクタ）カ
ウンタ43、ライン・カウンタ44、行カウンタ45は、通常
知られている構成のものであり、CRT30（第１図）のス
クリーンにおける表示態様に密接な関係を有する。例と
して、スクリーンに25行×80列（文字）の表示を行う様
になつており、各行が15本のライン（走査線）から成
り、且つ各列の横幅が９ドツトであると仮定する。この
場合、ドツト・カウンタ42は０から８まで反復的に計数
を行い、ドツト・クロツクを1/9に分周したＣクロツク
を生じる。列カウンタ43はクロツクに応じて０から99ま
で反復的に計数を行い、走査中の列（キヤラクタ時間）
を示す列カウントを出力線43aに生じると共に、反復毎
にパルスをライン・カウンタ44に与える。ライン・カウ
ンタ44は０から14まで反復的に計数を行い、走査中のラ
インを示すライン・カウントを出力線44aに生じると共
に、反復毎にパルスを行カウンタ45に与える。行カウン
タ45は０から27まで反復的に計数を行い、スクリーンに
おける行を示す行カウントを出力線45aに生じる。

この例の場合、列カウント０〜99のうち、列カウント３
〜82が表示時間に対応し、残りの列カウントが水平ブラ
ンキング時間に対応している。又、行カウント０〜27の
うち、行カウント０〜24が表示時間に対応し、残りの行
カウントは垂直ブランキング時間に対応している。

第２図のタイミング信号発生回路13は更に２つの論理回
路46、47を含んでいる。論理回路46は列カウントに基い
て、線32及び33にインクリメント許容信号及びアドレス
・ロード信号を生じる。アドレス・ロード信号は水平ブ
ランキング時間中の適当な列カウントに応じて生じ、イ
ンクリメント許容信号は列カウントが０〜79の間生じ
る。これらの信号は、後で説明する様にアドレス発生器
15に関して用いられる。論理回路47はＣクロツクに応じ
て、その２倍の周波数を有するバツフア・クロツク信号
を線36に生じる。この信号は前述のレジスタ18及び19の
動作タイミングを定める。

再び第１図を参照すると、動作制御回路11には更にモー
ド・レジスタ12が設けられている。モード・レジスタ12
は、例えば第３図に示す様に表示装置の種々の動作モー
ドを制御するための８つのビツトB0〜B7を記憶する。こ
の例では、ビツトB5、B4がアトリビユート制御モードを
指定するために用いられており、図示のとおり、11、0
1、00によつてFA専用、CA専用、FA/CA混在の各モードを
指定する。

３つの制御モードの意義とリフレツシユ・メモリ14にお
ける表示データの記憶態様は次のとおりである。

（ａ）FA専用モード:FAだけが用いられる。この場合の
リフレツシユ・メモリにおけるFA及びCCの記憶態様は第
４図（Ａ）に例示されている。アドレスＰで指定される
記憶位置にはフイールド・アトリビユートFA1が記憶さ
れており、これは後続のキヤラクタ・コードCC1〜CC3の
表示態様を制御するために用いられる。アドレスＰ＋４
位置には次のフイールド・アトリビユートFA2が記憶さ
れており、これは後続のキヤラクタ・コードCC4〜CC8の
表示態様を制御するために用いられる。

（ｂ）CA専用モード:CAだけが用いられる。この場合、
第４図（Ｂ）に示されている様に、キヤラクタ・コード
CC1〜CC5及び関連するキヤラクタ・アトリビユートCA1
〜CA5が相次ぐ記憶位置に交互に記憶される。この実施
例では偶数番アドレス位置にCCが記憶され、奇数番アド
レス位置にCAが記憶される様になつている。

（ｃ）FA/CA混在モード:FA及びCAの両方が用いられる。
この場合の表示データ記憶態様は、第４図（Ｃ）に示さ
れている様に、CA専用モードの場合のCCとCAとの交互記
憶態様を基本として少し修正を加えたものである。即
ち、CA記憶用の奇数番アドレス位置のいずれかにFAが選
択的に記憶され、その１つ前の偶数番アドレス位置に
は、CCではなく、FAフラツグ・バイト（FAF）が記憶さ
れる。FAFは次のアドレス位置にFA（この例ではFA1）が
存在することを示すコードである。

モード・レジスタ12のモード指定ビツトB4、B5をセツト
する方法としては、ユーザーの指示に応じてMPU10が行
う方法か、又はライン・アトリビユートを利用して動作
制御回路11が行う方法が用いられる。後者について補足
すると、通常、スクリーン上の複数の行に関する制御情
報を含む複数のライン・アトリビユートが表示制御のた
めに用いられるので、モード指定情報を各ライン・アト
リビユートに含ませておいて、各行毎にライン・アトリ
ビユート内のモード指定情報に従つてモード・レジスタ
12をセツトする方法を採用することができる。複数のラ
イン・アトリビユートは、周知の如く、テーブルとして
リフレツシユ・メモリ14又は他の適当な記憶手段に記憶
され、スクリーンの走査と同期して順次読出されて動作
制御回路11によつて利用される。この方法によれば、行
毎にアトリビユート制御モードを変えることが容易に出
来るので、例えば、スクリーンを複数のアプリケーシヨ
ンのための複数の区域に分けて、各区域毎に異なつたア
トリビユート制御モードを使用することができる。

第５図は各制御モードで使用される表示データのフオー
マツトを示している。いずれの場合も、バイト（ビツト
B0〜B7）単位のコードが用いられる。先ず第５図（Ａ）
に示す様に、FA専用モードの場合、ビツトB7の１、０に
より、各コードがFAかCCかの区別が行われる。CA専用モ
ードの場合には、第５図（Ｂ）に示す様に、８ビツト全
てがCC又はCAとして用いられる。このモードの場合、偶
数番アドレス位置にあるのがCCであり、奇数番アドレス
位置にあるのがCAであるということが分かつているた
め、CCとCAとを区別するために１つのビツトを使う必要
は無いのである。

FA/CA混在モードでは第５図（Ｃ）のフオーマツトが用
いられる。前述の様に、FAFは次にFAが続いていること
を示すだけの役目を有し、ビツトB7が１にセツトされて
いる。FAの複数のビツトは全てアトリビユート情報とし
て用いられる。CAは０にセツトされたビツトB7を有す
る。CCは全てのビツトがキヤラクタを表わすために使用
可能である。

いずれのモードにおいても、CA及びFAは、例えば、反転
表示、ブリンク、高輝度表示、アンダーライン表示、無
表示等の制御のために割当てられた複数のビツトを有す
る。

次に第１図のアドレス発生器15の動作について更に詳し
く説明することにする。アドレス発生器15は、ローダブ
ル計数器であり、動作制御回路11は前述のアドレス・ロ
ード信号のタイミングで、線34を介してスタート・アド
レスをアドレス発生器15にロードする機能を有する。ス
タート・アドレスは、スクリーンにおける或る行に表示
すべき表示データを記憶しているリフレツシユ・メモリ
14内の一連の記憶位置の先頭のものを指定するアドレス
である。スタート・アドレスを用いる技法自体は周知で
あり、通常、複数の行に関する複数のアドレスはテーブ
ルとして適当な記憶手段に保持されていて適宜利用され
る様になつている。動作制御回路11は、その様なテーブ
ル記憶手段を内蔵する構成か、又は、リフレツシユ・メ
モリ14内の特定の領域をテーブル記憶手段として割当て
て、それをアクセスする構成のいずれかを有するものと
する。

アドレス発生器15はスタート・アドレスのロード後、線
32を介してインクリメント許容信号が与えられている
間、マルチプレクサ16から与えられるクロツクに応じて
計数動作を行う。マルチプレクサ16は、Ｃクロツク及び
その周波数を1/2にする機能を有する分周器17から生じ
る修正Ｃクロツクを受け取り、線35のセレクト信号に応
じて、そのいずれか一方をアドレス発生器15のためのク
ロツクとしてゲートする。具体的に言えば、動作制御回
路11は、FA専用モードにおいては、分周器17の出力の修
正Ｃクロツクをゲートさせ、CA専用及びFA/CA混在モー
ドにおいては、Ｃクロツクをゲートさせるセレクト信号
をマルチプレクサ16に与える機能を有する。

この実施例の場合、動作制御回路11は行カウンタ45が或
る行カウントを示している間、ライン・カウント44の各
カウント毎に同じスタート・アドレスを繰り返しアドレ
ス発生器15にロードする様に動作する。なお、１つの表
示行分の表示データを保持するための行バツフアをリフ
レツシユ・メモリ14の出力端に設けるならば、スタート
・アドレスのローデイングは各表示行毎に１回だけでよ
い。その場合、各表示行毎に１回だけ、対応する一連の
表示データが行バツフアに読出されて、各表示行の複数
のラインに関して反復的に利用される。

次に、第１図及び第６図乃至第８図を参照しながら、第
４図に例示された表示データを取扱う表示装置の動作シ
ーケンスについて詳しく説明する。先ず、第６図はFA専
用モードにおいて第４図（Ａ）の表示データを取扱う際
の動作タイミングを示している。アドレス発生器15に
は、先ずスタート・アドレスとしてのＰがロードされ
る。FA専用モードでは、順次の文字表示時間を表わす列
カウントに同期して１つずつリフレツシユ・メモリ内の
順次の記憶位置から表示データを取り出す必要があるた
め、アドレス発生器15はＣクロツクの1/2の周波数を有
する修正Ｃクロツクの相次ぐトランジシヨンに応じてア
ドレス（RMアドレスとして図示されている）を増す。相
次ぐアドレスに従つて、一連の記憶位置からデータ（RM
データ）が読出される。これらのデータは、バツフア・
クロツク信号に従つて、バツフア・レジスタ18及びコー
ド／アトリビユート・レジスタ19へ順次転送される。レ
ジスタ18及び19は、それぞれ８つのＤ型フリツプフロツ
プ（Ｄ−FF）で構成されている。

次に動作説明を続ける前に、レジスタ19の出力端に設け
られたアトリビユート・レジスタ回路20内の構成につい
て説明する。CAレジスタ21及びFAレジスタ22はそれぞれ
CA及びFAを保持するためのレジスタであり、それぞれ８
つのＤ型ラツチで構成されている。CAレジスタ21はＣク
ロツクの正方向トランジシヨンに応じて入力データをラ
ツチする。FAレジスタ22はFA検出器23が出力を生じてい
るときだけアンド回路24を通過するＣクロツクの正方向
トランジシヨンに応じて入力データをラツチする。FA検
出器23は前述のFA及びFAFのビツトB7＝１を検出して出
力を生じる機能を有する。

FAレジスタ22の出力は直接オア回路26へ送られるが、CA
レジスタ21の出力は、CA使用可能信号が生じているとき
だけアンド回路25を介してオア回路26に与えられる様に
なつている。CA使用可能信号はCA専用モード及びFA/CA
混在モードにおいてだけ動作制御回路11から発生する。
従つてFA/CA混在モードではFAとCAとの論理和出力がア
トリビユート信号として用いられる。例えば、FAが反転
表示を指定し、CAがブリンクを表示すれば、CAに関連す
る文字については反転及びブリンク表示の両方が行われ
る。

さて再び第６図の動作タイミングの説明に戻ると、最初
に読出されたデータはフイールド・アトリビユートFA1
であるから、当然FAレジスタ22に受入れられ、そこから
制御回路29へ送られて表示態様の制御に用いられる。こ
の実施例では、FA1はコード・レジスタ27にもセツトさ
れてしまい、それに応じた何らかのパターンがキヤラク
タ発生器28から発生するが、制御回路29はFAレジスタ22
からFAを受け取るときの最初のサイクルにおいては表示
を抑制する際に機能するので、何ら問題はない。なお、
レジスタ27は８つのＤ−FFで構成されている。

FA1に続くCC1、CC2、CC3はコード・レジスタ27を介して
キヤラクタ発生器28のアドレスとして用いられ、対応す
るキヤラクタC1、C2、C3のパターンがCRT30において表
示される。その際、制御回路29はFA1に従つて表示態様
の制御を行う。

次に第７図を参照する。これはCA専用モードにおいて第
４図（Ｂ）の表示データを取扱う際の動作タイミングを
示している。このモードでは、文字表示時間に対応する
各列カウント毎に２つの記憶位置からCCとCAとを取り出
す必要があるため、Ｃクロツクがアドレス発生器15に与
えられ、Ｃクロツクの相次ぐトランジシヨンに応じてア
ドレス発生器15はアドレスを増加する。こうして、CC
1、CC2等に対応するキヤラクタC1、C2等がCA1、CA2等の
制御の下に表示される。

第８図はFA/CA混在モードにおいて第４図（Ｃ）の表示
データを取扱う際の動作タイミングを示している。この
動作タイミングは基本的にはCA専用モードと同じであ
る。図示のとおり、キヤラクタC2、C3、C4は、それぞれ
FA1＋CA2、FA1＋CA3、FA1＋CA4の制御の下に表示され
る。

F.発明の効果本発明によれば、メモリ・スペースを有効に利用しなが
ら、融通性のあるアトリビユート制御を行うことが出
来、１台の表示装置を種々のアプリケーシヨンにおいて
使用することや、１つのスクリーンを複数のアプリケー
シヨンのための複数の区域に分けて、区域毎に異なつた
アトリビユート制御モードを用いることも可能である。
又、通常のバイト単位の情報処理にも適している。

【図面の簡単な説明】

第１図は本発明による表示装置の実施例を示す図、第２
図はタイミング信号発生器の構成を示す図、第３図はモ
ード・レジスタの内容を示す図、第４図は３つの制御モ
ードにおける表示データの記憶態様を例示する図、第５
図は３つの制御モードにおいて用いられるCC、CA及びFA
のフオーマツトを示す図、第６図、第７図及び第８図は
３つの制御モードにおける第１図の表示装置の動作タイ
ミング示す図、第９図は従来技術で用いられる表示デー
タのフオーマツトを示す図である。 10……MPU、11……動作制御回路、12……モード・レジ
スタ、13……タイミング信号発生器、14……リフレツシ
ユ・メモリ、15……アドレス発生器、16……マルチプレ
クサ、17……分周器、18……バツフア・レジスタ、19…
…コード／アトリビユート・レジスタ、21……CAレジス
タ、22……FAレジスタ、23……FA検出器、27……CCレジ
スタ、28……キヤラクタ発生器、29……ビデオ及びアト
リビユート制御回路、30……CRT。

───────────────────────────────────────────────────── フロントページの続き (72)発明者関要司神奈川県藤沢市高倉889 沢野荘２号室 (56)参考文献特開昭55−78336（ＪＰ，Ａ) 特開昭60−32092（ＪＰ，Ａ) 特開昭55−149984（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】ラスタ走査式表示手段によりキャラクタを
表示する際に該キャラクタの表示態様をアトリビュート
によって制御する型の表示装置であって、フィールド・
アトリビュートを用いる第１の制御モードではフィール
ド・アトリビュート・バイトがその後に続くキャラクタ
・コード・バイトの表示態様を制御し、キャラクタ・ア
トリビュートを用いる第２の制御モードでは１キャラク
タ・アトリビュート・バイトがその後に続く１キャラク
タ・コード・バイトの表示態様を制御し、上記フィール
ド・アトリビュート・バイト、キャラクタ・アトリビュ
ート・バイトおよびキャラクタ・コード・バイトは同じ
ビット長のフォーマットを有する表示装置において、順次アドレス可能な複数の記憶位置を有するリフレッシ
ュ・メモリと、上記第１の制御モードおよび上記第２の制御モードを選
択的に指定するモード指定手段と、上記リフレッシュ・メモリの記憶位置を読み出すための
アドレス信号を発生するアドレス発生手段であって、上
記第１の制御モードが指定されたとき、上記フィールド
・アトリビュート・バイトおよび上記キャラクタ・コー
ド・バイトを順次の記憶位置から読み出すよう第１の動
作速度で順次のアドレス信号を生じ、上記第２の制御モ
ードが指定されたとき、上記キャラクタ・アトリビュー
ト・バイトおよび上記キャラクタ・コード・バイトを順
次の記憶位置から読み出すよう上記第１の動作速度の２
倍の第２の動作速度で順次のアドレス信号を生じるもの
と、上記フィールド・アトリビュート・バイトを記憶するた
めのフィールド・アトリビュート・レジスタ、上記キャ
ラクタ・アトリビュート・バイトを記憶するためのキャ
ラクタ・アトリビュート・レジスタ、および上記フィー
ルド・アトリビュート・バイトを検出して選別するため
のフィールド・アトリビュート検出器を含むアトリビュ
ート・レジスタと、上記キャラクタ・コード・バイトを記憶するためのキャ
ラクタ・レジスタと、上記リフレッシュ・メモリから読み出されるバイトか
ら、上記フィールド・アトリビュート・バイトおよびキ
ャラクタ・アトリビュート・バイトを上記アトリビュー
ト・レジスタに、また上記キャラクタ・コード・バイト
を上記キャラクタ・レジスタに転送する手段と、上記キャラクタ・レジスタから取り出されるキャラクタ
・コード・バイトに基づいてキャラクタ発生器から発生
されるビット・パターンを、上記アトリビュート・レジ
スタにあるアトリビュート・バイトにより制御される表
示態様で上記表示手段に表示させる制御手段と、を有することを特徴とする表示装置。
【請求項２】ラスタ走査式表示手段によりキャラクタを
表示する際に該キャラクタの表示態様をアトリビュート
によって制御する型の表示装置であって、フィールド・
アトリビュートを用いる第１の制御モードではフィール
ド・アトリビュート・バイトがその後に続くキャラクタ
・コード・バイトの表示態様を制御し、キャラクタ・ア
トリビュートを用いる第２の制御モードでは１キャラク
タ・アトリビュート・バイトがその後に続く１キャラク
タ・コード・バイトの表示態様を制御し、フィールド・
アトリビュートおよびキャラクタ・アトリビュートの組
み合わせを用いる第３の制御モードはフィールド・アト
リビュート・フラグ・バイトによって開始し、該第３の
制御モードでは上記フィールド・アトリビュート・フラ
グ・バイトに続くフィールド・アトリビュート・バイト
およびキャラクタ・アトリビュート・バイトがその後に
続くキャラクタ・コード・バイトの表示態様を制御し、
上記フィールド・アトリビュート・フラグ・バイト、フ
ィールド・アトリビュート・バイト、キャラクタ・アト
リビュート・バイトおよびキャラクタ・コード・バイト
は同じビット長のフォーマットを有する表示装置におい
て、順次アドレス可能な複数の記憶位置を有するリフレッシ
ュ・メモリと、上記第１の制御モード、上記第２の制御モードおよび上
記第３の制御モードを選択的に指定するモード指定手段
と、上記リフレッシュ・メモリの記憶位置を読み出すための
アドレス信号を発生するアドレス発生手段であって、上
記第１の制御モードが指定されたとき、上記フィールド
・アトリビュート・バイトおよび上記キャラクタ・コー
ド・バイトを順次の記憶位置から読み出すよう第１の動
作速度で順次のアドレス信号を生じ、上記第２の制御モ
ードが指定されたとき、上記キャラクタ・アトリビュー
ト・バイトおよび上記キャラクタ・コード・バイトを順
次の記憶位置から読み出すよう上記第１の動作速度の２
倍の第２の動作速度で順次のアドレス信号を生じ、上記
第３の制御モードが指定されたとき、該第３モードを示
す上記フィールド・アトリビュート・フラグ・バイト、
上記フィールド・アトリビュート・バイト、上記キャラ
クタ・アトリビュート・バイトおよび上記キャラクタ・
コード・バイトを順次の記憶位置から読み出すよう上記
第１の動作速度の２倍の第２の動作速度で順次のアドレ
ス信号を生じるものと、上記フィールド・アトリビュート・バイトを記憶するた
めのフィールド・アトリビュート・レジスタ、上記キャ
ラクタ・アトリビュート・バイトを記憶するためのキャ
ラクタ・アトリビュート・レジスタ、および上記フィー
ルド・アトリビュート・バイトを検出して選別するため
のフィールド・アトリビュート検出器を含むアトリビュ
ート・レジスタと、上記キャラクタ・コード・バイトを記憶するためのキャ
ラクタ・レジスタと、上記リフレッシュ・メモリから読み出されるバイトか
ら、上記フィールド・アトリビュート・バイトおよびキ
ャラクタ・アトリビュート・バイトを上記アトリビュー
ト・レジスタに、また上記キャラクタ・コード・バイト
を上記キャラクタ・レジスタに転送する手段と、上記キャラクタ・レジスタから取り出されるキャラクタ
・コード・バイトに基づいてキャラクタ発生器から発生
されるビット・パターンを、上記第１の制御モードでは
上記アトリビュート・レジスタにあるキャラクタ・アト
リビュート・バイトにより制御される表示態様で、また
上記第２の制御モードでは上記アトリビュート・レジス
タにある上記フィールド・アトリビュート・バイトによ
り制御される表示態様で、また上記第３の制御モードで
は上記アトリビュート・レジスタにある上記フィールド
・アトリビュート・バイトおよび上記キャラクタ・アト
リビュート・バイトの論理和により制御される表示態様
で上記表示手段に表示させる制御手段と、を有することを特徴とする表示装置。
【請求項３】上記アドレス発生手段がクロック信号に応
じて計数を行うカウンタであり、且つ上記モード指定手
段による制御モードの指定に応じて上記クロック信号の
周波数を変える手段が設けられている特許請求の範囲第
（１）項または第（２）項記載の表示装置。