JPH07111454A - 高速切替周波数シンセサイザ回路 - Google Patents
高速切替周波数シンセサイザ回路Info
- Publication number
- JPH07111454A JPH07111454A JP5256658A JP25665893A JPH07111454A JP H07111454 A JPH07111454 A JP H07111454A JP 5256658 A JP5256658 A JP 5256658A JP 25665893 A JP25665893 A JP 25665893A JP H07111454 A JPH07111454 A JP H07111454A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- prescaler
- comparison
- vco
- synthesizer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】周波数シンセサイザ回路に関し、高速に指定周
波数への立ち上げを行うことができる、高速切替周波数
シンセサイザ回路を提供することを目的とする。 【構成】出力周波数ｆVCO を分周するプリスケーラ３
と、プリスケーラ３の出力を分周して比較分周周波数ｆ
v を発生する比較分周器４と、基準周波数ｆr と比較分
周周波数ｆv とを位相比較する位相比較器５と、位相誤
差に応じて出力周波数ｆVCO を発生するように制御され
るＶＣＯ７とを備えた周波数シンセサイザ回路の比較分
周器４で、プログラムカウンタ１１が設定値Ｎ−Ａの計
数終了時プリスケーラ３の分周比をＰに変更し、スワロ
カウンタ１２が設定値Ａの計数終了時プリスケーラ３の
分周比をＰに変更して、ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ
＋（Ｎ−Ａ）・Ｐ｝によって比較分周周波数ｆv を発生
する際に、初期設定部９で、動作開始時プリスケーラ３
の分周比をＰまたはＰ＋１に設定することで構成する。
波数への立ち上げを行うことができる、高速切替周波数
シンセサイザ回路を提供することを目的とする。 【構成】出力周波数ｆVCO を分周するプリスケーラ３
と、プリスケーラ３の出力を分周して比較分周周波数ｆ
v を発生する比較分周器４と、基準周波数ｆr と比較分
周周波数ｆv とを位相比較する位相比較器５と、位相誤
差に応じて出力周波数ｆVCO を発生するように制御され
るＶＣＯ７とを備えた周波数シンセサイザ回路の比較分
周器４で、プログラムカウンタ１１が設定値Ｎ−Ａの計
数終了時プリスケーラ３の分周比をＰに変更し、スワロ
カウンタ１２が設定値Ａの計数終了時プリスケーラ３の
分周比をＰに変更して、ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ
＋（Ｎ−Ａ）・Ｐ｝によって比較分周周波数ｆv を発生
する際に、初期設定部９で、動作開始時プリスケーラ３
の分周比をＰまたはＰ＋１に設定することで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、周波数シンセサイザ回
路に関し、特に高速に周波数を切り替えることができ
る、高速切替周波数シンセサイザ回路に関するものであ
る。
路に関し、特に高速に周波数を切り替えることができ
る、高速切替周波数シンセサイザ回路に関するものであ
る。
【０００２】周波数シンセサイザ回路は、基準発振器に
よって制御された、高精度の可変周波数を発生すること
ができるものであって、通信機その他各種電子回路にお
いて、広く用いられている。
よって制御された、高精度の可変周波数を発生すること
ができるものであって、通信機その他各種電子回路にお
いて、広く用いられている。
【０００３】このような周波数シンセサイザ回路は、あ
る種の用途においては、周波数切り替え時、高速に指定
周波数に対する切り替えを実行することが可能なもので
あることが要望される。
る種の用途においては、周波数切り替え時、高速に指定
周波数に対する切り替えを実行することが可能なもので
あることが要望される。
【０００４】
【従来の技術】通信機等においては、指定されたチャネ
ル周波数への立ち上げ、またはチャネル周波数の切り替
えを高速に実行することが必要になる場合があり、この
ような場合、その周波数発生源となる周波数シンセサイ
ザ回路において、高速に周波数切り替えを行えることが
必要となる。
ル周波数への立ち上げ、またはチャネル周波数の切り替
えを高速に実行することが必要になる場合があり、この
ような場合、その周波数発生源となる周波数シンセサイ
ザ回路において、高速に周波数切り替えを行えることが
必要となる。
【０００５】図４は、従来の周波数シンセサイザ回路を
示したものである。１は基準発振器であって、例えば水
晶制御発振器等からなり、基準周波数の信号を発生す
る。２は基準分周器であって、基準発振器１の出力周波
数を分周して、基準分周周波数ｆr の信号を発生する。
３はプリスケーラであって、周波数シンセサイザ回路の
出力周波数ｆVCO を分周比ＰまたはＰ＋１で分周する。
示したものである。１は基準発振器であって、例えば水
晶制御発振器等からなり、基準周波数の信号を発生す
る。２は基準分周器であって、基準発振器１の出力周波
数を分周して、基準分周周波数ｆr の信号を発生する。
３はプリスケーラであって、周波数シンセサイザ回路の
出力周波数ｆVCO を分周比ＰまたはＰ＋１で分周する。
【０００６】４は比較分周器であって、プリスケーラ３
の出力周波数をさらに分周して、比較分周周波数ｆv の
信号を発生する。５は位相比較器であって、基準分周器
２の基準分周周波数ｆr の信号と、比較分周器４の比較
分周周波数ｆv の信号との位相を比較して、位相誤差に
比例した大きさを有する電圧信号を発生する。６はルー
プフィルタであって、位相比較器５の出力信号を帯域制
限して、直流分からなる制御信号を発生する。
の出力周波数をさらに分周して、比較分周周波数ｆv の
信号を発生する。５は位相比較器であって、基準分周器
２の基準分周周波数ｆr の信号と、比較分周器４の比較
分周周波数ｆv の信号との位相を比較して、位相誤差に
比例した大きさを有する電圧信号を発生する。６はルー
プフィルタであって、位相比較器５の出力信号を帯域制
限して、直流分からなる制御信号を発生する。
【０００７】７は電圧制御発振器（ＶＣＯ）であって、
ループフィルタ６の出力信号によってその発振周波数を
制御されて、周波数ｆVCO の出力信号を発生する。８は
チャージポンプであって、周波数切り替え時、ループフ
ィルタ６を構成するコンデンサのチャージを所定値に充
放電することによって、ループフィルタ６の出力の立ち
上がりを速くする作用を行う。
ループフィルタ６の出力信号によってその発振周波数を
制御されて、周波数ｆVCO の出力信号を発生する。８は
チャージポンプであって、周波数切り替え時、ループフ
ィルタ６を構成するコンデンサのチャージを所定値に充
放電することによって、ループフィルタ６の出力の立ち
上がりを速くする作用を行う。
【０００８】プリスケーラ３の分周比は、ＰとＰ＋１の
２つの値のいずれかをとることができ、例えばＰ＝６
４，Ｐ＋１＝６５が用いられる。動作開始時においては
プリスケーラ３の分周比は不定であり、比較分周器４
は、プリスケーラ３の分周比を認識して分周動作を行
い、動作中、プリスケーラ３の分周比は、比較分周器４
からの制御に応じて切り替えられるようになっている。
２つの値のいずれかをとることができ、例えばＰ＝６
４，Ｐ＋１＝６５が用いられる。動作開始時においては
プリスケーラ３の分周比は不定であり、比較分周器４
は、プリスケーラ３の分周比を認識して分周動作を行
い、動作中、プリスケーラ３の分周比は、比較分周器４
からの制御に応じて切り替えられるようになっている。
【０００９】ＣＬＫはクロック信号であって、各部の動
作タイミングを定めるために用いられる。ＤＡＴＡは基
準分周器２および比較分周器４における分周比を定める
データであって、周波数シンセサイザ回路が発生すべき
チャネル周波数に応じて、外部から与えられる。ＳＴＢ
はストローブ信号であって、これによって、基準分周器
２および比較分周器４におけるデータの読み込みが行わ
れる。ＰＳはパワーセーブ信号であって、これによっ
て、周波数シンセサイザ回路は基準発振器１を除いて停
止状態となって、消費電力の節減が行われる。
作タイミングを定めるために用いられる。ＤＡＴＡは基
準分周器２および比較分周器４における分周比を定める
データであって、周波数シンセサイザ回路が発生すべき
チャネル周波数に応じて、外部から与えられる。ＳＴＢ
はストローブ信号であって、これによって、基準分周器
２および比較分周器４におけるデータの読み込みが行わ
れる。ＰＳはパワーセーブ信号であって、これによっ
て、周波数シンセサイザ回路は基準発振器１を除いて停
止状態となって、消費電力の節減が行われる。
【００１０】図５は、比較分周器の構成例を示したもの
であって、図４におけると同じものを同じ番号で示し、
比較分周器４において、１１はプログラムカウンタ、１
２はスワロカウンタ、１３はコントローラである。
であって、図４におけると同じものを同じ番号で示し、
比較分周器４において、１１はプログラムカウンタ、１
２はスワロカウンタ、１３はコントローラである。
【００１１】通信機のチャネル周波数切り替え時、また
は消費電力節減のためのパワーセーブ状態から動作状態
への立ち上げ時、プログラムカウンタ１１，スワロカウ
ンタ１２には、ＶＣＯ７の所要の出力周波数ｆVCO に応
じて、所定値Ｎ，Ａが設定され、プリスケーラ３および
比較分周器４は、次の関係によって出力周波数ｆVCOを
分周して比較分周周波数ｆv の信号を発生する。 ｆVCO ＝ｆv （Ｐ・Ｎ＋Ａ） …（１）
は消費電力節減のためのパワーセーブ状態から動作状態
への立ち上げ時、プログラムカウンタ１１，スワロカウ
ンタ１２には、ＶＣＯ７の所要の出力周波数ｆVCO に応
じて、所定値Ｎ，Ａが設定され、プリスケーラ３および
比較分周器４は、次の関係によって出力周波数ｆVCOを
分周して比較分周周波数ｆv の信号を発生する。 ｆVCO ＝ｆv （Ｐ・Ｎ＋Ａ） …（１）
【００１２】出力周波数ｆVCO が設定値に等しい状態で
は、比較分周周波数ｆv と基準分周周波数ｆr とは等し
く、従って、 ｆVCO ＝ｆr （Ｐ・Ｎ＋Ａ） …（２） となる。ここでＰ・Ｎはおおまかな分周比を定め、Ａは
Ｐ・Ｎに対する剰余項となり、Ａの値が１変わると、周
波数ｆVCO がｆr だけ変化する。
は、比較分周周波数ｆv と基準分周周波数ｆr とは等し
く、従って、 ｆVCO ＝ｆr （Ｐ・Ｎ＋Ａ） …（２） となる。ここでＰ・Ｎはおおまかな分周比を定め、Ａは
Ｐ・Ｎに対する剰余項となり、Ａの値が１変わると、周
波数ｆVCO がｆr だけ変化する。
【００１３】一方、（１）式から ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ＋（Ｎ−Ａ）・Ｐ｝ …（３） となるので、（１）式による出力周波数ｆVCO の設定
は、次のようにして行うことができる。
は、次のようにして行うことができる。
【００１４】動作開始時、コントローラ１３は、プリス
ケーラ３における分周比を認識して、これに応じて、プ
ログラムカウンタ１１またはスワロカウンタ１２を動作
させる。
ケーラ３における分周比を認識して、これに応じて、プ
ログラムカウンタ１１またはスワロカウンタ１２を動作
させる。
【００１５】最初、プリスケーラ３の分周比がＰ＋１で
あったとき、スワロカウンタ１２によって、プリスケー
ラ３の出力パルスをカウントし、カウント値がＡになっ
たとき、コントローラ１３はプリスケーラ３の分周比を
Ｐに変更する。次にプログラムカウンタ１１によって、
プリスケーラ３の出力パルスをカウントし、カウント値
がＮ−Ａになったとき、カウントを終了する。
あったとき、スワロカウンタ１２によって、プリスケー
ラ３の出力パルスをカウントし、カウント値がＡになっ
たとき、コントローラ１３はプリスケーラ３の分周比を
Ｐに変更する。次にプログラムカウンタ１１によって、
プリスケーラ３の出力パルスをカウントし、カウント値
がＮ−Ａになったとき、カウントを終了する。
【００１６】また最初、プリスケーラ３の分周比がＰで
あったときは、プログラムカウンタ１１によって、プリ
スケーラ３の出力パルスをカウントし、カウント値がＮ
−Ａになったとき、コントローラ１３はプリスケーラ３
の分周比をＰ＋１に変更する。次にスワロカウンタ１２
によって、プリスケーラ３の出力パルスをカウントし、
カウント値がＡになったとき、カウントを終了する。
あったときは、プログラムカウンタ１１によって、プリ
スケーラ３の出力パルスをカウントし、カウント値がＮ
−Ａになったとき、コントローラ１３はプリスケーラ３
の分周比をＰ＋１に変更する。次にスワロカウンタ１２
によって、プリスケーラ３の出力パルスをカウントし、
カウント値がＡになったとき、カウントを終了する。
【００１７】
【発明が解決しようとする課題】周波数シンセサイザ回
路においては、パワーセーブ状態からの立ち上げ時等に
おいて、最初に基準分周周波数ｆr の信号の位相を調整
して、比較分周周波数ｆ v の信号と同位相になるように
し、その後、（３）式による周波数の設定を行うように
して、出力周波数ｆVCO の立ち上がりを速くしている。
路においては、パワーセーブ状態からの立ち上げ時等に
おいて、最初に基準分周周波数ｆr の信号の位相を調整
して、比較分周周波数ｆ v の信号と同位相になるように
し、その後、（３）式による周波数の設定を行うように
して、出力周波数ｆVCO の立ち上がりを速くしている。
【００１８】一方、比較分周器４におけるプログラムカ
ウンタ１１とスワロカウンタ１２の動作は（３）式に従
って行われ、その順序は最初、プリスケーラ３における
分周比がＰであるか、Ｐ＋１であるかによって定まる。
従来は、プリスケーラ３における最初の分周比は不定で
あったため、コントローラ１３は、動作開始時、プリス
ケーラ３における分周比を識別してから、プログラムカ
ウンタ１１とスワロカウンタ１２との動作順序を決定す
る必要があり、そのため時間を必要とした。
ウンタ１１とスワロカウンタ１２の動作は（３）式に従
って行われ、その順序は最初、プリスケーラ３における
分周比がＰであるか、Ｐ＋１であるかによって定まる。
従来は、プリスケーラ３における最初の分周比は不定で
あったため、コントローラ１３は、動作開始時、プリス
ケーラ３における分周比を識別してから、プログラムカ
ウンタ１１とスワロカウンタ１２との動作順序を決定す
る必要があり、そのため時間を必要とした。
【００１９】また、図４，５に示された従来の周波数シ
ンセサイザ回路では、動作開始時に、プログラムカウン
タ１１とスワロカウンタ１２とは、リセットされること
なく、そのときのカウント値からカウントを開始する。
そのため、各カウンタはカウントを開始して、フルカウ
ントになって０に戻った状態から改めてカウントを行っ
て、スワロカウンタ１２は設定値Ａをカウントし、プロ
グラムカウンタ１１は設定値（Ｎ−Ａ）をカウントする
ので、無駄な時間が費やされることがあった。
ンセサイザ回路では、動作開始時に、プログラムカウン
タ１１とスワロカウンタ１２とは、リセットされること
なく、そのときのカウント値からカウントを開始する。
そのため、各カウンタはカウントを開始して、フルカウ
ントになって０に戻った状態から改めてカウントを行っ
て、スワロカウンタ１２は設定値Ａをカウントし、プロ
グラムカウンタ１１は設定値（Ｎ−Ａ）をカウントする
ので、無駄な時間が費やされることがあった。
【００２０】従って、従来の周波数シンセサイザ回路に
おいては、動作開始時の各カウンタのカウント値の状態
によっては、最終的に設定周波数に対する位相引き込み
が完了するまでに、時間がかかることがあり、そのた
め、チャネル周波数の切り替え時、またはパワーセーブ
状態からの立ち上げが遅くなるという問題があった。
おいては、動作開始時の各カウンタのカウント値の状態
によっては、最終的に設定周波数に対する位相引き込み
が完了するまでに、時間がかかることがあり、そのた
め、チャネル周波数の切り替え時、またはパワーセーブ
状態からの立ち上げが遅くなるという問題があった。
【００２１】本発明は、このような従来技術の課題を解
決しようとするものであって、周波数シンセサイザ回路
において、所定周波数への立ち上げを速くすることがで
きる、高速切替周波数シンセサイザ回路を提供すること
を目的としている。
決しようとするものであって、周波数シンセサイザ回路
において、所定周波数への立ち上げを速くすることがで
きる、高速切替周波数シンセサイザ回路を提供すること
を目的としている。
【００２２】
(1) 本発明は、図１にその原理的構成を示すように、出
力周波数ｆVCO を分周するプリスケーラ３と、プリスケ
ーラ３の分周出力を分周して比較分周周波数ｆ v の信号
を発生する比較分周器４と、基準周波数ｆr の信号と比
較分周周波数ｆ v の信号とを位相比較して誤差出力を発
生する位相比較器５と、誤差出力に応じて発生周波数を
制御されて出力周波数ｆVCO を発生するＶＣＯ７とを備
えてなる周波数シンセサイザ回路において、比較分周器
４が、設定値Ｎ−Ａをカウントするプログラムカウンタ
１１と、設定値Ａをカウントするスワロカウンタ１２と
を有し、プログラムカウンタ１１のカウント終了時、プ
リスケーラ３の分周比をＰに変更し、スワロカウンタ１
２のカウント終了時、プリスケーラ３の分周比をＰに変
更して、ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ＋（Ｎ−Ａ）・
Ｐ｝によって比較分周周波数ｆv の信号を発生する場合
に、動作開始時、プリスケーラ３の分周比をＰまたはＰ
＋１のいずれかに設定する初期設定部９を設けたもので
ある。
力周波数ｆVCO を分周するプリスケーラ３と、プリスケ
ーラ３の分周出力を分周して比較分周周波数ｆ v の信号
を発生する比較分周器４と、基準周波数ｆr の信号と比
較分周周波数ｆ v の信号とを位相比較して誤差出力を発
生する位相比較器５と、誤差出力に応じて発生周波数を
制御されて出力周波数ｆVCO を発生するＶＣＯ７とを備
えてなる周波数シンセサイザ回路において、比較分周器
４が、設定値Ｎ−Ａをカウントするプログラムカウンタ
１１と、設定値Ａをカウントするスワロカウンタ１２と
を有し、プログラムカウンタ１１のカウント終了時、プ
リスケーラ３の分周比をＰに変更し、スワロカウンタ１
２のカウント終了時、プリスケーラ３の分周比をＰに変
更して、ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ＋（Ｎ−Ａ）・
Ｐ｝によって比較分周周波数ｆv の信号を発生する場合
に、動作開始時、プリスケーラ３の分周比をＰまたはＰ
＋１のいずれかに設定する初期設定部９を設けたもので
ある。
【００２３】(2) また本発明は(1) において、比較分周
器４の動作開始時、プログラムカウンタ１１とスワロカ
ウンタ１２とのカウント値を０にリセットするようにし
たものである。
器４の動作開始時、プログラムカウンタ１１とスワロカ
ウンタ１２とのカウント値を０にリセットするようにし
たものである。
【００２４】
(1) 周波数シンセサイザ回路においては、プリスケーラ
３によって、出力周波数ｆVCO を分周し、比較分周器４
によって、プリスケーラ３の分周出力を分周して比較分
周周波数ｆv の信号を発生し、位相比較器５によって、
基準周波数ｆrの信号と比較分周周波数ｆv の信号とを
位相比較して誤差出力を発生し、ＶＣＯ７において、こ
の誤差出力に応じて発生周波数を制御して出力周波数ｆ
VCO を発生する。
３によって、出力周波数ｆVCO を分周し、比較分周器４
によって、プリスケーラ３の分周出力を分周して比較分
周周波数ｆv の信号を発生し、位相比較器５によって、
基準周波数ｆrの信号と比較分周周波数ｆv の信号とを
位相比較して誤差出力を発生し、ＶＣＯ７において、こ
の誤差出力に応じて発生周波数を制御して出力周波数ｆ
VCO を発生する。
【００２５】比較分周器４においては、プログラムカウ
ンタ１１によって、設定値Ｎ−Ａをカウントし、スワロ
カウンタ１２によって、設定値Ａをカウントするととも
に、プログラムカウンタ１１のカウント終了時、プリス
ケーラ３の分周比をＰに変更し、スワロカウンタ１２の
カウント終了時、プリスケーラ３の分周比をＰに変更す
ることによって、（３）式の関係によって、比較分周周
波数ｆv の信号を発生する。
ンタ１１によって、設定値Ｎ−Ａをカウントし、スワロ
カウンタ１２によって、設定値Ａをカウントするととも
に、プログラムカウンタ１１のカウント終了時、プリス
ケーラ３の分周比をＰに変更し、スワロカウンタ１２の
カウント終了時、プリスケーラ３の分周比をＰに変更す
ることによって、（３）式の関係によって、比較分周周
波数ｆv の信号を発生する。
【００２６】この際、本発明の高速切替周波数シンセサ
イザ回路では、初期設定部９を設けて、動作開始時、プ
リスケーラ３の分周比をＰまたはＰ＋１のいずれかに設
定する。
イザ回路では、初期設定部９を設けて、動作開始時、プ
リスケーラ３の分周比をＰまたはＰ＋１のいずれかに設
定する。
【００２７】従って、本発明によれば、比較分周器４は
動作開始時、プリスケーラ３における分周比を認識し
て、プログラムカウンタ１１とスワロカウンタ１２の動
作順序を定める必要がないので、周波数シンセサイザ回
路における、指定周波数への立ち上げを速くすることが
できる。
動作開始時、プリスケーラ３における分周比を認識し
て、プログラムカウンタ１１とスワロカウンタ１２の動
作順序を定める必要がないので、周波数シンセサイザ回
路における、指定周波数への立ち上げを速くすることが
できる。
【００２８】(2) また本発明の高速切替周波数シンセサ
イザ回路では、(1) の構成において、動作開始時、プロ
グラムカウンタ１１とスワロカウンタ１２とのカウント
値を０にリセットするようにする。
イザ回路では、(1) の構成において、動作開始時、プロ
グラムカウンタ１１とスワロカウンタ１２とのカウント
値を０にリセットするようにする。
【００２９】従って本発明によれば、動作時のプログラ
ムカウンタ１１のカウントと、スワロカウンタ１２のカ
ウントとが、迅速に行われるので、周波数シンセサイザ
回路における、指定周波数への立ち上げ速度を向上する
ことができる。
ムカウンタ１１のカウントと、スワロカウンタ１２のカ
ウントとが、迅速に行われるので、周波数シンセサイザ
回路における、指定周波数への立ち上げ速度を向上する
ことができる。
【００３０】
【実施例】図２は、本発明の一実施例を示したものであ
って、要部のみを示している。図５におけると同じもの
を同じ番号で示し、９はプリスケーラ３における分周比
の初期値を設定する初期設定部である。
って、要部のみを示している。図５におけると同じもの
を同じ番号で示し、９はプリスケーラ３における分周比
の初期値を設定する初期設定部である。
【００３１】初期設定部９は、プリスケーラ３における
分周比の初期値を設定する。従って周波数シンセサイザ
回路の動作開始時、コントローラ１３は、この初期値に
応じて、プログラムカウンタ１１とスワロカウンタ１２
のいずれかのカウントを開始させる。
分周比の初期値を設定する。従って周波数シンセサイザ
回路の動作開始時、コントローラ１３は、この初期値に
応じて、プログラムカウンタ１１とスワロカウンタ１２
のいずれかのカウントを開始させる。
【００３２】前述のように比較分周器４におけるプログ
ラムカウンタ１１とスワロカウンタ１２の動作は（３）
式に従って行われ、その順序は最初、プリスケーラ３に
おける分周比がＰであるか、Ｐ＋１であるかによって定
まる。従来は、プリスケーラ３における最初の分周比は
不定であったため、コントローラ１３は、プリスケーラ
３における分周比を識別してから、プログラムカウンタ
１１とスワロカウンタ１２との動作順序を決定する必要
があったが、本発明では、プリスケーラ３における最初
の分周比は動作開始時に初期設定部９によって設定され
ているので、プログラムカウンタ１１とスワロカウンタ
１２とは、これに応じて直ちに動作を開始することがで
き、従って、周波数シンセサイザ回路における、周波数
の立ち上げ速度を向上することができる。
ラムカウンタ１１とスワロカウンタ１２の動作は（３）
式に従って行われ、その順序は最初、プリスケーラ３に
おける分周比がＰであるか、Ｐ＋１であるかによって定
まる。従来は、プリスケーラ３における最初の分周比は
不定であったため、コントローラ１３は、プリスケーラ
３における分周比を識別してから、プログラムカウンタ
１１とスワロカウンタ１２との動作順序を決定する必要
があったが、本発明では、プリスケーラ３における最初
の分周比は動作開始時に初期設定部９によって設定され
ているので、プログラムカウンタ１１とスワロカウンタ
１２とは、これに応じて直ちに動作を開始することがで
き、従って、周波数シンセサイザ回路における、周波数
の立ち上げ速度を向上することができる。
【００３３】また比較分周器４において、コントローラ
１３は、周波数シンセサイザ回路における、ストローブ
信号ＳＴＢ、またはパワーセーブ状態からの立ち上げ時
与えられるアクティブ信号ＡＣＴＩＶＥの発生時、プロ
グラムカウンタ１１およびスワロカウンタ１２に対して
リセット信号を発生して、それぞれのカウント状態を０
にリセットする。
１３は、周波数シンセサイザ回路における、ストローブ
信号ＳＴＢ、またはパワーセーブ状態からの立ち上げ時
与えられるアクティブ信号ＡＣＴＩＶＥの発生時、プロ
グラムカウンタ１１およびスワロカウンタ１２に対して
リセット信号を発生して、それぞれのカウント状態を０
にリセットする。
【００３４】従って、周波数シンセサイザ回路に対する
チャネル周波数の設定時、またはパワーセーブ状態から
の立ち上げ時、比較分周器４におけるプログラムカウン
タ１１と、スワロカウンタ１２とは、リセット状態から
カウントを開始して、所定の分周動作を行うので、プロ
グラムカウンタ１１と、スワロカウンタ１２とに対する
リセットを行わない従来の周波数シンセサイザ回路と比
較して、所定周波数への立ち上げを速くすることができ
る。
チャネル周波数の設定時、またはパワーセーブ状態から
の立ち上げ時、比較分周器４におけるプログラムカウン
タ１１と、スワロカウンタ１２とは、リセット状態から
カウントを開始して、所定の分周動作を行うので、プロ
グラムカウンタ１１と、スワロカウンタ１２とに対する
リセットを行わない従来の周波数シンセサイザ回路と比
較して、所定周波数への立ち上げを速くすることができ
る。
【００３５】図３は、本発明を適用した周波数シンセサ
イザ回路の動作タイミングを示したものであって、パワ
ーセーブ状態からの指定周波数立ち上げ時の動作を説明
している。
イザ回路の動作タイミングを示したものであって、パワ
ーセーブ状態からの指定周波数立ち上げ時の動作を説明
している。
【００３６】パワーセーブ信号ＰＳがオフの状態では、
プリスケーラ３の分周比は、そのときの動作状態によっ
て定まる。パワーセーブ信号ＰＳがオンの状態では、プ
リスケーラ３の分周比は、Ｐ＝６４またはＰ＋１＝６５
のいずれかの値をとっていて、不定である。
プリスケーラ３の分周比は、そのときの動作状態によっ
て定まる。パワーセーブ信号ＰＳがオンの状態では、プ
リスケーラ３の分周比は、Ｐ＝６４またはＰ＋１＝６５
のいずれかの値をとっていて、不定である。
【００３７】しかしながら、指定周波数への立ち上げ時
には、初期設定部９によってプリスケーラ３の分周比
は、ＰまたはＰ＋１のいずれかに強制的に設定され、例
えば図３に示されたように６４となる。
には、初期設定部９によってプリスケーラ３の分周比
は、ＰまたはＰ＋１のいずれかに強制的に設定され、例
えば図３に示されたように６４となる。
【００３８】この状態で、パワーセーブ状態からの立ち
上げを指示するアクティブ信号ＡＣＴＩＶＥの発生によ
って、位相比較器５における初期位相合わせが行われ
て、比較分周器４は動作を開始する。
上げを指示するアクティブ信号ＡＣＴＩＶＥの発生によ
って、位相比較器５における初期位相合わせが行われ
て、比較分周器４は動作を開始する。
【００３９】
【発明の効果】以上説明したように本発明によれば、周
波数シンセサイザ回路において、プリスケーラの分周比
を動作開始時に強制的に設定し、また、比較分周器にお
けるプログラムカウンタとスワロカウンタとを、初期状
態においてリセットするようにしたので、設定された周
波数への立ち上げ速度を向上させることができ、高速切
替周波数シンセサイザ回路を実現することが可能とな
る。
波数シンセサイザ回路において、プリスケーラの分周比
を動作開始時に強制的に設定し、また、比較分周器にお
けるプログラムカウンタとスワロカウンタとを、初期状
態においてリセットするようにしたので、設定された周
波数への立ち上げ速度を向上させることができ、高速切
替周波数シンセサイザ回路を実現することが可能とな
る。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施例を示す図である。
【図３】本発明を適用した周波数シンセサイザ回路の動
作タイミングを示す図である。
作タイミングを示す図である。
【図４】従来の周波数シンセサイザ回路を示す図であ
る。
る。
【図５】比較分周器の構成例を示す図である。
【符号の説明】 ３ プリスケーラ ４ 比較分周器 ５ 位相比較器 ７ ＶＣＯ １１ プログラムカウンタ １２ スワロカウンタ
Claims (2)
- 【請求項１】 出力周波数（ｆVCO ）を分周するプリス
ケーラ（３）と、該プリスケーラ（３）の分周出力を分
周して比較分周周波数（ｆv ）の信号を発生する比較分
周器（４）と、基準周波数（ｆr ）の信号と該比較分周
周波数（ｆv）の信号とを位相比較して誤差出力を発生
する位相比較器（５）と、該誤差出力に応じて発生周波
数を制御されて前記出力周波数（ｆVCO ）の信号を発生
するＶＣＯ（７）とを備えてなる周波数シンセサイザ回
路において、 前記比較分周器（４）が、設定値（Ｎ−Ａ）をカウント
するプログラムカウンタ（１１）と、設定値（Ａ）をカ
ウントするスワロカウンタ（１２）とを有し、該プログ
ラムカウンタ（１１）のカウント終了時、前記プリスケ
ーラ（３）の分周比を（Ｐ＋１）に変更し、該スワロカ
ウンタ（１２）のカウント終了時、前記プリスケーラ
（３）の分周比を（Ｐ）に変更して、 ｆVCO ＝ｆv ｛（Ｐ＋１）・Ａ＋（Ｎ−Ａ）・Ｐ｝ によって前記比較分周周波数（ｆv ）の信号を発生する
場合に、 動作開始時、前記プリスケーラ（３）の分周比を（Ｐ）
または（Ｐ＋１）のいずれかに設定する初期設定部
（９）を設けたことを特徴とする高速切替周波数シンセ
サイザ回路。 - 【請求項２】 請求項１に記載の高速切替周波数シンセ
サイザ回路において、前記比較分周器（４）の動作開始
時、前記プログラムカウンタ（１１）とスワロカウンタ
（１２）とのカウント値を０にリセットするようにした
ことを特徴とする高速切替周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256658A JPH07111454A (ja) | 1993-10-14 | 1993-10-14 | 高速切替周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5256658A JPH07111454A (ja) | 1993-10-14 | 1993-10-14 | 高速切替周波数シンセサイザ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111454A true JPH07111454A (ja) | 1995-04-25 |
Family
ID=17295676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5256658A Withdrawn JPH07111454A (ja) | 1993-10-14 | 1993-10-14 | 高速切替周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111454A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348358B1 (ko) * | 2000-08-21 | 2002-08-09 | 웰링크 주식회사 | 주파수 안정도가 양호한 디지털 ｐｌｌ 회로 |
| US6980499B1 (en) | 1999-07-22 | 2005-12-27 | Ricoh Company, Ltd. | Data recording clock signal generator for generating a recording clock signal for recording data on a recordable medium |
| KR100616688B1 (ko) * | 2005-06-21 | 2006-08-28 | 삼성전기주식회사 | 저분주비 프로그램가능 주파수 분주기 및 그 방법 |
-
1993
- 1993-10-14 JP JP5256658A patent/JPH07111454A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980499B1 (en) | 1999-07-22 | 2005-12-27 | Ricoh Company, Ltd. | Data recording clock signal generator for generating a recording clock signal for recording data on a recordable medium |
| KR100348358B1 (ko) * | 2000-08-21 | 2002-08-09 | 웰링크 주식회사 | 주파수 안정도가 양호한 디지털 ｐｌｌ 회로 |
| KR100616688B1 (ko) * | 2005-06-21 | 2006-08-28 | 삼성전기주식회사 | 저분주비 프로그램가능 주파수 분주기 및 그 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337998B1 (ko) | 위상동기루프회로 | |
| US5970110A (en) | Precise, low-jitter fractional divider using counter of rotating clock phases | |
| JP2841693B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3367465B2 (ja) | 発振周波数調整装置 | |
| JP2001508636A (ja) | 高速スタートアップ回路を備える位相ロックループ | |
| US6356128B2 (en) | Method and circuitry for supplying clock to internal circuit | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| JPH07111454A (ja) | 高速切替周波数シンセサイザ回路 | |
| JPS59110227A (ja) | 可変周波数クロツク発生器 | |
| JPH10336018A (ja) | 可変分周器及びｐｌｌ回路 | |
| JPH09167961A (ja) | Ｐｌｌ回路 | |
| JP2959223B2 (ja) | クロック発振器 | |
| US6177821B1 (en) | Microcomputer with frequency multiplication circuit | |
| JP3263200B2 (ja) | 同期信号生成回路及び分周回路 | |
| JP2543290B2 (ja) | 分周器 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JPH0568134U (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0795065A (ja) | 間欠動作周波数シンセサイザ装置 | |
| JP3516785B2 (ja) | 周波数シンセサイザ装置 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JP2002076884A (ja) | パルススワロ方式ｐｌｌ回路 | |
| JPH11178379A (ja) | モータ速度制御装置 | |
| JPH08130467A (ja) | Ｐｌｌ回路 | |
| JP3433140B2 (ja) | Ｐｌｌ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |