JPH07109981B2 - 同期信号検出回路 - Google Patents
同期信号検出回路Info
- Publication number
- JPH07109981B2 JPH07109981B2 JP23174887A JP23174887A JPH07109981B2 JP H07109981 B2 JPH07109981 B2 JP H07109981B2 JP 23174887 A JP23174887 A JP 23174887A JP 23174887 A JP23174887 A JP 23174887A JP H07109981 B2 JPH07109981 B2 JP H07109981B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- sync signal
- detected
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 13
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000000605 extraction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はサンプルドフォーマットの光ディスク等の同期
信号を検出する同期信号検出方式に関する。
信号を検出する同期信号検出方式に関する。
本発明においては、入力信号の２つのエッジパルスの間
隔を基準間隔と比較して同期信号を検出するのに、同期
信号安定検出時２つのエッジパルスの中間をマスクす
る。
隔を基準間隔と比較して同期信号を検出するのに、同期
信号安定検出時２つのエッジパルスの中間をマスクす
る。
サンプルドフォーマットの光ディスクにおいて、各サー
ボフィールドには、第一バイト及び第二バイトのサーボ
バイトが配置され、各バイトはそれぞれ15chビットで構
成される。さらに、第一バイトの3chビット若しくは4ch
ビットのいずれか一方及び8chビットにはトラッキング
ピットが予め配置されている。第一バイトの8chビット
及び第二バイトの12chビットにはセグメント同期信号
（以下、単に「同期信号」という）が予め配置され、同
期信号の間隔は19chクロックである。ここでチャンネル
クロックとは、８ビットのデータを15chビットのデータ
に変調し、この変調後のデータに対応するクロックをい
う。データは18chクロック以下とされているので、19ch
クロックの間隔のピットは同期信号として検出される。
ボフィールドには、第一バイト及び第二バイトのサーボ
バイトが配置され、各バイトはそれぞれ15chビットで構
成される。さらに、第一バイトの3chビット若しくは4ch
ビットのいずれか一方及び8chビットにはトラッキング
ピットが予め配置されている。第一バイトの8chビット
及び第二バイトの12chビットにはセグメント同期信号
（以下、単に「同期信号」という）が予め配置され、同
期信号の間隔は19chクロックである。ここでチャンネル
クロックとは、８ビットのデータを15chビットのデータ
に変調し、この変調後のデータに対応するクロックをい
う。データは18chクロック以下とされているので、19ch
クロックの間隔のピットは同期信号として検出される。
第３図は従来の同期信号検出装置のブロック図である。
光ディスク（図示せず）から再生出力されたRF信号（第
４図（ａ））は微分され、プリピットに対応したエッジ
パルス（同図（ｂ））が生成される。このエッジパルス
はカウンタ１に入力される。カウンタ１はエッジパルス
がロードされたとき、いままでのカウント値を一旦リセ
ットした後、入力されるクロックのカウントを開始す
る。ウインドウデコーダ２はカウンタ１のカウント値が
18（＝19−１）となったときから20（＝19＋１）を越え
るまでの区間ウインドウパルスを出力する。8chのエッ
ジパルスが入力された後、19chクロック後に12chのエッ
ジパルスが入力されるとアンドゲード３が導通し、同期
信号検出信号が出力される。
光ディスク（図示せず）から再生出力されたRF信号（第
４図（ａ））は微分され、プリピットに対応したエッジ
パルス（同図（ｂ））が生成される。このエッジパルス
はカウンタ１に入力される。カウンタ１はエッジパルス
がロードされたとき、いままでのカウント値を一旦リセ
ットした後、入力されるクロックのカウントを開始す
る。ウインドウデコーダ２はカウンタ１のカウント値が
18（＝19−１）となったときから20（＝19＋１）を越え
るまでの区間ウインドウパルスを出力する。8chのエッ
ジパルスが入力された後、19chクロック後に12chのエッ
ジパルスが入力されるとアンドゲード３が導通し、同期
信号検出信号が出力される。
２つのエッジパルスの間隔が19chクロックより短いと
き、２つ目のエッジパルス入力時カウンタ１が再度ロー
ドされ、カウント値がリセットされてしまう。また間隔
が19chクロックより長いとき、ウインドウデコーダ２よ
りオーバフロー信号が出力され、カウンタ１のカウント
動作は禁止される。そしてカウンタ１は次のエッジパル
スが入力されたとき再度ロードされる。このように間隔
が同期信号と異なる場合は同期信号検出信号は出力され
ない。
き、２つ目のエッジパルス入力時カウンタ１が再度ロー
ドされ、カウント値がリセットされてしまう。また間隔
が19chクロックより長いとき、ウインドウデコーダ２よ
りオーバフロー信号が出力され、カウンタ１のカウント
動作は禁止される。そしてカウンタ１は次のエッジパル
スが入力されたとき再度ロードされる。このように間隔
が同期信号と異なる場合は同期信号検出信号は出力され
ない。
従来の装置は上述したようにして同期信号を検出してい
るため、例えば第４図（ｃ）、（ｄ）に示すように、同
期信号を構成する２つのエッジパルスの間にノイズ、欠
陥等に起因するパルスが発生すると、同期信号を検出す
ることができなくなる欠点があった。
るため、例えば第４図（ｃ）、（ｄ）に示すように、同
期信号を構成する２つのエッジパルスの間にノイズ、欠
陥等に起因するパルスが発生すると、同期信号を検出す
ることができなくなる欠点があった。
そこで本発明は斯かる欠陥等があったとしても同期信号
を正しく検出できるようにするものである。
を正しく検出できるようにするものである。
上記問題点を解決するために、本発明は、サーボフィー
ルドにセグメント同期をとるための二つのプリピットが
設けられた情報記憶媒体を再生するに際し、二つのプリ
ピットに対応する二つのエッジパルス信号の間隔が所定
の基準間隔であるときに、二つのエッジパルス信号を正
常な同期信号として検出する同期信号検出回路におい
て、正常な同期信号が少なくとも連続して所定の周期で
２度以上検出されているか否かを判別して判別信号を生
成する判別手段と、判別信号に基づいて正常な同期信号
が所定の周期で少なくとも連続して２度以上検出されて
いると判別されたときに、二つのパルス信号の間をマス
クするためのマスク信号を生成する信号生成手段と、再
生信号をマスク信号でマスクすることにより二つのエッ
ジパルス信号を抽出する信号抽出手段と、を備える。
ルドにセグメント同期をとるための二つのプリピットが
設けられた情報記憶媒体を再生するに際し、二つのプリ
ピットに対応する二つのエッジパルス信号の間隔が所定
の基準間隔であるときに、二つのエッジパルス信号を正
常な同期信号として検出する同期信号検出回路におい
て、正常な同期信号が少なくとも連続して所定の周期で
２度以上検出されているか否かを判別して判別信号を生
成する判別手段と、判別信号に基づいて正常な同期信号
が所定の周期で少なくとも連続して２度以上検出されて
いると判別されたときに、二つのパルス信号の間をマス
クするためのマスク信号を生成する信号生成手段と、再
生信号をマスク信号でマスクすることにより二つのエッ
ジパルス信号を抽出する信号抽出手段と、を備える。
本発明によれば、判別手段は、正常な同期信号が少なく
とも連続して所定の周期で２度以上検出されているか否
かを判別して判別信号を生成する。信号生成手段は、判
別信号に基づいて正常な同期信号が所定の周期で少なく
とも連続して２度以上検出されていると判別されたとき
に、二つのパルス信号の間をマスクするためのマスク信
号を生成する。信号抽出手段は、再生信号をマスク信号
でマスクすることにより二つのエッジパルス信号を抽出
する。
とも連続して所定の周期で２度以上検出されているか否
かを判別して判別信号を生成する。信号生成手段は、判
別信号に基づいて正常な同期信号が所定の周期で少なく
とも連続して２度以上検出されていると判別されたとき
に、二つのパルス信号の間をマスクするためのマスク信
号を生成する。信号抽出手段は、再生信号をマスク信号
でマスクすることにより二つのエッジパルス信号を抽出
する。
その結果、信号抽出手段は、２つのエッジパルス信号の
間にノイズが発生したとしても、再生信号をマスク信号
でマスクするので、再生信号に含まれる同期信号を正確
に検出することができる。
間にノイズが発生したとしても、再生信号をマスク信号
でマスクするので、再生信号に含まれる同期信号を正確
に検出することができる。
第１図は本発明の同期信号検出装置のブロック図であ
り、第３図における場合と対応する部分には同一の符号
を付してある。
り、第３図における場合と対応する部分には同一の符号
を付してある。
装置の駆動を開始する直後等のイニシャライズ時におい
ては未だ同期信号が安定して検出されていない。このと
き保護回路12が出力する同期完了信号（FSOK）は論理Ｌ
となる。従ってインバータ14、オアゲート15を介してア
ンドゲート11に論理Ｈの記号が入力される。その結果ア
ンドゲート11に入力されるエッジパルスはそのままカウ
ンタ１に供給され、カウンタ１、ウインドウデコーダ２
及びアンドゲート３よりなる回路により前述した場合と
同様に同期信号が検出される。
ては未だ同期信号が安定して検出されていない。このと
き保護回路12が出力する同期完了信号（FSOK）は論理Ｌ
となる。従ってインバータ14、オアゲート15を介してア
ンドゲート11に論理Ｈの記号が入力される。その結果ア
ンドゲート11に入力されるエッジパルスはそのままカウ
ンタ１に供給され、カウンタ１、ウインドウデコーダ２
及びアンドゲート３よりなる回路により前述した場合と
同様に同期信号が検出される。
アンドゲート３が出力する検出信号は保護回路12に供給
される。保護回路12は例えば第２図に示すように、カウ
ンタ21、ウインドウデコーダ22及びアンドゲート23より
なる第１の回路31と、カウンタ24、ウインドウデコーダ
25及びアンドゲート26よりなる第２の回路32と、R-Sフ
リップフロップ27及びアンドゲート28により構成されて
いる。回路31と32は、第３図及び第１図のカウンタ１、
ウインドウデコーダ２及びアンドゲート３からなる回路
と基本的に同一の構成となっている。但しウインドウデ
コーダ22、25は、サーボバイトの間隔である270±1chク
ロックを基準間隔として設定してある。
される。保護回路12は例えば第２図に示すように、カウ
ンタ21、ウインドウデコーダ22及びアンドゲート23より
なる第１の回路31と、カウンタ24、ウインドウデコーダ
25及びアンドゲート26よりなる第２の回路32と、R-Sフ
リップフロップ27及びアンドゲート28により構成されて
いる。回路31と32は、第３図及び第１図のカウンタ１、
ウインドウデコーダ２及びアンドゲート３からなる回路
と基本的に同一の構成となっている。但しウインドウデ
コーダ22、25は、サーボバイトの間隔である270±1chク
ロックを基準間隔として設定してある。
アンドゲート３より同期信号の検出信号が入力されると
カウンタ21はクロックのカウントを開始する。ウインド
ウデコーダ22はカウンタ21のカウント値が269、270又は
271のとき論理Ｈの信号をウインドウとして出力する。
その結果アンドゲート23は、連続する２つの検出信号の
間隔が270chクロックであるとき論理Ｈの信号を出力す
る。すなわち回路31により同期信号の間隔が検出され
る。
カウンタ21はクロックのカウントを開始する。ウインド
ウデコーダ22はカウンタ21のカウント値が269、270又は
271のとき論理Ｈの信号をウインドウとして出力する。
その結果アンドゲート23は、連続する２つの検出信号の
間隔が270chクロックであるとき論理Ｈの信号を出力す
る。すなわち回路31により同期信号の間隔が検出され
る。
アンドゲート23の出力が入力されたときカウンタ24はク
ロックのカウントを開始する。ウインドウデコーダ25は
カウンタ24のカウント値が269、270又は271のとき論理
Ｈを出力する。従ってアンドゲート26は、連続する２つ
のアンドゲート23の出力の間隔が270chクロックである
とき論理Ｈの信号を出力する。すなわち回路32により、
正しい間隔の同期信号が連続して２回検出されたか否か
が判定される。
ロックのカウントを開始する。ウインドウデコーダ25は
カウンタ24のカウント値が269、270又は271のとき論理
Ｈを出力する。従ってアンドゲート26は、連続する２つ
のアンドゲート23の出力の間隔が270chクロックである
とき論理Ｈの信号を出力する。すなわち回路32により、
正しい間隔の同期信号が連続して２回検出されたか否か
が判定される。
アンド回路26より論理Ｈの信号が入力されたとき、イニ
シャライズ時等にリセットパルスによりリセットされて
いるR-Sフリップフロップ27はセットされ、論理Ｈの同
期完了信号（FSOK）を出力する。フリップフロップ27が
セットされたときアンドゲート28が導通し、アンドゲー
ト３からの同期信号検出信号がそのままデコーダ13に出
力される。デコーダ13はアンドゲート28から検出信号が
入力されたとき、その位置（同期信号の位置）を基準に
して、次のサーボバイトの8chエッジパルスと12chエッ
ジパルスのタイミングにおいて所定幅のウインドウパル
スを出力する。フリップフロップ27がセットされたとき
インバータ14の出力は論理Ｌになるので、デコーダ13の
出力がオアゲート15を介してアンドゲート11に供給され
る。従って以後アンドゲート11は8chエッジパルスと12c
hエッジパルスだけを通過させ、他のエッジパルスはマ
スクされる。
シャライズ時等にリセットパルスによりリセットされて
いるR-Sフリップフロップ27はセットされ、論理Ｈの同
期完了信号（FSOK）を出力する。フリップフロップ27が
セットされたときアンドゲート28が導通し、アンドゲー
ト３からの同期信号検出信号がそのままデコーダ13に出
力される。デコーダ13はアンドゲート28から検出信号が
入力されたとき、その位置（同期信号の位置）を基準に
して、次のサーボバイトの8chエッジパルスと12chエッ
ジパルスのタイミングにおいて所定幅のウインドウパル
スを出力する。フリップフロップ27がセットされたとき
インバータ14の出力は論理Ｌになるので、デコーダ13の
出力がオアゲート15を介してアンドゲート11に供給され
る。従って以後アンドゲート11は8chエッジパルスと12c
hエッジパルスだけを通過させ、他のエッジパルスはマ
スクされる。
イニシャライズ時も同期信号を構成する２つのエッジパ
ルスの中間の部分（ミラー部）をマスクすることも考え
られるが、そのようにするとデータ信号を同期信号とし
て誤検出し、正しい検出が行われる迄に時間がかかるこ
とになるので、このときはマスクしないようにするのが
好ましい。
ルスの中間の部分（ミラー部）をマスクすることも考え
られるが、そのようにするとデータ信号を同期信号とし
て誤検出し、正しい検出が行われる迄に時間がかかるこ
とになるので、このときはマスクしないようにするのが
好ましい。
以上の通り、本発明によれば、正しい間隔の同期信号が
少なくとも２回以上検出された場合に、信号抽出手段が
再生信号をマスク信号でマスクする。その結果、再生信
号に含まれる同期信号を正確に検出することができるの
で、データを同期信号と誤って検出することが防止され
るとともに、基準間隔の中間においてディスクの欠陥等
によるエッジパルスが発生しても、同期信号の安定した
検出が可能となる。
少なくとも２回以上検出された場合に、信号抽出手段が
再生信号をマスク信号でマスクする。その結果、再生信
号に含まれる同期信号を正確に検出することができるの
で、データを同期信号と誤って検出することが防止され
るとともに、基準間隔の中間においてディスクの欠陥等
によるエッジパルスが発生しても、同期信号の安定した
検出が可能となる。
第１図は本発明の同期信号検出装置のブロック図、第２
図はその保護回路のブロック図、第３図は従来の同期信
号検出装置のブロック図、第４図はそのタイミングチャ
ートである。 １……カウンタ ２……ウインドウデコーダ ３……アンドゲート 11……アンドゲート 12……保護回路 13……デコーダ 14……インバータ 15……オアゲート 21……カウンタ 22……ウインドウデコーダ 23……アンドゲート 24……カウンタ 25……ウインドウデコーダ 26……アンドゲート 27……R-Sフリップフロップ 28……アンドゲート 31,32……回路
図はその保護回路のブロック図、第３図は従来の同期信
号検出装置のブロック図、第４図はそのタイミングチャ
ートである。 １……カウンタ ２……ウインドウデコーダ ３……アンドゲート 11……アンドゲート 12……保護回路 13……デコーダ 14……インバータ 15……オアゲート 21……カウンタ 22……ウインドウデコーダ 23……アンドゲート 24……カウンタ 25……ウインドウデコーダ 26……アンドゲート 27……R-Sフリップフロップ 28……アンドゲート 31,32……回路
Claims (1)
- 【請求項１】サーボフィールドにセグメント同期をとる
ための二つのプリピットが設けられた情報記憶媒体を再
生するに際し、前記二つのプリピットに対応する二つの
エッジパルス信号の間隔が所定の基準間隔であるとき
に、前記二つのエッジパルス信号を正常な同期信号とし
て検出する同期信号検出回路において、 前記正常な同期信号が少なくとも連続して所定の周期で
２度以上検出されているか否かを判別して判別信号を生
成する判別手段と、 前記判別信号に基づいて前記正常な同期信号が所定の周
期で少なくとも連続して２度以上検出されていると判別
されたときに、前記二つのパルス信号の間をマスクすた
めのマスク信号を生成する信号生成手段と、 前記再生信号を前記マスク信号でマスクすることにより
前記二つのエッジパルス信号を抽出する信号抽出手段
と、を備えたことを特徴とする同期信号検出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23174887A JPH07109981B2 (ja) | 1987-09-16 | 1987-09-16 | 同期信号検出回路 |
| US07/162,625 US4872155A (en) | 1987-03-13 | 1988-03-01 | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| US07/367,771 US4982110A (en) | 1987-03-13 | 1989-06-19 | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23174887A JPH07109981B2 (ja) | 1987-09-16 | 1987-09-16 | 同期信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6473913A JPS6473913A (en) | 1989-03-20 |
| JPH07109981B2 true JPH07109981B2 (ja) | 1995-11-22 |
Family
ID=16928420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23174887A Expired - Fee Related JPH07109981B2 (ja) | 1987-03-13 | 1987-09-16 | 同期信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109981B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5047658A (en) * | 1990-06-01 | 1991-09-10 | Ncr Corporation | High frequency asynchronous data synchronizer |
-
1987
- 1987-09-16 JP JP23174887A patent/JPH07109981B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6473913A (en) | 1989-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| EP0139757B1 (en) | Apparatus for reproducing data signal | |
| KR970071711A (ko) | 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로 | |
| US5446604A (en) | Apparatus for detecting addresses recorded on each sector of a disk by detecting a first address mark and then in the absence of a second address mark, generating a pseudo address mark a predetermined time after detecting the first address mark | |
| US5946443A (en) | Method and apparatus for restoring sync data in a digital video disc playback system | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| JPH07109981B2 (ja) | 同期信号検出回路 | |
| EP0409649B1 (en) | Information recording and reproducing device | |
| JP3956525B2 (ja) | 同期信号の検出保護回路 | |
| US5583708A (en) | Circuit for detecting unrecorded portion of recording medium | |
| JP3210323B2 (ja) | Ｒｅｓｙｎｃ検出回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| KR960035571A (ko) | 디지탈 자기기록재생장치에 있어서 데이터 재생방법 및 회로 | |
| JPH0381219B2 (ja) | ||
| JP2672999B2 (ja) | 光ディスク装置のデータ異常検出方法 | |
| JPH02306472A (ja) | 同期回路 | |
| JP3321884B2 (ja) | 同期ブロック検出方法および同期ブロック検出装置 | |
| JP3222128B2 (ja) | 同期信号再生装置および同期信号再生方法 | |
| KR950007306B1 (ko) | 디지탈 데이타 재생장치의 동기 검출회로 | |
| KR0186029B1 (ko) | 디지탈 데이타의 동기신호 제어회로 | |
| JPS6272242A (ja) | デイジタル信号の伝送方法及び装置 | |
| JPH0793904A (ja) | 情報記録装置および情報再生装置および光ディスク | |
| JP2553072B2 (ja) | 同期回路 | |
| JPH0628649A (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| JPH02113469A (ja) | 光ディスク同期信号の検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |