JPH07106394A - マルチチップモジュールの製造方法 - Google Patents
マルチチップモジュールの製造方法Info
- Publication number
- JPH07106394A JPH07106394A JP27604493A JP27604493A JPH07106394A JP H07106394 A JPH07106394 A JP H07106394A JP 27604493 A JP27604493 A JP 27604493A JP 27604493 A JP27604493 A JP 27604493A JP H07106394 A JPH07106394 A JP H07106394A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- chips
- chip
- wiring substrate
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ＩＣチップの不良に起因するマルチチップモ
ジュールの不良品の発生を防止して、不良ＩＣチップを
良品ＩＣチップに交換するという修正工程を省略する。 【構成】 ＩＣチップ３ａ，３ｂを配線サブストレート
２に対する実装位置関係に対応した状態で駆動アーム体
７によって保持し、駆動アーム体７に保持されたＩＣチ
ップを、配線サブストレート２の複製体であって駆動ア
ーム体７に保持された状態の複数のＩＣチップの電極端
子１８に対応して検査用電極１５を備えた検査用レプリ
カ体８に一時的且つ離脱可能に電気接触させる。検査用
電極１５を通して、駆動アーム体７に保持されたままの
複数のＩＣチップにより実現されるマルチチップモジュ
ールの機能を検査し、良品と判定された複数のＩＣチッ
プを駆動アーム体７によって運搬して配線サブストレー
ト２に実装する。
ジュールの不良品の発生を防止して、不良ＩＣチップを
良品ＩＣチップに交換するという修正工程を省略する。 【構成】 ＩＣチップ３ａ，３ｂを配線サブストレート
２に対する実装位置関係に対応した状態で駆動アーム体
７によって保持し、駆動アーム体７に保持されたＩＣチ
ップを、配線サブストレート２の複製体であって駆動ア
ーム体７に保持された状態の複数のＩＣチップの電極端
子１８に対応して検査用電極１５を備えた検査用レプリ
カ体８に一時的且つ離脱可能に電気接触させる。検査用
電極１５を通して、駆動アーム体７に保持されたままの
複数のＩＣチップにより実現されるマルチチップモジュ
ールの機能を検査し、良品と判定された複数のＩＣチッ
プを駆動アーム体７によって運搬して配線サブストレー
ト２に実装する。
Description
【０００１】
【産業上の利用分野】本発明は、配線サブストレートに
複数の半導体集積回路チップを接合することによって形
成されるマルチチップモジュールの製造方法に関する。
複数の半導体集積回路チップを接合することによって形
成されるマルチチップモジュールの製造方法に関する。
【０００２】
【従来の技術】配線サブストレートに複数の半導体集積
回路チップすなわちＩＣチップを実装して、複雑な機
能、高速応答性、熱放散性、高密度実装等の優れた特性
を実現したものに、マルチチップモジュールがある。こ
のマルチチップモジュールを製造する際には、そのマル
チチップモジュールが正しく機能するか否かを検査しな
がら製造する必要があり、このことが改善すべき１つの
問題点となっている。
回路チップすなわちＩＣチップを実装して、複雑な機
能、高速応答性、熱放散性、高密度実装等の優れた特性
を実現したものに、マルチチップモジュールがある。こ
のマルチチップモジュールを製造する際には、そのマル
チチップモジュールが正しく機能するか否かを検査しな
がら製造する必要があり、このことが改善すべき１つの
問題点となっている。
【０００３】特に、実装した複数のＩＣチップのうちに
１つでも故障があると、マルチチップモジュールは不良
品となる。ＩＣチップの実装数が多くなればなるほど、
マルチチップモジュールの不良品率は高くなる傾向にあ
る。不良品のＩＣチップを取り外し、良品と交換する修
正工程を付加することも考えられるが、不良ＩＣチップ
の取り外しから良品ＩＣチップの取り付けに至る工程は
極めて繁雑且つ困難な工程である上に、そのような修正
工程により配線サブストレートの配線層や接続端子を傷
つけるおそれが大きい。製造した後に検査工程を行い、
その検査工程の後に修正工程を行うというような製造方
法は、できれば避けたい。
１つでも故障があると、マルチチップモジュールは不良
品となる。ＩＣチップの実装数が多くなればなるほど、
マルチチップモジュールの不良品率は高くなる傾向にあ
る。不良品のＩＣチップを取り外し、良品と交換する修
正工程を付加することも考えられるが、不良ＩＣチップ
の取り外しから良品ＩＣチップの取り付けに至る工程は
極めて繁雑且つ困難な工程である上に、そのような修正
工程により配線サブストレートの配線層や接続端子を傷
つけるおそれが大きい。製造した後に検査工程を行い、
その検査工程の後に修正工程を行うというような製造方
法は、できれば避けたい。
【０００４】
【発明が解決しようとする課題】本発明は、従来のマル
チチップモジュールの製造方法における上記の問題点を
解消するためになされたものであって、ＩＣチップの不
良に起因するマルチチップモジュールの不良品の発生を
防止して、不良ＩＣチップを良品ＩＣチップに交換する
という修正工程を省略することを目的とする。
チチップモジュールの製造方法における上記の問題点を
解消するためになされたものであって、ＩＣチップの不
良に起因するマルチチップモジュールの不良品の発生を
防止して、不良ＩＣチップを良品ＩＣチップに交換する
という修正工程を省略することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係るマルチチップモジュールの製造方法
は、ＩＣチップを配線サブストレートに対する実装位置
関係に対応した状態で駆動アーム体によって保持する工
程と、その駆動アーム体に保持されたＩＣチップを検査
用レプリカ体に一時的且つ離脱可能に電気接触させる工
程と、駆動アーム体に保持されたままの複数のＩＣチッ
プにより実現されるマルチチップモジュールの機能を検
査する工程と、そして、検査により良品と判定された複
数のＩＣチップを駆動アーム体によって運搬して配線サ
ブストレートに実装する工程とを有している。上記の検
査用レプリカ体は、配線サブストレートの複製体であっ
て駆動アーム体に保持された状態の複数のＩＣチップの
電極端子群に対応して検査用電極を備えている。また、
マルチチップモジュールの機能検査は、検査用レプリカ
体の検査用電極を通して行われる。
め、本発明に係るマルチチップモジュールの製造方法
は、ＩＣチップを配線サブストレートに対する実装位置
関係に対応した状態で駆動アーム体によって保持する工
程と、その駆動アーム体に保持されたＩＣチップを検査
用レプリカ体に一時的且つ離脱可能に電気接触させる工
程と、駆動アーム体に保持されたままの複数のＩＣチッ
プにより実現されるマルチチップモジュールの機能を検
査する工程と、そして、検査により良品と判定された複
数のＩＣチップを駆動アーム体によって運搬して配線サ
ブストレートに実装する工程とを有している。上記の検
査用レプリカ体は、配線サブストレートの複製体であっ
て駆動アーム体に保持された状態の複数のＩＣチップの
電極端子群に対応して検査用電極を備えている。また、
マルチチップモジュールの機能検査は、検査用レプリカ
体の検査用電極を通して行われる。
【０００６】
【作用】複数のＩＣチップを配線サブストレートに実装
する前に検査用レプリカ体を用いて検査することによ
り、不良品のＩＣチップを誤って配線サブストレート上
に接合することがなくなる。しかも、検査用レプリカ体
は、配線サブストレートの複製体であって駆動アーム体
に保持された状態の複数のＩＣチップの電極端子群に対
応して検査用電極を備えているので、この検査用レプリ
カ体を通じて行われる各ＩＣチップに対する検査はマル
チチップモジュールの機能を正確に再現するものであ
り、よって各ＩＣチップの良否を極めて高精度に判定す
る。さらに、駆動アーム体は、ＩＣチップを配線サブス
トレートに対する実装位置関係に対応した状態で保持す
るので、検査後の各ＩＣチップを配線サブストレートに
対する所定位置まで正確に持ち運ぶことができる。
する前に検査用レプリカ体を用いて検査することによ
り、不良品のＩＣチップを誤って配線サブストレート上
に接合することがなくなる。しかも、検査用レプリカ体
は、配線サブストレートの複製体であって駆動アーム体
に保持された状態の複数のＩＣチップの電極端子群に対
応して検査用電極を備えているので、この検査用レプリ
カ体を通じて行われる各ＩＣチップに対する検査はマル
チチップモジュールの機能を正確に再現するものであ
り、よって各ＩＣチップの良否を極めて高精度に判定す
る。さらに、駆動アーム体は、ＩＣチップを配線サブス
トレートに対する実装位置関係に対応した状態で保持す
るので、検査後の各ＩＣチップを配線サブストレートに
対する所定位置まで正確に持ち運ぶことができる。
【０００７】
【実施例】図１は、本発明に係るマルチチップモジュー
ルの製造方法を実施するための製造システムの一例を示
している。この製造システムは例えば、図２に示すよう
なマルチチップモジュール１を製造するために用いられ
る。ここに例示したマルチチップモジュール１は、ほぼ
正方形の板状に形成された配線サブストレート２の上に
複数、実施例では４個のＩＣチップ３ａ，３ｂ，３ｃ，
３ｄを接合することによって形成される。符号２３は外
部接続用電極を示し、符号２４はその電極に接続される
外部リードを示している。
ルの製造方法を実施するための製造システムの一例を示
している。この製造システムは例えば、図２に示すよう
なマルチチップモジュール１を製造するために用いられ
る。ここに例示したマルチチップモジュール１は、ほぼ
正方形の板状に形成された配線サブストレート２の上に
複数、実施例では４個のＩＣチップ３ａ，３ｂ，３ｃ，
３ｄを接合することによって形成される。符号２３は外
部接続用電極を示し、符号２４はその電極に接続される
外部リードを示している。
【０００８】配線サブストレート２は例えば、図４に示
すように、基板４の上に複数、例えば３層の絶縁層５
ａ，５ｂ，５ｃを積層し、そして各絶縁層の内部に配線
６を作成することによって形成されている。基板４は、
例えば、ガラスエポキシ、セラミック、シリコンウェハ
等によって形成される。絶縁層５ａ〜５ｃは、例えば、
エポキシ、Ａｌ2Ｏ3、ＳｉＯ2 、ポリイミド等によって
形成される。また、配線６の素材としては、Ａｌ、Ｃ
ｕ、Ａｕ等が用いられる。
すように、基板４の上に複数、例えば３層の絶縁層５
ａ，５ｂ，５ｃを積層し、そして各絶縁層の内部に配線
６を作成することによって形成されている。基板４は、
例えば、ガラスエポキシ、セラミック、シリコンウェハ
等によって形成される。絶縁層５ａ〜５ｃは、例えば、
エポキシ、Ａｌ2Ｏ3、ＳｉＯ2 、ポリイミド等によって
形成される。また、配線６の素材としては、Ａｌ、Ｃ
ｕ、Ａｕ等が用いられる。
【０００９】図１に示す製造システムは、駆動アーム体
７と、検査用レプリカ体８と、そして、配線サブストレ
ート２を一定位置に置くためのテーブル９とを有してい
る。駆動アーム体７は搬送装置１０に吊り下げられた基
部２０及び保持部１１を有している。この駆動アーム体
７は搬送装置１０によって駆動されて、矢印Ａのように
図の上下方向へ及び矢印Ｂのように図の左右方向へ往復
移動する。保持部１１の中には、図３に示すように中空
部Ｔが形成され、その中空部Ｔには基部２０を貫通する
エア管Ｅが連通している。エア管Ｅには排気ポンプ（図
示せず）が接続され、その排気ポンプが作動すると、中
空部Ｔ内のエアがエア管Ｅを通して外部へ排気される。
保持部１１は基部２０に対して着脱可能になっている。
７と、検査用レプリカ体８と、そして、配線サブストレ
ート２を一定位置に置くためのテーブル９とを有してい
る。駆動アーム体７は搬送装置１０に吊り下げられた基
部２０及び保持部１１を有している。この駆動アーム体
７は搬送装置１０によって駆動されて、矢印Ａのように
図の上下方向へ及び矢印Ｂのように図の左右方向へ往復
移動する。保持部１１の中には、図３に示すように中空
部Ｔが形成され、その中空部Ｔには基部２０を貫通する
エア管Ｅが連通している。エア管Ｅには排気ポンプ（図
示せず）が接続され、その排気ポンプが作動すると、中
空部Ｔ内のエアがエア管Ｅを通して外部へ排気される。
保持部１１は基部２０に対して着脱可能になっている。
【００１０】保持部１１の底部には、配線サブストレー
ト２（図２）上に実装すべきＩＣチップ３ａ〜３ｄの数
に一致する数、実施例の場合は４個の凹部１２（図３で
は便宜上２個だけが示されている）が形成されている。
また、それらの凹部１２のまわりに加熱用ヒータ２２が
配設されている。各凹部１２の中には通気性を備えた軟
質シート１３が配置され、さらに凹部１２とケーシング
中空部Ｔとを区画する隔壁には、複数の通気孔１４が設
けられている。配線サブストレート２に実装されるＩＣ
チップ３ａ〜３ｄは各凹部１２の中に装着され、エア管
Ｅを通して吸引されるエア流によって軟質シート１３に
吸着されて保持される。
ト２（図２）上に実装すべきＩＣチップ３ａ〜３ｄの数
に一致する数、実施例の場合は４個の凹部１２（図３で
は便宜上２個だけが示されている）が形成されている。
また、それらの凹部１２のまわりに加熱用ヒータ２２が
配設されている。各凹部１２の中には通気性を備えた軟
質シート１３が配置され、さらに凹部１２とケーシング
中空部Ｔとを区画する隔壁には、複数の通気孔１４が設
けられている。配線サブストレート２に実装されるＩＣ
チップ３ａ〜３ｄは各凹部１２の中に装着され、エア管
Ｅを通して吸引されるエア流によって軟質シート１３に
吸着されて保持される。
【００１１】図１において検査用レプリカ体８は、複数
の検査用電極１５と、それらの検査用電極と電気的に接
続される等価回路１６とを有している。検査用電極１５
は、駆動アーム体７に保持された各ＩＣチップ３ａ〜３
ｄに形成された電極端子１８に一致する位置、換言すれ
ば配線サブストレート２に形成された電極端子１９に一
致する位置に形成される。等価回路１６は、マルチチッ
プモジュールとしての所定の機能を奏するように配線サ
ブストレート２の内部に形成される電気回路に対して電
気的に等価な回路として形成されている。等価回路１６
にはテスタ１７が接続され、このテスタ１７は、等価回
路１６からマルチチップモジュールの出力信号に相当す
る決められた出力信号が出力されるか否かを検査する。
の検査用電極１５と、それらの検査用電極と電気的に接
続される等価回路１６とを有している。検査用電極１５
は、駆動アーム体７に保持された各ＩＣチップ３ａ〜３
ｄに形成された電極端子１８に一致する位置、換言すれ
ば配線サブストレート２に形成された電極端子１９に一
致する位置に形成される。等価回路１６は、マルチチッ
プモジュールとしての所定の機能を奏するように配線サ
ブストレート２の内部に形成される電気回路に対して電
気的に等価な回路として形成されている。等価回路１６
にはテスタ１７が接続され、このテスタ１７は、等価回
路１６からマルチチップモジュールの出力信号に相当す
る決められた出力信号が出力されるか否かを検査する。
【００１２】以下、図１においてマルチチップモジュー
ルの製造方法を具体的に説明する。
ルの製造方法を具体的に説明する。
【００１３】まず、４個のＩＣチップ３ａ〜３ｄを真空
吸引によって駆動アーム体７の保持部１１に形成した凹
部１２内に装着して保持する。この保持した状態で、各
ＩＣチップ３ａ〜３ｄの位置関係は、検査用レプリカ体
８及び実際の配線サブストレート２に実装されるときの
位置関係に一致している。保持部１１及び検査用レプリ
カ体８に関しては、それを製造しようとするマルチチッ
プモジュールに応じて数種類作成しておき、必要に応じ
てそれらのうちから１つを選択して基部２０に装着す
る。
吸引によって駆動アーム体７の保持部１１に形成した凹
部１２内に装着して保持する。この保持した状態で、各
ＩＣチップ３ａ〜３ｄの位置関係は、検査用レプリカ体
８及び実際の配線サブストレート２に実装されるときの
位置関係に一致している。保持部１１及び検査用レプリ
カ体８に関しては、それを製造しようとするマルチチッ
プモジュールに応じて数種類作成しておき、必要に応じ
てそれらのうちから１つを選択して基部２０に装着す
る。
【００１４】搬送装置１０を作動させて駆動アーム体７
を下方へ移動させてＩＣチップ３ａ〜３ｄの電極端子１
８と検査用レプリカ体８の検査用電極１５とを電気的に
接触させる。この場合、ＩＣチップの電極端子１８と検
査用電極１５との間には異方性導電性ゴム２１を介在さ
せる。このゴム２１の緩衝作用により、ＩＣチップ３ａ
〜３ｄの破壊は避けられる。しかも図３に示すように、
互いに対向するチップ側電極端子１８とレプリカ側電極
端子１５との間のゴム２１は他の部分よりも大きく加圧
されて高密度に圧縮され、これにより、両電極端子１８
及び１５間に電気的導通が成される。
を下方へ移動させてＩＣチップ３ａ〜３ｄの電極端子１
８と検査用レプリカ体８の検査用電極１５とを電気的に
接触させる。この場合、ＩＣチップの電極端子１８と検
査用電極１５との間には異方性導電性ゴム２１を介在さ
せる。このゴム２１の緩衝作用により、ＩＣチップ３ａ
〜３ｄの破壊は避けられる。しかも図３に示すように、
互いに対向するチップ側電極端子１８とレプリカ側電極
端子１５との間のゴム２１は他の部分よりも大きく加圧
されて高密度に圧縮され、これにより、両電極端子１８
及び１５間に電気的導通が成される。
【００１５】検査用レプリカ体８内の等価回路１６は、
マルチチップモジュールの配線サブストレート２の配線
層と電気的に等価な配線構造を有している。従って、テ
スタ１７は、ＩＣチップ３ａ〜３ｄと検査用レプリカ体
８が電気的に接合している状態すなわち製造しようとし
ているマルチチップモジュールと同等の状態での電気的
検査を実行する。
マルチチップモジュールの配線サブストレート２の配線
層と電気的に等価な配線構造を有している。従って、テ
スタ１７は、ＩＣチップ３ａ〜３ｄと検査用レプリカ体
８が電気的に接合している状態すなわち製造しようとし
ているマルチチップモジュールと同等の状態での電気的
検査を実行する。
【００１６】この検査で不良という判定が成された場合
は、駆動アーム体７に保持されたＩＣチップ３ａ〜３ｄ
を取り替えて再検査することになる。精度の良い検査を
行って、複数個のＩＣチップのうちのどのＩＣチップが
不良品であるかが判明する場合は、不良品のＩＣチップ
だけを取り替えることもできる。
は、駆動アーム体７に保持されたＩＣチップ３ａ〜３ｄ
を取り替えて再検査することになる。精度の良い検査を
行って、複数個のＩＣチップのうちのどのＩＣチップが
不良品であるかが判明する場合は、不良品のＩＣチップ
だけを取り替えることもできる。
【００１７】良品という判定を得た場合は、搬送装置１
０が作動して駆動アーム体７が上方及び横方向へ搬送さ
れ、これにより、駆動アーム体７に保持された複数のＩ
Ｃチップ３ａ〜３ｄはマルチチップモジュールの配線サ
ブストレート２へ実装する位置へ搬送される。
０が作動して駆動アーム体７が上方及び横方向へ搬送さ
れ、これにより、駆動アーム体７に保持された複数のＩ
Ｃチップ３ａ〜３ｄはマルチチップモジュールの配線サ
ブストレート２へ実装する位置へ搬送される。
【００１８】ＩＣチップ３ａ〜３ｄの配線サブストレー
ト２への実装は、実施例の場合、加熱加圧によって行わ
れる。すなわち、複数のＩＣチップ３ａ〜３ｄは、ま
ず、駆動アーム体７の保持部１１に設けたヒータ２２に
よって加熱される。そして、駆動アーム体７を下降させ
ることにより、各ＩＣチップ３ａ〜３ｄを配線サブスト
レート２に向かって下降させて適宜の圧力下で両者を加
圧する。各ＩＣチップ３ａ〜３ｄは、駆動アーム体７の
保持部１１によって実装される位置関係を保って保持さ
れているから、各ＩＣチップ３ａ〜３ｄの電極端子１８
は配線サブストレート２の電極端子１９に正確に当接す
る。
ト２への実装は、実施例の場合、加熱加圧によって行わ
れる。すなわち、複数のＩＣチップ３ａ〜３ｄは、ま
ず、駆動アーム体７の保持部１１に設けたヒータ２２に
よって加熱される。そして、駆動アーム体７を下降させ
ることにより、各ＩＣチップ３ａ〜３ｄを配線サブスト
レート２に向かって下降させて適宜の圧力下で両者を加
圧する。各ＩＣチップ３ａ〜３ｄは、駆動アーム体７の
保持部１１によって実装される位置関係を保って保持さ
れているから、各ＩＣチップ３ａ〜３ｄの電極端子１８
は配線サブストレート２の電極端子１９に正確に当接す
る。
【００１９】ＩＣチップ３ａ〜３ｄの電極端子１８又は
配線サブストレート２の電極端子１９のいずれか一方
は、ハンダ等の低融点金属からなる突起状のバンプとし
て形成されている。よって、両電極端子１８及び１９
は、上記の加熱加圧によって溶着して互いに電気的に接
続される。
配線サブストレート２の電極端子１９のいずれか一方
は、ハンダ等の低融点金属からなる突起状のバンプとし
て形成されている。よって、両電極端子１８及び１９
は、上記の加熱加圧によって溶着して互いに電気的に接
続される。
【００２０】以上、１つの実施例をあげて本発明を説明
したが、本発明はその実施例に限定されるものではな
く、請求の範囲に記載した技術的範囲内で種々に改変で
きる。
したが、本発明はその実施例に限定されるものではな
く、請求の範囲に記載した技術的範囲内で種々に改変で
きる。
【００２１】例えば、製造すべきマルチチップモジュー
ルの構造は図２に示すものに限られない。また、ＩＣチ
ップの数も４個以外の任意の数とすることができる。
ルの構造は図２に示すものに限られない。また、ＩＣチ
ップの数も４個以外の任意の数とすることができる。
【００２２】
【発明の効果】本発明によれば、マルチチップモジュー
ルを配線サブストレートに接合する前にＩＣチップの良
否を判定するようにしたので、ＩＣチップの不良に起因
するマルチチップモジュールの不良品の発生を防止で
き、従って、不良ＩＣチップを良品ＩＣチップに交換す
るという修正工程も省略できる。また、マルチチップモ
ジュールの製造工程中にＩＣチップの検査工程を組み込
むことによって、マルチチップモジュールの製造を自動
化できる。
ルを配線サブストレートに接合する前にＩＣチップの良
否を判定するようにしたので、ＩＣチップの不良に起因
するマルチチップモジュールの不良品の発生を防止で
き、従って、不良ＩＣチップを良品ＩＣチップに交換す
るという修正工程も省略できる。また、マルチチップモ
ジュールの製造工程中にＩＣチップの検査工程を組み込
むことによって、マルチチップモジュールの製造を自動
化できる。
【００２３】
【図面の簡単な説明】
【図１】本発明に係るマルチチップモジュールの製造方
法を実施するための製造システムの一例を示す模式図で
ある。
法を実施するための製造システムの一例を示す模式図で
ある。
【図２】マルチチップモジュールの一例を示す斜視図で
ある。
ある。
【図３】図１に示すマルチチップモジュールの製造シス
テムの要部を示す側面断面図である。
テムの要部を示す側面断面図である。
【図４】配線サブストレートの一例を示す側面断面図で
ある。
ある。
２ 配線サブストレート ３ａ，３ｂ，３ｃ，３ｄ ＩＣチップ（半導体集積回路
チップ） ７ 駆動アーム体 ８ 検査用レプリカ体 ９ テーブル １０ 搬送装置 １１ ＩＣチップ保持部 １２ ＩＣチップ装着用凹部 １５ 検査用電極 １６ 等価回路 １８ 電極端子 １９ 電極端子 ２０ 駆動アーム体の基部 ２１ 異方性導電性ゴム ２２ 加熱用ヒータ
チップ） ７ 駆動アーム体 ８ 検査用レプリカ体 ９ テーブル １０ 搬送装置 １１ ＩＣチップ保持部 １２ ＩＣチップ装着用凹部 １５ 検査用電極 １６ 等価回路 １８ 電極端子 １９ 電極端子 ２０ 駆動アーム体の基部 ２１ 異方性導電性ゴム ２２ 加熱用ヒータ
Claims (2)
- 【請求項１】 配線サブストレートに複数の半導体集積
回路チップを接合することによって形成されるマルチチ
ップモジュールの製造方法において、 半導体集積回路チップを配線サブストレートに対する実
装位置関係に対応した状態で駆動アーム体によって保持
する工程と、 前記駆動アーム体に保持された半導体集積回路チップ
を、配線サブストレートの複製体であって前記駆動アー
ム体に保持された状態の複数の半導体集積回路チップの
電極端子群に対応して検査用電極を備えた検査用レプリ
カ体に一時的且つ離脱可能に電気接触させる工程と、 検査用レプリカ体の検査用電極を通して、駆動アーム体
に保持されたままの複数の半導体集積回路チップにより
実現されるマルチチップモジュールの機能を検査する工
程と、 検査により良品と判定された複数の半導体集積回路チッ
プを駆動アーム体によって運搬して配線サブストレート
に実装する工程とを有することを特徴とするマルチチッ
プモジュールの製造方法。 - 【請求項２】 検査用電極を備えた検査用レプリカ体に
半導体集積回路チップを一時的且つ離脱可能に電気接触
させる工程において、半導体集積回路チップと検査用レ
プリカ体とを異方性導電性ゴムを介在させた状態で互い
に押圧することにより電気接触を行うことを特徴とする
請求項１記載のマルチチップモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604493A JPH07106394A (ja) | 1993-10-07 | 1993-10-07 | マルチチップモジュールの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27604493A JPH07106394A (ja) | 1993-10-07 | 1993-10-07 | マルチチップモジュールの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106394A true JPH07106394A (ja) | 1995-04-21 |
Family
ID=17564012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27604493A Pending JPH07106394A (ja) | 1993-10-07 | 1993-10-07 | マルチチップモジュールの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106394A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596819B1 (ko) * | 1997-12-16 | 2006-08-30 | 루센트 테크놀러지스 인크 | Ic 디바이스 전기적 테스트 방법 및 복수칩 ic 디바이스 제조 방법 |
| WO2007020948A1 (ja) | 2005-08-12 | 2007-02-22 | Jfe Steel Corporation | 2ピ−ス缶の製造方法および2ピ−スラミネ−ト缶 |
| WO2007020951A1 (ja) | 2005-08-12 | 2007-02-22 | Jfe Steel Corporation | ２ピ−ス缶用ラミネート鋼板、２ピ−ス缶の製造方法および２ピ−スラミネート缶 |
| US8365570B2 (en) | 2005-08-12 | 2013-02-05 | Jfe Steel Corporation | Can body for laminated steel sheet two-piece can and method for manufacturing can body |
-
1993
- 1993-10-07 JP JP27604493A patent/JPH07106394A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596819B1 (ko) * | 1997-12-16 | 2006-08-30 | 루센트 테크놀러지스 인크 | Ic 디바이스 전기적 테스트 방법 및 복수칩 ic 디바이스 제조 방법 |
| WO2007020948A1 (ja) | 2005-08-12 | 2007-02-22 | Jfe Steel Corporation | 2ピ−ス缶の製造方法および2ピ−スラミネ−ト缶 |
| WO2007020951A1 (ja) | 2005-08-12 | 2007-02-22 | Jfe Steel Corporation | ２ピ−ス缶用ラミネート鋼板、２ピ−ス缶の製造方法および２ピ−スラミネート缶 |
| US8286459B2 (en) | 2005-08-12 | 2012-10-16 | Jfe Steel Corporation | Method for producing two-piece can and two-piece laminated can |
| US8365570B2 (en) | 2005-08-12 | 2013-02-05 | Jfe Steel Corporation | Can body for laminated steel sheet two-piece can and method for manufacturing can body |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2925964B2 (ja) | 半導体ウェハ収納器及び半導体集積回路の検査方法 | |
| CN100444340C (zh) | 半导体器件的制造方法以及半导体器件 | |
| KR100236487B1 (ko) | 정전기 방전 불량을 방지하기 위한 분할형 칩 흡착수단을구비하는 칩 접착 장치 | |
| JPH05243481A (ja) | パッケージ型電子システム及び気密パッケージ型電子システム | |
| WO2007000799A1 (ja) | コンタクタ、該コンタクタを備えたコンタクトストラクチャ、プローブカード、試験装置、コンタクトストラクチャ製造方法、及び、コンタクトストラクチャ製造装置 | |
| JP3741927B2 (ja) | 半導体チップ又はパッケージ検査装置及びその検査方法 | |
| JP2001135658A (ja) | 電子部品の組立方法及び組立装置 | |
| CN104900624A (zh) | 一种系统级mems双载体芯片封装件及其生产方法 | |
| WO1999054932A1 (en) | Leadless array package | |
| US6673653B2 (en) | Wafer-interposer using a ceramic substrate | |
| JPH07106394A (ja) | マルチチップモジュールの製造方法 | |
| JP5345161B2 (ja) | パワーデバイス用のウエハキャリア及びこのウエハキャリアを用いる検査装置 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| US6621710B1 (en) | Modular probe card assembly | |
| KR100718418B1 (ko) | 컨택터 조립 장치 및 조립 방법, 컨택터, 조정용 기판 및 조립 장치 | |
| JPH08148533A (ja) | 半導体ウェハの試験装置及び試験方法 | |
| JP3958252B2 (ja) | 半導体集積回路装置の試験用キャリア | |
| KR960003986B1 (ko) | 범프가 부착된 반도체소자의 전기특성 측정방법 및 장치, 그리고 반도체디바이스의 제조방법 및 장치 | |
| KR20200096118A (ko) | 반도체 소자 접착 기기 | |
| JP2002181887A (ja) | 電子部品試験装置 | |
| US20050196901A1 (en) | Device mounting method and device transport apparatus | |
| JPH0763786A (ja) | プローブ構造 | |
| TW202134676A (zh) | 具有細間距設備的測試裝置 | |
| JPH06331654A (ja) | プローブカードの製造方法 | |
| TW584922B (en) | Method of manufacturing semiconductor package |