JPH0697188A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ベース抵抗を十分に低くし、かつ外部ベース
領域のリーク電流を十分に低減することができ、より一
層の性能向上をはかり得るコレクタＵＰ構造のＨＢＴの
製造方法を提供すること。 【構成】 コレクタＵＰ構造のＨＢＴの製造方法におい
て、ｎ⁺ −Ｓｉ基板１０上にｎ−Ｓｉエミッタ層１１を
成長形成したのち、エミッタ層の表面部に不純物を選択
的にドーピングしてｐ⁺ −Ｓｉ外部ベース領域１２を形
成し、次いでエミッタ層１１と外部ベース領域１２にま
たがるようにｐ⁺ −ＳｉＧｅ内部ベース層１３を成長形
成し、次いで内部ベース層１３上にｎ−Ｓｉコレクタ層
１４を成長形成し、次いで真性ベース領域以外を除いて
コレクタ層１４及び内部ベース層１３の不要部分をエッ
チング除去することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バイポーラトランジス
タの製造方法に係わり、特にヘテロ接合構造を有するバ
イポーラトランジスタの製造方法に関する。

【０００２】

【従来の技術】近年、バイポーラトランジスタにおいて
は、動作速度の高速化が強く要求されている。バイポー
ラトランジスタの高速化において最重要とされる指標
は、高い最大発振周波数である。バイポーラトランジス
タの最大発振周波数ｆmax は、次式で表わされる。

【０００３】 ｆmax ＝（ｆt ／８πＲb Ｃc ）^1/2 … (1) ここで、ｆt は電流利得の遮断周波数で、特に縦方向の
層構造に強く依存し、ベース層の厚さを薄くしてベース
領域におけるキャリアの走行時間を短縮すること、エミ
ッタとコレクタの不純物濃度を高めて動作電流密度を向
上させることで大きくなる。また、Ｒb はベース抵抗
で、ベース層のシート抵抗を下げることでｆmax は改善
される。Ｃc はコレクタ容量で、ベース・コレクタ面積
を縮小することでｆmax は改善される。

【０００４】バイポーラトランジスタを半導体ウェハ上
に形成するには、図７（ａ）に示すようなエミッタＵＰ
構造、又は図７（ｂ）に示すようなコレクタＵＰ構造が
採用されている。図中１はコレクタ、２はベース、３は
エミッタ、４は絶縁膜、５はエミッタ電極、６はベース
電極、７はコレクタ電極である。エミッタＵＰ構造で
は、ベース領域にベース電極の取り出し部分が必要とな
り、必然的にベース・コレクタ接合面積が大きくなるた
め、(1) 式においてＣc が大きくなって高速動作が阻害
される。

【０００５】一方、コレクタＵＰ構造では、Ｃc が小さ
くなるものの逆にエミッタ・ベース接合の面積が大きく
なり、素子内蓄積キャリア量が増え遮断周波数が低下し
てしまう。特に、エミッタ・ベース接合は順バイアスさ
れているのでこの遮断周波数の低下の影響は大きく、一
般にはコレクタＵＰ構造ではエミッタＵＰ構造より高速
動作する素子は得られていない。

【０００６】ところが、最近進歩してきたヘテロ接合技
術によってコレクタＵＰ構造の遮断周波数の向上が可能
になってきた。図８はこのようなコレクタＵＰ構造のヘ
テロ接合バイポーラトランジスタ（ＨＢＴ）の一例を示
したものである。図中１０はｎ⁺ −ＧａＡｓ基板、１１
はｎ−ＡｌＧａＡｓエミッタ、１２はｐ−ＡｌＧａＡｓ
外部ベース、１３はｐ−ＧａＡｓ内部ベース、１３′は
ｐ−ＧａＡｓ外部ベース、１４はｎ−ＧａＡｓコレク
タ、１７はエミッタ電極、１８はベースで電極、１９は
コレクタ電極である。

【０００７】このトランジスタでは、真性トランジスタ
部のエミッタ・ベース接合はＡｌＧａＡｓ／ＧａＡｓの
ヘテロ接合よりなり、ベースコンタクトを形成する外部
ベース層はＡｌＧａＡｓのｐｎ接合よりなっている。Ｇ
ａＡｓの禁制帯幅はＡｌＧａＡｓのそれより小さいの
で、エミッタ・ベース間を順バイアスしても外部ベース
・エミッタ接合に蓄積するキャリア量は従来法に比べ少
なく、従って高い遮断周波数が実現できる。本発明者ら
の実験によれば、ヘテロ接合の採用でコレクタＵＰ構造
でもエミッタＵＰ構造と同等の遮断周波数が得られた。
また、Ｃｃが小さいのでｆmax が約５割向上した（Elec
tronics Lett vol.22,P315 (1986) ）。

【０００８】このような従来の素子の代表的な製造工程
を、図９に示す。まず、ｎ⁺ −ＧａＡｓ基板１０上に、
バッファ層１１としてのｎ−ＡｌＧａＡｓ層（エミッ
タ）１１，ＡｌＧａＡｓよりも禁制帯幅の狭いｐ⁺ −Ｇ
ａＡｓ層（ベース）１３，及びｎ−ＧａＡｓ層（コレク
タ）１４を連続してエピタキシャル成長する。次いで、
イオン注入法や選択的な拡散法などによって、ベース電
極取出し領域にｐ型の外部ベース領域（ｐ−ＡｌＧａＡ
ｓ１２，ｐ−ＧａＡｓ１３′）を形成する。最後に、エ
ミッタ・ベース・コレクタの各領域に電極１７，１８，
１９を形成してコレクタＵＰ構造のＨＢＴが完成する。

【０００９】ところで、ＨＢＴにおいては高い注入効率
を得るために、エミッタ・ベース間のヘテロ接合とｐｎ
接合の位置を一致させておかなければならない。従来の
製造方法では、図９（ａ）のように真性領域をエピタキ
シャル成長後、図９（ｂ）のように選択的に外部ベース
領域を形成している。外部ベース領域を選択的に形成す
るには、高温度のアニール工程や拡散工程を経なければ
ならないが、この際に真性領域のベース層（内部ベー
ス）の不純物がエミッタ側に拡散してしまいヘテロ接合
とｐｎ接合の位置ずれが生じるという問題がある。

【００１０】そこで、この高温工程を極力短時間にし、
一方真性ベース（内部ベース）領域の不純物濃度をそれ
ほど高濃度にしないでエミッタ側への拡散を極力抑える
ようにしている。例えば前述の例では、外部ベース形成
にランプアニールによる短時間処理を採用し、内部ベー
スの不純物濃度を５×１０¹⁸ｃｍ^-3とＨＢＴとしては低
めに設定している。

【００１１】このような製造工程上の制約によってコレ
クタＵＰ構造のＨＢＴでは十分にベース抵抗を下げられ
ず、より高いｆmax を得ることが困難である。さらに、
外部ベース形成において十分な高温処理を行えないの
で、外部ベース領域のリーク電流が大きくこの点も性能
向上の妨げとなっている。

【００１２】

【発明が解決しようとする課題】このように従来、コレ
クタＵＰ構造のＨＢＴは、原理的には高い遮断周波数が
実現でき高速動作が可能であるが、製造工程上の制約に
よって、ベース抵抗を十分に下げること、外部ベース領
域のリーク電流を十分に小さくすることが困難であり、
これがＨＢＴの性能低下を招く要因となっていた。

【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、コレクタＵＰ構造のＨ
ＢＴにおいて、ベース抵抗を十分に低くし、かつ外部ベ
ース領域のリーク電流を十分に低減することができ、よ
り一層の性能向上をはかり得るバイポーラトランジスタ
の製造方法を提供することにある。

【００１４】

【課題を解決するための手段】本発明の骨子は、高温熱
処理を嫌う内部ベースの形成前に外部ベースを形成して
十分な高温熱処理を施すことにある。

【００１５】即ち本発明は、コレクタＵＰ構造のＨＢＴ
の製造方法において、第１導電型の半導体基板又は半導
体層からなるエミッタ層の表面部に第２導電型の外部ベ
ース領域を選択的に形成したのち、エミッタ層と外部ベ
ース領域にまたがるように、これらよりも禁制帯幅の小
さい第２導電型の半導体層を成長して内部ベース層を形
成し、次いで内部ベース層上に第１導電型の半導体層を
成長してコレクタ層を形成するようにした方法である。

【００１６】

【作用】本発明によれば、内部ベース層の形成前に外部
ベース領域が形成されるので、外部ベース領域の形成に
際して十分な高温熱処理を施すことができる。その結
果、外部ベース領域のリーク電流を十分に低減できる。
さらに、内部ベース層のエピタキシャル成長後は不純物
の拡散が生じないような低温プロセスを適用できるの
で、内部ベース層のドーピング濃度を十分に高めてベー
ス抵抗を大幅に低減できる。また、本発明が適用される
コレクタＵＰ構造のＨＢＴでは、もともとＣｃが小さい
構造であるから高いｆmax が得られる。

【００１７】

【実施例】以下、本発明の詳細を図示の実施例によって
説明する。

【００１８】図１は、本発明の一実施例に係わるコレク
タＵＰ構造のＨＢＴを示す素子構造断面図である。ｎ⁺
−Ｓｉ基板１０上にエミッタ層となるｎ−Ｓｉ層１１が
形成され、このｎ−Ｓｉ層１１の表面部に外部ベース領
域となるｐ⁺ −Ｓｉ領域１２がリング状に形成されてい
る。ｐ⁺ −Ｓｉ領域１２の内側には、内部ベース層とな
るｐ⁺ −ＳｉＧｅ層１３が一部ｐ⁺ −Ｓｉ領域１２と重
なるように形成されている。ｐ⁺ −ＳｉＧｅ層１３上に
は、コレクタ層となるｎ−Ｓｉ層１４及びｎ⁺−Ｓｉ層
１５が形成されている。

【００１９】上記各層を形成したウェハ表面に絶縁膜１
６が形成され、この絶縁膜１６には外部ベース領域との
接続と及びコレクタ層との接続のためのコンタクトホー
ルが形成されている。そして、基板１０の下面にエミッ
タ電極１７が形成され、絶縁膜１６のコンタクトホール
に露出したｐ⁺ −Ｓｉ領域１２上にベース電極１８が形
成され、さらに絶縁膜１６のコンタクトホールに露出し
たｎ⁺ −Ｓｉ層１５上にコレクタ電極１９が形成されて
いる。

【００２０】次に、上記実施例素子の製造工程について
説明する。

【００２１】まず、図２（ａ）に示すように、ｎ⁺ −Ｓ
ｉ基板１０上に１．０μｍ厚のｎ−Ｓｉ層（エミッタ
層）１１をエピタキシャル成長する。続いて、エミッタ
層１１の表面部に選択的にＢＦ₂ を３０ｋｅＶの加速エ
ネルギーで３×１０¹⁵ｃｍ^-2イオン注入を行い、Ｎ₂ ガ
ス中にて９５０℃，３０分のアニールを行い、ｐ⁺ の外
部ベース領域１２を形成する。

【００２２】次いで、このウェハを洗浄した後、水で希
釈した弗酸に浸して自然酸化膜を除去する。このとき、
雰囲気中のＯ₂ を極力少なく（１０ppb 以下）し、上記
の弗酸処理によりウェハ表面を水素終端させる。このと
きのウェハ表面は成長過程の表面状態とほぼ同じであ
り、従って一旦表面を外部雰囲気に晒したウェハ上に他
の半導体層を成長することが可能となる。

【００２３】次いで、図２（ｂ）に示すように、上記の
弗酸処理を施したウェハ上に対し、ガスソースＭＢＥ法
によって、５５０℃の温度でボロンを７×１０¹⁹ｃｍ^-3
ドープしたｐ⁺ −Ｓｉ_0.7 Ｇｅ_0.3 層（内部ベース層）
１３，燐を１×１０¹⁷ｃｍ^-3ドープしたｎ−Ｓｉ層（コ
レクタ層）１４及び燐を１×１０²⁰ｃｍ^-3ドープしたｎ
⁺ −Ｓｉ層１５をエピタキシャル成長する。ｐ⁺ −Ｓｉ
_0.7 Ｇｅ_0.3 層１３の厚みは３０ｎｍ、ｎ−Ｓｉ層１４
の厚みは３００ｎｍ、ｎ⁺ −Ｓｉ層１５の厚みは１５０
ｎｍである。

【００２４】ここで、一旦成長を止めて外部雰囲気に晒
したＳｉ層１１上に良質のＳｉＧｅ層１３を成長するこ
とは難しいが、本実施例ではＯ₂ を全く含まない（又は
極めて少ない）弗酸処理によりＳｉ層１１の表面を水素
終端させた後にＳｉＧｅを成長している。この水素終端
されたＳｉ層１１の表面は成長過程の表面と同じである
ことから、この上に良質のＳｉＧｅを成長することが可
能である。つまり、上記の弗酸処理に続いてＳｉＧｅ層
１３及びＳｉ層１４のエピタキシャル成長を行うことに
より、従来のように各層１１〜１４を連続成長する場合
と同様に、良好な層が成長されることになる。

【００２５】次いで、図２（ｃ）に示すように、フォト
レジスト２０をマスクとしてｎ⁺ −Ｓｉ層１５，ｎ−Ｓ
ｉ層１４，ｐ⁺ −Ｓｉ_0.7 Ｇｅ_0.3 層１３を真性ベース
領域を残してエッチング除去する。このとき、ｐ⁺ −Ｓ
ｉ_0.7 Ｇｉ_0.3 層１３の不要部分を確実にエッチング除
去するために、ｎ−Ｓｉ層１１とｐ⁺ −Ｓｉ領域１２に
５０ｎｍオーバエッチングを施しておく。

【００２６】これ以降は、フォトレジスト２０を除去し
た後、ウェハ全面にＣＶＤ法で４５０℃の温度でＳｉＯ
₂ 膜１６を堆積し、電極取り出しのためのコンタクトホ
ールを形成し、さらにエミッタ，ベース，コレクタにそ
れぞれ電極１７，１８，１９を形成することにより、前
記図１に示すトランジスタ構造が得られる。

【００２７】本実施例による外部ベース領域の不純物濃
度プロファイルを、図３に示す。図中の破線Ａはイオン
注入後のボロン濃度、実線Ｂはアニール後のボロン濃
度、一点鎖線ＣはＡｓとＰの合計濃度を示している。イ
オン注入直後のプロファイルに対して９５０℃のアニー
ル後にはボロンは基板奥側におよそ０．４μｍ拡散して
いる。このように外部ベース形成において高温で十分な
アニールを施しイオン注入による結晶欠陥を回復して接
合のリーク電流を低減すると、高濃度のボロン不純物の
拡散は避けられない。本実施例では、外部ベース形成の
高温工程の後に５５０℃の低温で内部ベースの形成を行
うので内部ベース部ではボロンの拡散は生じない。

【００２８】図４に内部ベース部の不純物プロファイル
を、図５に内部ベース部のＧｅのプロファイルを示す。
図中の実線ＤはＡｓとＰの合計濃度、破線Ｅはボロン濃
度、実線ＦはＳｉ濃度、破線ＧはＧｅ濃度を示してい
る。本実施例では、３０ｎｍの薄いボロンドーピング層
のプロファイルが維持され、ＳｉＧｅとＳｉのヘテロ接
合とｐｎ接合の位置も１ｎｍ以下の精度で一致させるこ
とができた。

【００２９】この結果、高い注入効率（エミッタ接地電
流増幅率＝４５０）とベース走行時間の短縮（＝０．７
psec）が実現できた。ベース層は３０ｎｍと薄いがドー
ピング濃度が７×１０¹⁹ｃｍ^-3と高いのでシート抵抗は
５００Ωと低い。さらに、コレクタがウェハ上方にある
ので通常のフォトリソグラフィ法によっても１μｍ幅の
コレクタが容易に形成できる。

【００３０】図６に、エミッタ・ベース間の順方向バイ
アス下の接合容量値を示す。図中の実線Ｈは真性ベース
領域の容量、破線Ｉは外部ベース領域の容量である。本
実施例のトランジスタでは、真性領域のエミッタ・ベー
ス接合のビルトイン電圧は０．６８Ｖで外部ベース領域
のビルトイン電圧は１．１Ｖであるから、外部ベース領
域の容量は真性トランジスタの領域の容量に比べ少な
い。このために、トランジスタを活性状態にバイアスし
ても外部ベース領域でのキャリアの蓄積は小さく高い遮
断周波数が得られる。本実施例を適用して、遮断周波数
６０ＧＨｚ以上、最大発振周波数８０ＧＨｚ以上のトラ
ンジスタが実現できる。

【００３１】このように本実施例によれば、コレクタの
微細化に適したコレクタＵＰ構造のＨＢＴにおいて、内
部ベース層１３を形成する前に外部ベース領域１２を形
成し、外部ベース領域１２に対し高温で十分なアニール
を施しているので、外部ベース領域１２における接合リ
ーク電流を十分に低減することができる。さらに、内部
ベース領域１３の形成の後は低温プロセスを用いること
により、内部ベース領域１３のボロン濃度を十分に高め
てもボロン拡散は生じない。このため、高濃度で急峻な
ドーピングプロファイルを実現することができ、ベース
抵抗の低減と遮断周波数の向上をはかることが可能とな
る。また、内部ベース層１３の形成前にウェハ表面に弗
酸処理を施して表面を水素終端させることにより、ウェ
ハ表面に良質の半導体結晶層を成長できる利点もある。

【００３２】なお、本発明は上述した実施例に限定され
るものではない。実施例ではＳｉＧｅ／Ｓｉ系のＨＢＴ
に適用した場合を述べたが、ＡｌＧａＡｓ／ＧａＡｓ系
などの他の材料を用いても本発明の効果を享受できる。
この場合、例えばＡｌＧａＡｓ表面をＳやＳｅ等で終端
し、酸化を防ぎ再成長を行うことで、本発明を適用でき
る。つまり、外部ベース領域を形成した後に、その表面
を成長過程と同じ若しくはそれに近い状態にした後に、
内部ベース層及びコレクタ層等を連続成長すればよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。

【００３３】

【発明の効果】以上詳述したように本発明によれば、コ
レクタＵＰ構造のＨＢＴの製造方法において、高温熱処
理を嫌う内部ベースの形成前に外部ベースを形成して十
分な高温熱処理を施すことにより、ベース抵抗を十分に
低くし、かつ外部ベース領域のリーク電流を十分に低減
することができ、ＨＢＴのより一層の性能向上をはかる
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わるコレクタＵＰ構造の
ＨＢＴを示す素子構造断面図、

【図２】実施例素子の製造工程を示す断面図、

【図３】外部ベース領域の不純物濃度プロファイルを示
す特性図、

【図４】内部ベース部の不純物プロファイルを示す特性
図、

【図５】内部ベース部のＧｅのプロファイルを示す特性
図、

【図６】エミッタ・ベース間の順方向バイアス下の接合
容量値を示す特性図、

【図７】従来のバイポーラトランジスタの構成例を示す
断面図、

【図８】従来のコレクタＵＰ構造のＨＢＴの一例を示す
断面図、

【図９】従来のコレクタＵＰ構造のＨＢＴの製造工程を
示す断面図。

【符号の説明】

１０…ｎ⁺ −Ｓｉ基板、 １１…ｎ−Ｓｉ層（エミッタ層）、 １２…ｐ⁺ −Ｓｉ領域（外部ベース領域）、 １３…ｐ⁺ −ＳｉＧｅ層（内部ベース層）、 １４…ｎ−Ｓｉ層（コレクタ層）、 １５…ｎ⁺ −Ｓｉ層、 １６…絶縁膜、 １７…エミッタ電極、 １８…ベース電極、 １９…コレクタ電極、 ２０…フォトレジスト。

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板又は半導体層から
   なるエミッタ層の表面部に第２導電型の外部ベース領域
   を選択的に形成する工程と、前記エミッタ層及び外部ベ
   ース領域にまたがるように、これらよりも禁制帯幅の小
   さい第２導電型の半導体層をエピタキシャル成長して内
   部ベース層を形成する工程と、前記内部ベース層上に第
   １導電型の半導体層をエピタキシャル成長してコレクタ
   層を形成する工程とを含むことを特徴とするバイポーラ
   トランジスタの製造方法。