JPH0693583B2 - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPH0693583B2 JPH0693583B2 JP63308413A JP30841388A JPH0693583B2 JP H0693583 B2 JPH0693583 B2 JP H0693583B2 JP 63308413 A JP63308413 A JP 63308413A JP 30841388 A JP30841388 A JP 30841388A JP H0693583 B2 JPH0693583 B2 JP H0693583B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- base
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は増幅回路に関するものであり、より特定的には
増幅用トランジスタ（エミッタフォロワを含む）のベー
ス電流をキャンセルする手段を備える増幅回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit, and more particularly to an amplifier circuit including means for canceling a base current of an amplifying transistor (including an emitter follower).
従来の技術 例えば、コンデンサ等の電圧をトランジスタのベースに
印加する場合、ベース電流が流れるので、コンデンサが
放電し、印加電圧が下がるという問題が生じる。そのた
め、印加電圧を一定に保つべくトランジスタのベース電
流を補償する手段が設けられる。このような手段を備え
た増幅回路の従来例を第２図に示し、説明する。同図に
おいて、(Q1)はエミッタフォロワ型をなす増幅用トラン
ジスタであり、該トランジスタ(Q1)のベースは入力端子
（１）に接続され、エミッタは出力端子（２）に、そし
てコレクタは電源ライン（３）に接続される。そして、
更にエミッタと接地点間に定電流源トランジスタ(Q2)と
抵抗(R1)が順次接続される。この定電流源トランジスタ
(Q2)はトランジスタ(Q7)(Q8)と抵抗(R4)(R5)(R6)よりな
る回路で駆動されるが、該定電流源トランジスタ(Q2)と
同一の構成でもう１つの定電流源トランジスタ(Q3)が図
示の如く設けられ、この定電流源トランジスタ(Q3)のエ
ミッタは抵抗(R2)を介して接地ライン（４）に接続さ
れ、コレクタはトランジスタ(Q4)のエミッタに接続され
る。2. Description of the Related Art For example, when a voltage of a capacitor or the like is applied to the base of a transistor, a base current flows, so that the capacitor is discharged and the applied voltage decreases. Therefore, means for compensating the base current of the transistor is provided to keep the applied voltage constant. A conventional example of an amplifier circuit having such means is shown in FIG. 2 and will be described. In the figure, (Q 1 ) is an emitter follower type amplifying transistor, the base of the transistor (Q 1 ) is connected to the input terminal (1), the emitter is to the output terminal (2), and the collector is Connected to the power line (3). And
Further, a constant current source transistor (Q 2 ) and a resistor (R 1 ) are sequentially connected between the emitter and the ground point. This constant current source transistor
(Q 2 ) is driven by a circuit consisting of transistors (Q 7 ) (Q 8 ) and resistors (R 4 ) (R 5 ) (R 6 ), but has the same configuration as the constant current source transistor (Q 2 ). , Another constant current source transistor (Q 3 ) is provided as shown in the figure, the emitter of this constant current source transistor (Q 3 ) is connected to the ground line (4) through the resistor (R 2 ), and the collector is Connected to the emitter of the transistor (Q 4 ).
次に、トランジスタ(Q4)のコレクタは電源ライン（３）
に接続され、ベースは２つのPNPトランジスタ(Q5)(Q6)
のベースに接続されている。PNPトランジスタ(Q6)のコ
レクタは、そのベースに、またエミッタは抵抗(R3)を介
して電源ライン（３）に接続されている。一方、PNPト
ランジスタ(Q5)のエミッタも抵抗(R7)を介して電源ライ
ン（３）に接続され、コレクタは入力端子（１）〔従っ
て、トランジスタ(Q1)のベース〕に接続されている。Next, the collector of the transistor (Q 4 ) is the power line (3)
Connected to the base of two PNP transistors (Q 5 ) (Q 6 )
Connected to the base of. The collector of the PNP transistor (Q 6 ) is connected to its base, and the emitter is connected to the power supply line (3) via the resistor (R 3 ). On the other hand, the emitter of the PNP transistor (Q 5 ) is also connected to the power supply line (3) via the resistor (R 7 ), and the collector is connected to the input terminal (1) [hence the base of the transistor (Q 1 )]. There is.
今、この回路でPNPトランジスタ(Q5)(Q6)のコレクタ電
流をICとし、電流増幅率をhFEPとしたとき、PNPトラン
ジスタ(Q5)(Q6)のベース電流は、それぞれIC／hFEPとな
る。従って、トランジスタ(Q4)のベースに流れ込む電流
IBN4はPNPトランジスタ(Q5)(Q6)のベース電流の和にPNP
トランジスタ(Q6)のコレクタ電流ICを加えたものである
から、 となる。Now, when the collector current of the PNP transistor (Q 5 ) (Q 6 ) is I C and the current amplification factor is h FEP in this circuit, the base current of the PNP transistor (Q 5 ) (Q 6 ) is I It becomes C / h FEP . Therefore, the current flowing into the base of the transistor (Q 4 )
I BN4 is the sum of the base currents of the PNP transistor (Q 5 ) (Q 6 ) and PNP
Since this is the sum of the collector current I C of the transistor (Q 6 ), Becomes
一方、R1＝R2とした場合、トランジスタ(Q1)と(Q4)は定
電流源トランジスタ(Q2)(Q3)に対しては同一の条件とな
るので、定電流源トランジスタ(Q2)によってトランジス
タ(Q1)のベースにもIC＋２IC/hFEPが流れると考えてよ
い。一方、PNPトランジスタ(Q5)からはICが流れ込んで
いる。従って、トランジスタ(Q1)の余分なベース電流成
分は、 となる。On the other hand, when R 1 = R 2 , the transistors (Q 1 ) and (Q 4 ) have the same conditions as the constant current source transistors (Q 2 ) and (Q 3 ). It can be considered that I C + 2I C / h FEP also flows to the base of the transistor (Q 1 ) by Q 2 ). On the other hand, I C is flowing in from the PNP transistor (Q 5 ). Therefore, the extra base current component of the transistor (Q 1 ) is Becomes
発明が解決しようとする課題 上述のように、従来の回路では２IC/hFEPの電流は依然
としてトランジスタ(Q1)のベースに流れる。そして、こ
の電流は入力端子（１）から流れてくることになる。従
って、入力端子（１）にコンデンサを接続して該コンデ
ンサから定電圧を印加するようにした場合には、コンデ
ンサが徐々に放電して、その電圧値が下がっていくこと
になる。入力端子（１）に電源電圧を抵抗分圧すること
によって形成した定電圧をトランジスタのベースへ印加
するようにした場合にも、その抵抗に２IC/hFEPなる電
流が流れると、その定電圧がオフセットしてしまう。Problems to be Solved by the Invention As described above, in the conventional circuit, the current of 2I C / h FEP still flows to the base of the transistor (Q 1 ). Then, this current flows from the input terminal (1). Therefore, when a capacitor is connected to the input terminal (1) and a constant voltage is applied from the capacitor, the capacitor gradually discharges and its voltage value decreases. Even when a constant voltage formed by dividing the power supply voltage into the input terminal (1) is applied to the base of the transistor, when the current of 2I C / h FEP flows through the resistance, the constant voltage is changed. It will be offset.
本発明はこのような点に鑑みなされたものであって、増
幅用トランジスタの不要なベース電流を可及的に低減で
きるようにした新規な増幅回路を提供することを目的と
する。The present invention has been made in view of the above circumstances, and an object thereof is to provide a novel amplifier circuit capable of reducing unnecessary base current of an amplifier transistor as much as possible.
課題を解決するための手段 上記の目的を達成するため本発明の増幅回路は、第１の
定電流を発生する第１の定電流源と、エミッタに第１の
定電流源が接続されたNPN型の第１トランジスタと、ベ
ースが前記第１トランジスタのベースと共通に入力端子
に接続されたPNP型の第２トランジスタと、前記第１の
定電流に対し所定の関係の定電流を発生する第２の定電
流源と、エミッタに前記第２の定電流源が接続されたNP
N型の第３トランジスタと、前記第３トランジスタとベ
ース同士が接続されると共にエミッタが抵抗を介して電
源ラインに接続されコレクタが前記第２トランジスタの
エミッタに接続されたPNP型の第４トランジスタと、前
記第１トランジスタから出力を取り出す手段とから成っ
ている。Means for Solving the Problems In order to achieve the above object, an amplifier circuit of the present invention has a first constant current source for generating a first constant current and an NPN in which the emitter is connected to the first constant current source. Type first transistor, a PNP type second transistor whose base is connected to the input terminal in common with the base of the first transistor, and a constant current having a predetermined relationship with the first constant current. 2 constant current source and NP in which the second constant current source is connected to the emitter
An N-type third transistor, and a PNP-type fourth transistor in which the third transistor and the bases are connected to each other, the emitter is connected to a power supply line through a resistor, and the collector is connected to the emitter of the second transistor , Means for extracting the output from the first transistor.
作用 このような構成によると、増幅用の第１トランジスタの
ベースに流れる不所望な電流はNPNトランジスタのベー
ス電流をPNPトランジスタの電流増幅率で除算した値と
なるので、従来のようにPNPトランジスタのコレクタ電
流（しかも２倍のコレクタ電流）を電流増幅率で除算し
たものに比し、充分少なくできる。特に第１の定電流源
の定電流に対し第２の定電流源の定電流を大きくするこ
とによって殆ど零にすることができる。With this configuration, the undesired current flowing through the base of the first amplifying transistor is the value obtained by dividing the base current of the NPN transistor by the current amplification factor of the PNP transistor. The collector current (and twice the collector current) can be sufficiently reduced compared to the one obtained by dividing the collector current by the current amplification factor. In particular, it can be made almost zero by increasing the constant current of the second constant current source with respect to the constant current of the first constant current source.
実施例 本発明を実施した第１図において第２図の従来例と同一
部分には同一の符号を付して重複説明を省略する。本実
施例では、第２図におけるPNPトランジスタ(Q6)と抵抗
(R3)を削除し、その代りにPNPトランジスタ(Q9)を図示
のように挿入している。即ち、このPNPトランジスタ
(Q9)のベースはトランジスタ(Q1)のベースと共に入力端
子（１）に接続され、エミッタはPNPトランジスタ(Q5)
のコレクタに接続されている。そして、PNPトランジス
タ(Q9)のコレクタは接地ライン（４）に接続されてい
る。Embodiments In FIG. 1 in which the present invention is implemented, the same parts as those in the conventional example of FIG. In this embodiment, the PNP transistor (Q 6 ) and the resistor in FIG.
(R 3 ) is deleted and a PNP transistor (Q 9 ) is inserted in its place as shown. That is, this PNP transistor
The base of (Q 9 ) is connected with the base of the transistor (Q 1 ) to the input terminal (1), and the emitter is a PNP transistor (Q 5 )
Connected to the collector. The collector of the PNP transistor (Q 9 ) is connected to the ground line (4).
今、定電流源トランジスタ(Q2)(Q3)が同一でR1＝R2とす
ると、トランジスタ(Q1)と(Q4)のエミッタ電流は等しく
なる。このエミッタ電流をIEとすると、トランジスタ(Q
1)と(Q4)のベース電流IBNは、 となる。但し、hFENはNPNトランジスタの電流増幅率で
ある。次に、PNPトランジスタ(Q5)のコレクタ電流I
C3は、 IC3＝IBN×hFEP となる。但し、hFEPはPNPトランジスタの電流増幅率で
ある。そして、PNPトランジスタの(Q9)のベース電流IB9
は、 となる。この結果から分かるようにキャンセルされない
電流はNPNトランジスタのベース電流（従って小さな電
流）を（１＋hFEP）で除算したものであるから、上記従
来例の場合に比し約1/2になる。即ち、従来例のIINは既
述したように２IC／hFEPであるが、これは以下のように
変形できる。まず より であるから 式及び式でhFEPは50〜100であるから（１＋hFEP）
と（２＋hFEP）は略同一とみなすことができる。従っ
て、式は式に対し略1/2である。Now, assuming that the constant current source transistors (Q 2 ) and (Q 3 ) are the same and R 1 = R 2 , the emitter currents of the transistors (Q 1 ) and (Q 4 ) are equal. If this emitter current is I E , the transistor (Q
The base current I BN of ( 1 ) and (Q 4 ) is Becomes However, h FEN is the current amplification factor of the NPN transistor. Next, the collector current I of the PNP transistor (Q 5 )
C3 is I C3 = I BN × h FEP . However, h FEP is the current amplification factor of the PNP transistor. Then, the base current I B9 of (Q 9 ) of the PNP transistor
Is Becomes As can be seen from this result, the uncancelled current is obtained by dividing the base current of the NPN transistor (therefore, a small current) by (1 + h FEP ), and is about 1/2 that in the case of the conventional example. That is, I IN of the conventional example is 2 I C / h FEP as described above, but this can be modified as follows. First Than Because In the formula and the formula, h FEP is 50 to 100 (1 + h FEP ).
And (2 + h FEP ) can be regarded as almost the same. Therefore, the formula is about 1/2 of the formula.
トランジスタのhFEPは限られた値範囲で、前記の如く例
えば50〜100位の値となる。従って、本実施例の場合、
従来例に比し遥かにIINは小さくなるが、それでも完全
に零ではない。これを殆ど零にすることも可能であり、
それは例えば抵抗(R1)(R2)をアンバランスにすることで
ある。即ち、R2＜R1にすると、IINは一層小さくなり、
殆ど零になると考えてよい。これは観念的に式でIBN
が等価的に小さくなったと考えれば分り易いであろう。
即ち、R2＜R1によりトランジスタ(Q3)を流れる定電流に
比し、トランジスタ(Q1)を流れる定電流が小さくなり、
その分、トランジスタ(Q1)のベース電流も小さくなるか
らである。The h FEP of the transistor has a limited value range, and is, for example, 50 to 100 as described above. Therefore, in the case of this embodiment,
Although I IN is much smaller than the conventional example, it is still not completely zero. It is possible to make this almost zero,
That is, for example, to imbalance the resistors (R 1 ) (R 2 ). That is, when R 2 <R 1 , I IN becomes smaller,
You can think that it will be almost zero. This is an ideological formula I BN
It will be easy to understand if one thinks that has become equivalently small.
That is, the constant current flowing through the transistor (Q 1 ) becomes smaller than the constant current flowing through the transistor (Q 3 ) due to R 2 <R 1 .
This is because the base current of the transistor (Q 1 ) also decreases accordingly.
発明の効果 以上の通り本発明によれば、増幅用トランジスタのベー
スに流れる不所望な電流を非常に小さくできるので、例
えば該トランジスタのベースに接続されるバイアス電圧
源の電圧変動を招来しない。EFFECTS OF THE INVENTION As described above, according to the present invention, the undesired current flowing through the base of the amplifying transistor can be made extremely small, so that, for example, the voltage fluctuation of the bias voltage source connected to the base of the transistor does not occur.
第１図は本発明を実施した増幅回路の回路図であり、第
２図は従来例の回路図である。 （１）…入力端子，（２）…出力端子， (Q1)…トランジスタ（第１トランジスタ）， (Q2)…定電流源トランジスタ， (Q4)…トランジスタ（第３トランジスタ）， (Q5)…PNPトランジスタ（第４トランジスタ）， (Q9)…PNPトランジスタ（第２トランジスタ）。FIG. 1 is a circuit diagram of an amplifier circuit embodying the present invention, and FIG. 2 is a circuit diagram of a conventional example. (1) ... input terminal, (2) ... output terminal, (Q 1 ) ... transistor (first transistor), (Q 2 ) ... constant current source transistor, (Q 4 ) ... transistor (third transistor), (Q 5 ) ... PNP transistor (4th transistor), (Q 9 ) ... PNP transistor (2nd transistor).
Claims (1)
と、 エミッタに第１の定電流源が接続されたNPN型の第１ト
ランジスタと、 ベースが前記第１トランジスタのベースと共通に入力端
子に接続されたPNP型の第２トランジスタと、 前記第１の定電流に対し所定の関係の定電流を発生する
第２の定電流源と、 エミッタに前記第２の定電流源が接続されたNPN型の第
３トランジスタと、 前記第３トランジスタとベース同士が接続されると共に
エミッタが抵抗を介して電源ラインに接続されコレクタ
が前記第２トランジスタのエミッタに接続されたPNP型
の第４トランジスタと、 前記第１トランジスタから出力を取り出す手段と、 から成る増幅回路。1. A first constant current source for generating a first constant current, an NPN type first transistor having an emitter connected to the first constant current source, and a base of the first transistor. A PNP type second transistor commonly connected to the input terminal, a second constant current source for generating a constant current having a predetermined relationship with the first constant current, and an emitter for the second constant current source. Is connected to the NPN type third transistor, a PNP type third transistor in which the third transistor and the bases are connected to each other, the emitter is connected to a power supply line through a resistor, and the collector is connected to the emitter of the second transistor. An amplifier circuit comprising: a fourth transistor; and means for extracting an output from the first transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308413A JPH0693583B2 (en) | 1988-12-06 | 1988-12-06 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308413A JPH0693583B2 (en) | 1988-12-06 | 1988-12-06 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02154508A JPH02154508A (en) | 1990-06-13 |
| JPH0693583B2 true JPH0693583B2 (en) | 1994-11-16 |
Family
ID=17980762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308413A Expired - Fee Related JPH0693583B2 (en) | 1988-12-06 | 1988-12-06 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693583B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200610A (en) * | 1982-05-18 | 1983-11-22 | Sony Corp | Buffer circuit |
-
1988
- 1988-12-06 JP JP63308413A patent/JPH0693583B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02154508A (en) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237414A (en) | High impedance output current source | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JP2542623B2 (en) | Current mirror circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH027552B2 (en) | ||
| US4034306A (en) | D.C. amplifier for use with low supply voltage | |
| JPH0693583B2 (en) | Amplifier circuit | |
| US6774723B2 (en) | Output stage with stable quiescent current | |
| JPS6016126B2 (en) | cascode circuit | |
| JP2901441B2 (en) | Buffer amplifier | |
| US4356455A (en) | Amplifier | |
| JPH0716138B2 (en) | Amplifier circuit device | |
| JPS63184408A (en) | Transistor bias circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JPH0145766B2 (en) | ||
| JP3255226B2 (en) | Voltage controlled amplifier | |
| JP2614272B2 (en) | Filter circuit | |
| JP3381100B2 (en) | amplifier | |
| US3952259A (en) | Gain control apparatus | |
| JP3294355B2 (en) | Current source circuit | |
| KR840001120B1 (en) | amplifier | |
| JP3309878B2 (en) | Amplifier | |
| JPS62117403A (en) | Current mirror circuit | |
| JP3127572B2 (en) | Drive circuit | |
| JP2865296B2 (en) | Gain control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |