JPH0690225B2 - 補償回路網の適正補償指示装置 - Google Patents
補償回路網の適正補償指示装置Info
- Publication number
- JPH0690225B2 JPH0690225B2 JP61290309A JP29030986A JPH0690225B2 JP H0690225 B2 JPH0690225 B2 JP H0690225B2 JP 61290309 A JP61290309 A JP 61290309A JP 29030986 A JP29030986 A JP 29030986A JP H0690225 B2 JPH0690225 B2 JP H0690225B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- compensation
- output
- network
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 33
- 239000000523 sample Substances 0.000 description 30
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Measuring Leads Or Probes (AREA)
- Networks Using Active Elements (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばオシロスコープの減衰プローブ回路網
のような調整可能な周波数補償回路網が適正に補償され
たことを指示する装置に関するものである。
のような調整可能な周波数補償回路網が適正に補償され
たことを指示する装置に関するものである。
減衰プローブは、一般にイシロスコープに付属するもの
であるが、任意の電子試験測定機器に広帯域入力信号を
正確に結合する手段としても用いられる。
であるが、任意の電子試験測定機器に広帯域入力信号を
正確に結合する手段としても用いられる。
典型的な減衰プローブ回路網は、プローブチップ及び接
地間に直列接続された抵抗値が所定比の2個の抵抗と、
両抵抗にそれぞれ並列に接続された2個のコンデンサと
を有する(第1図参照)。プローブの出力は、両抵抗の
接続点から取出される。したがって、両抵抗の一方はプ
ローブチップとプローブの出力端との間に直列に接続さ
れ、他方は分路(並列)抵抗となる。同様に、両コンデ
ンサの一方は直列コンデンサ、他方は並列コンデンサで
ある。両抵抗の抵抗値の比はその回路網のDC及び低周波
信号の減衰比を決定し、両コンデンサの容量値の比は回
路網の高周波AC特性を決定する。コンデンサのインピー
ダンスは周波数に依存するので、目的の信号周波数範囲
にわたって一定の減衰比を得るためには、プローブ回路
網の相対的容量値を調整する必要がある。減衰プローブ
の相対的容量値の調整操作は、(周波数)補償と呼ばれ
ている。調整可能な減衰プローブ回路網の適正な補償を
指示する装置は、米国特許第4,253,057号(特開昭55-14
7368号に対応)に開示されている。この米国特許の場
合、直列抵抗及び直列コンデンサはプローブ自体に内蔵
され、分路抵抗は機器の入力増幅器段の一部になってお
り、並列コンデンサは、入力増幅器段内の固定コンデン
サとプローブ内の可変コンデンサとから成る(第1図参
照)。この米国特許の装置においては、プローブ回路網
に方形波が印加され、プローブ回路網の出力端の信号ピ
ーク値が、先に検出・記憶された基準値と比較されるよ
うになっている。
地間に直列接続された抵抗値が所定比の2個の抵抗と、
両抵抗にそれぞれ並列に接続された2個のコンデンサと
を有する(第1図参照)。プローブの出力は、両抵抗の
接続点から取出される。したがって、両抵抗の一方はプ
ローブチップとプローブの出力端との間に直列に接続さ
れ、他方は分路(並列)抵抗となる。同様に、両コンデ
ンサの一方は直列コンデンサ、他方は並列コンデンサで
ある。両抵抗の抵抗値の比はその回路網のDC及び低周波
信号の減衰比を決定し、両コンデンサの容量値の比は回
路網の高周波AC特性を決定する。コンデンサのインピー
ダンスは周波数に依存するので、目的の信号周波数範囲
にわたって一定の減衰比を得るためには、プローブ回路
網の相対的容量値を調整する必要がある。減衰プローブ
の相対的容量値の調整操作は、(周波数)補償と呼ばれ
ている。調整可能な減衰プローブ回路網の適正な補償を
指示する装置は、米国特許第4,253,057号(特開昭55-14
7368号に対応)に開示されている。この米国特許の場
合、直列抵抗及び直列コンデンサはプローブ自体に内蔵
され、分路抵抗は機器の入力増幅器段の一部になってお
り、並列コンデンサは、入力増幅器段内の固定コンデン
サとプローブ内の可変コンデンサとから成る(第1図参
照)。この米国特許の装置においては、プローブ回路網
に方形波が印加され、プローブ回路網の出力端の信号ピ
ーク値が、先に検出・記憶された基準値と比較されるよ
うになっている。
上記米国特許に開示された装置を実施する上での問題
は、補償不足状態から調整を始めなければならないた
め、操作者は予め可変コンデンサをその最小容量値にセ
ットする必要があることである。また、補償(可変)コ
ンデンサを調整するとき、電荷の再分布によって補償コ
ンデンサ両端間に誤差電圧が発生し、誤った補償指示を
生じる虞れがある。更に、記憶された基準値は補償コン
デンサを補償不足状態へ調整することにより検出される
が、補償コンデンサの両端電圧が誤差を含む可能性があ
るため、基準値も誤差を含み易いという問題もある。
は、補償不足状態から調整を始めなければならないた
め、操作者は予め可変コンデンサをその最小容量値にセ
ットする必要があることである。また、補償(可変)コ
ンデンサを調整するとき、電荷の再分布によって補償コ
ンデンサ両端間に誤差電圧が発生し、誤った補償指示を
生じる虞れがある。更に、記憶された基準値は補償コン
デンサを補償不足状態へ調整することにより検出される
が、補償コンデンサの両端電圧が誤差を含む可能性があ
るため、基準値も誤差を含み易いという問題もある。
したがって、本発明は、周波数補償回路網が適正に補償
されたことを高精度で操作者に指示(表示)することが
できる適正補償指示装置を提供することを目的とする。
されたことを高精度で操作者に指示(表示)することが
できる適正補償指示装置を提供することを目的とする。
本発明による、予め定められた時定数を有する調整可能
な周波数補償回路網の適正な補償を指示する装置は、一
定の基準電圧を発生する電圧源を有する。この定電圧源
を例えばゲートの一方の入力端に接続し、ゲートの出力
端を周波数補償回路網に接続する。ゲートの他方の入力
端には、ゲートイネーブル回路を接続する。ゲートイネ
ーブル回路の第1動作モードでは、周波数補償回路網の
時定数より充分長い時間、ゲートの一方の入力端に印加
された基準電圧をその出力端に導通させ、これを補償回
路網に印加する。ゲートイネーブル回路の第2動作モー
ドでは、基準電圧が周波数補償回路網に断続的に印加さ
れるようにゲートを交互にオン・オフさせる。この第2
動作モードで基準電圧が周波数補償回路網に印加される
時間幅は、周波数補償回路網の時定数より短くするが、
長くしてもよい。基準電圧が補償回路網に印加される期
間内の補償回路網のピーク出力電圧は、補償回路網が適
正に調整されているときのみ、第1動作モードでの出力
電圧に等しくなる。
な周波数補償回路網の適正な補償を指示する装置は、一
定の基準電圧を発生する電圧源を有する。この定電圧源
を例えばゲートの一方の入力端に接続し、ゲートの出力
端を周波数補償回路網に接続する。ゲートの他方の入力
端には、ゲートイネーブル回路を接続する。ゲートイネ
ーブル回路の第1動作モードでは、周波数補償回路網の
時定数より充分長い時間、ゲートの一方の入力端に印加
された基準電圧をその出力端に導通させ、これを補償回
路網に印加する。ゲートイネーブル回路の第2動作モー
ドでは、基準電圧が周波数補償回路網に断続的に印加さ
れるようにゲートを交互にオン・オフさせる。この第2
動作モードで基準電圧が周波数補償回路網に印加される
時間幅は、周波数補償回路網の時定数より短くするが、
長くしてもよい。基準電圧が補償回路網に印加される期
間内の補償回路網のピーク出力電圧は、補償回路網が適
正に調整されているときのみ、第1動作モードでの出力
電圧に等しくなる。
第1図は本発明の実施例を示すブロック図、第2図はそ
の動作を示す波形図である。減衰プローブ(12)は、電
子機器の入力バッファ増幅器段(14)に接続されてい
る。電子機器の他の部分は、図示していない。プローブ
(12)の適正な補償を判定するために、増幅器段(14)
の出力端をピーク検出器(44)に接続する。プローブ
(12)の補償状態を調整するために用いる信号は、信号
源(10)からプローブチップに印加される。
の動作を示す波形図である。減衰プローブ(12)は、電
子機器の入力バッファ増幅器段(14)に接続されてい
る。電子機器の他の部分は、図示していない。プローブ
(12)の適正な補償を判定するために、増幅器段(14)
の出力端をピーク検出器(44)に接続する。プローブ
(12)の補償状態を調整するために用いる信号は、信号
源(10)からプローブチップに印加される。
入力バッファ増幅器段(14)は増幅器(30)を有し、そ
の入力インピーダンスは、互いに並列接続された分路抵
抗(34)及び並列コンデンサ(36)によって決まる。抵
抗(34)の値は例えば1MΩであり、コンデンサ(36)の
値は所定の入力時定数が得られるように選ぶが、一般に
コンデンサ(36)の値は小さく、従来の機器ではその値
は15〜20pFである。
の入力インピーダンスは、互いに並列接続された分路抵
抗(34)及び並列コンデンサ(36)によって決まる。抵
抗(34)の値は例えば1MΩであり、コンデンサ(36)の
値は所定の入力時定数が得られるように選ぶが、一般に
コンデンサ(36)の値は小さく、従来の機器ではその値
は15〜20pFである。
減衰プローブ(12)は、直列抵抗(20)、固定直列コン
デンサ(22)及び可変並列コンデンサ(24)を有する。
抵抗(20)の値は、分路抵抗(34)と共に適当な分圧比
が得られるように選定する。例えば、プローブ(12)の
所望減衰比が10:1の場合、その出力電圧を入力電圧の10
分の1にするには、直列抵抗(20)の抵抗値を分路抵抗
(34)の抵抗値の9倍とすればよい。プローブ(12)を
通過する信号は、その周波数の変化と共に減衰比が変動
すると、歪みを生じる。このような歪みがない平坦な周
波数応答を得るためには、プローブ(12)の時定数を入
力バッファ増幅器段(14)の時定数と整合する必要があ
る。時定数を適正に整合させるためには、コンデンサ
(36)の値に対し、コンデンサ(22)と(24)の値によ
る容量分割比を適正にすればよい。
デンサ(22)及び可変並列コンデンサ(24)を有する。
抵抗(20)の値は、分路抵抗(34)と共に適当な分圧比
が得られるように選定する。例えば、プローブ(12)の
所望減衰比が10:1の場合、その出力電圧を入力電圧の10
分の1にするには、直列抵抗(20)の抵抗値を分路抵抗
(34)の抵抗値の9倍とすればよい。プローブ(12)を
通過する信号は、その周波数の変化と共に減衰比が変動
すると、歪みを生じる。このような歪みがない平坦な周
波数応答を得るためには、プローブ(12)の時定数を入
力バッファ増幅器段(14)の時定数と整合する必要があ
る。時定数を適正に整合させるためには、コンデンサ
(36)の値に対し、コンデンサ(22)と(24)の値によ
る容量分割比を適正にすればよい。
信号源(10)は、直流出力電圧Vrefを発生する電圧源
(80)、ゲートイネーブル回路(82)及びNANDゲート
(84)から成る。直流出力電圧Vrefは、基準となるもの
ではあるが正確な値である必要はなく、その電圧が時間
的に安定であって補償動作中に変動しなければよい。ゲ
ートイネーブル回路(82)は、2つの動作モードを有
し、制御器(86)から発生される制御信号に応じていず
れかの動作モードで動作する。第1動作モードでは、ゲ
ートイネーブル回路(82)は論理レベル「0」の一定出
力を発生し、NANDゲート(84)はその出力端に一定の直
流出力電圧Vref(第2図波形A参照)を出力する。この
電圧はプローブ(12)に印加され、増幅器(30)の入力
端には定電圧Vpeak(第2図波形B参照)となって現わ
れる。電圧Vrefは一定なので、Vpeakの値は、抵抗(2
0)及び(34)の抵抗値の比のみによって決まり、コン
デンサ(22),(24),(36)の値には影響されない。
増幅器(30)の出力電圧は、ピーク検出器(44)に印加
される。
(80)、ゲートイネーブル回路(82)及びNANDゲート
(84)から成る。直流出力電圧Vrefは、基準となるもの
ではあるが正確な値である必要はなく、その電圧が時間
的に安定であって補償動作中に変動しなければよい。ゲ
ートイネーブル回路(82)は、2つの動作モードを有
し、制御器(86)から発生される制御信号に応じていず
れかの動作モードで動作する。第1動作モードでは、ゲ
ートイネーブル回路(82)は論理レベル「0」の一定出
力を発生し、NANDゲート(84)はその出力端に一定の直
流出力電圧Vref(第2図波形A参照)を出力する。この
電圧はプローブ(12)に印加され、増幅器(30)の入力
端には定電圧Vpeak(第2図波形B参照)となって現わ
れる。電圧Vrefは一定なので、Vpeakの値は、抵抗(2
0)及び(34)の抵抗値の比のみによって決まり、コン
デンサ(22),(24),(36)の値には影響されない。
増幅器(30)の出力電圧は、ピーク検出器(44)に印加
される。
ピーク検出器(44)は、増幅器(30)の出力信号を受け
る比較器(50)及びデジタル・アナログ変換器(DAC)
(54)から成る。DAC(54)は、制御器(86)からデジ
タル信号を受けてアナログ信号に変換する。このアナロ
グ信号は、比較器(50)の閾(しきい)値入力端に印加
される。比較器(50)は、増幅器(30)からの入力信号
電圧がDAC(54)からの閾値電圧より低ければ論理
「0」、高ければ論理「1」の出力信号を生じて制御器
(86)に送る。もし等しければ、論理「0」と論理
「1」の間を往復する発振出力を生じる。制御器(86)
は、比較器(50)の出力が論理「1」か「0」かに応じ
て光源(70u)又は(70o)を発光させる。比較器(50)
の出力が発振する場合、両方の光源が発光する。したが
って、これらの光源は比較器(50)から受けた信号の種
類に応じて可視表示をすることになる。
る比較器(50)及びデジタル・アナログ変換器(DAC)
(54)から成る。DAC(54)は、制御器(86)からデジ
タル信号を受けてアナログ信号に変換する。このアナロ
グ信号は、比較器(50)の閾(しきい)値入力端に印加
される。比較器(50)は、増幅器(30)からの入力信号
電圧がDAC(54)からの閾値電圧より低ければ論理
「0」、高ければ論理「1」の出力信号を生じて制御器
(86)に送る。もし等しければ、論理「0」と論理
「1」の間を往復する発振出力を生じる。制御器(86)
は、比較器(50)の出力が論理「1」か「0」かに応じ
て光源(70u)又は(70o)を発光させる。比較器(50)
の出力が発振する場合、両方の光源が発光する。したが
って、これらの光源は比較器(50)から受けた信号の種
類に応じて可視表示をすることになる。
第1動作モードでは、制御器(86)は、比較器(50)の
出力信号が発振する(すなわち、入力信号電圧が閾値電
圧に等しくなる)まで閾値電圧を単調に増加させる。実
際には、比較器(50)の出力の発振を引き起こす入力信
号電圧値には或る幅があり、その幅の大きさは比較器
(50)の感度によって決まる。この値の幅は、窓(ウイ
ンドウ)の働きをする。制御器(86)は、比較器(50)
の出力が発振すると、DAC(54)へ供給しているデジタ
ル信号をラッチしてその閾値電圧を一定に保持する。次
に、制御器(86)は信号源(10)をその第2動作モード
に切換える。このモードでは、ゲートイネーブル回路
(82)は交互に高及び低論理レベルを発生する。よっ
て、回路(80)の出力電圧は、NANDゲート(84)によっ
てチョップされる。このようにして、電圧Vrefはプロー
ブ(12)へ断続的に印加され、プローブ回路網(12)は
方形波パルス入力信号を受ける。方形波の立上がり及び
立下がり時間は、それぞれプローブ回路網の時定数の約
1/10〜1/5である。ゲートイネーブル回路(82)の出力
信号の周期及びデューティ・サイクルは、ゲート(84)
の出力信号が、抵抗(20),(34)及びコンデンサ(2
2),(24),(36)を含む回路網の時定数より短い時
間の間電圧Vrefになるように選定する。こうすると、コ
ンデンサ(24)の値が適当で回路網が適正に補償されて
いない限り、増幅器(30)の入力端の電圧レベルがVref
電圧期間(NANDゲート(84)の出力電圧がVrefである期
間)内に値Vpeakに達しえないことになる。制御器(8
6)は、第2動作モードにおいて、ゲート(84)の出力
信号AがVrefになる期間中のみ比較器(50)の出力論理
状態を検出し、その論理状態の「1」又は「0」に応じ
てそれぞれ光源(70u)又は(70o)を発光させる。光源
(70u),(70o)の一方のみが発光しているとき、操作
者は、どちらの光源が発光しているかを識別し、どちら
が発光しているかに応じてコンデンサ(24)の容量を増
加又は減少させ、最終的に両方の光源が発光する(すな
わち、プローブ回路網が適正補償される)ようにする。
出力信号が発振する(すなわち、入力信号電圧が閾値電
圧に等しくなる)まで閾値電圧を単調に増加させる。実
際には、比較器(50)の出力の発振を引き起こす入力信
号電圧値には或る幅があり、その幅の大きさは比較器
(50)の感度によって決まる。この値の幅は、窓(ウイ
ンドウ)の働きをする。制御器(86)は、比較器(50)
の出力が発振すると、DAC(54)へ供給しているデジタ
ル信号をラッチしてその閾値電圧を一定に保持する。次
に、制御器(86)は信号源(10)をその第2動作モード
に切換える。このモードでは、ゲートイネーブル回路
(82)は交互に高及び低論理レベルを発生する。よっ
て、回路(80)の出力電圧は、NANDゲート(84)によっ
てチョップされる。このようにして、電圧Vrefはプロー
ブ(12)へ断続的に印加され、プローブ回路網(12)は
方形波パルス入力信号を受ける。方形波の立上がり及び
立下がり時間は、それぞれプローブ回路網の時定数の約
1/10〜1/5である。ゲートイネーブル回路(82)の出力
信号の周期及びデューティ・サイクルは、ゲート(84)
の出力信号が、抵抗(20),(34)及びコンデンサ(2
2),(24),(36)を含む回路網の時定数より短い時
間の間電圧Vrefになるように選定する。こうすると、コ
ンデンサ(24)の値が適当で回路網が適正に補償されて
いない限り、増幅器(30)の入力端の電圧レベルがVref
電圧期間(NANDゲート(84)の出力電圧がVrefである期
間)内に値Vpeakに達しえないことになる。制御器(8
6)は、第2動作モードにおいて、ゲート(84)の出力
信号AがVrefになる期間中のみ比較器(50)の出力論理
状態を検出し、その論理状態の「1」又は「0」に応じ
てそれぞれ光源(70u)又は(70o)を発光させる。光源
(70u),(70o)の一方のみが発光しているとき、操作
者は、どちらの光源が発光しているかを識別し、どちら
が発光しているかに応じてコンデンサ(24)の容量を増
加又は減少させ、最終的に両方の光源が発光する(すな
わち、プローブ回路網が適正補償される)ようにする。
このように、第1図の実施例では、第1動作モードにお
いて比較器(50)の非反転入力端の入力電圧と反転入力
端に供給する閾値電圧とを等しく設定し、第2動作モー
ドにおいてはその閾値をそのまま維持すればよいので、
従来のように、閾値電圧を発生するために補償用のコン
デンサ(24)を調整する必要が全くないことに留意され
たい。したがって、コンデンサ(24)における電荷の変
位による閾値電圧の誤差は生じない。また、コンデンサ
(24)をその最小容量値に調整する必要もなく、したが
って、その容量の変化率が小さくできる。
いて比較器(50)の非反転入力端の入力電圧と反転入力
端に供給する閾値電圧とを等しく設定し、第2動作モー
ドにおいてはその閾値をそのまま維持すればよいので、
従来のように、閾値電圧を発生するために補償用のコン
デンサ(24)を調整する必要が全くないことに留意され
たい。したがって、コンデンサ(24)における電荷の変
位による閾値電圧の誤差は生じない。また、コンデンサ
(24)をその最小容量値に調整する必要もなく、したが
って、その容量の変化率が小さくできる。
本発明は、以上説明した特定の装置に限定されるもので
はなく、本発明の要旨を逸脱することなく種々の変形・
変更を行うことが可能である。例えば、DAC(54)から
単一の閾値電圧を受け2つの定まった出力状態を有する
単純な比較器(50)の代わりに、DAC(54)から2つの
閾値電圧を受け3つの定まった出力状態を有するウイン
ドウ比較器を用いることもできる。ウインドウ比較器を
用いれば、制御器によって2閾値間の差を調整すること
が可能になる。増幅器(30)の出力信号をデジタル信号
に変換すると共にデジタル比較器を用いることにより、
デジタル的に比較を行うこともできる。このようなデジ
タル比較器は、その入力端に受けるデジタル信号間の関
係に基づいて3つの定まって出力状態をもつものとする
ことができる。デジタル比較器が定めるウインドウの大
きさは、少なくとも1個の「ドントケア」ビットを用い
ることによって拡大することができる。更に、パルス列
のVref電圧期間をプローブ回路網の時定数より長くする
と、パルス列の各パルスの最初のトランジション(立上
がり又は立下がり)から1時定数時間内の比較器の出力
を調べることにより、パルス列のVref電圧期間が時定数
より短い場合と同じ結果を得ることができる。第2動作
モードにおいて信号源(10)の発生する信号の負のピー
クが既知の非ゼロ値であれば、増幅器(30)の出力電圧
の正のピーク値を閾値電圧と比較する必要はない。信号
源(10)からプローブ回路網の入力端に印加される電圧
は、NANDゲート(84)の内部の高及び低の出力基準電圧
であってもよい。信号源(10)の所望の出力信号を得る
のに、NANDゲート(84)以外の他のスイッチング手段を
用いてもよい。
はなく、本発明の要旨を逸脱することなく種々の変形・
変更を行うことが可能である。例えば、DAC(54)から
単一の閾値電圧を受け2つの定まった出力状態を有する
単純な比較器(50)の代わりに、DAC(54)から2つの
閾値電圧を受け3つの定まった出力状態を有するウイン
ドウ比較器を用いることもできる。ウインドウ比較器を
用いれば、制御器によって2閾値間の差を調整すること
が可能になる。増幅器(30)の出力信号をデジタル信号
に変換すると共にデジタル比較器を用いることにより、
デジタル的に比較を行うこともできる。このようなデジ
タル比較器は、その入力端に受けるデジタル信号間の関
係に基づいて3つの定まって出力状態をもつものとする
ことができる。デジタル比較器が定めるウインドウの大
きさは、少なくとも1個の「ドントケア」ビットを用い
ることによって拡大することができる。更に、パルス列
のVref電圧期間をプローブ回路網の時定数より長くする
と、パルス列の各パルスの最初のトランジション(立上
がり又は立下がり)から1時定数時間内の比較器の出力
を調べることにより、パルス列のVref電圧期間が時定数
より短い場合と同じ結果を得ることができる。第2動作
モードにおいて信号源(10)の発生する信号の負のピー
クが既知の非ゼロ値であれば、増幅器(30)の出力電圧
の正のピーク値を閾値電圧と比較する必要はない。信号
源(10)からプローブ回路網の入力端に印加される電圧
は、NANDゲート(84)の内部の高及び低の出力基準電圧
であってもよい。信号源(10)の所望の出力信号を得る
のに、NANDゲート(84)以外の他のスイッチング手段を
用いてもよい。
(a)第2動作モードにおいて補償コンデンサの補償状
態が最適状態、補償過多状態又は補償不足状態の何れで
あるかを指示できるので、補償コンデンサの初期設定状
態に無関係に最短時間で最適補償状態に容易に調整可能
となる。
態が最適状態、補償過多状態又は補償不足状態の何れで
あるかを指示できるので、補償コンデンサの初期設定状
態に無関係に最短時間で最適補償状態に容易に調整可能
となる。
(b)よって、補償コンデンサを大幅に調整する必要が
なく、補償コンデンサの蓄積電荷の変化に起因する誤差
等が生じない。
なく、補償コンデンサの蓄積電荷の変化に起因する誤差
等が生じない。
(c)閾値電圧は、第1動作モードで直流電圧Vrefに等
しく設定し、第2動作モードでは、その電圧値を維持す
るだけでよいので、補償状態の影響を受けることがな
く、誤差が生じない。
しく設定し、第2動作モードでは、その電圧値を維持す
るだけでよいので、補償状態の影響を受けることがな
く、誤差が生じない。
(d)閾値電圧は、補償の都度設定されるので、直流出
力電圧Vrefが経年変化等により変化しても各補償動作中
のみ安定であれば足り、高精度の電源を必要としない。
力電圧Vrefが経年変化等により変化しても各補償動作中
のみ安定であれば足り、高精度の電源を必要としない。
第1図は本発明の実施例を示すブロック図、第2図は第
1図の装置の動作を示す波形図である。 図中、(10)は信号源、(12)は減衰プローブ(調整可
能な周波数補償回路網)、(50)は比較手段、(54)は
閾値電圧発生手段、(70)は指示手段、(86)は制御手
段を示す。
1図の装置の動作を示す波形図である。 図中、(10)は信号源、(12)は減衰プローブ(調整可
能な周波数補償回路網)、(50)は比較手段、(54)は
閾値電圧発生手段、(70)は指示手段、(86)は制御手
段を示す。
Claims (1)
- 【請求項1】調整可能な周波数補償回路網が適正に補償
されたことを指示する適正補償指示装置であって、 上記周波数補償回路網に直流電圧を供給する第1動作モ
ード又は上記直流電圧をピーク値にもつ複数の矩形パル
ス列を供給する第2動作モードの何れかで動作する信号
源と、 上記周波数補償回路網の出力電圧を可変閾値電圧と比較
する比較手段と、 上記可変閾値電圧を発生する閾値電圧発生手段と、 上記周波数補償回路網の補償状態が最適状態、補償過多
状態又は補償不足状態の何れかであるかを指示する指示
手段と、 上記比較手段の出力状態に応じて、上記閾値電圧及び上
記指示手段を制御する制御手段とを具え、 上記閾値電圧は上記第1動作モードの時に上記周波数補
償回路網の出力電圧にほぼ等しく設定され、上記第2動
作モードの時にも不変であることを特徴とする適正補償
指示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/812,481 US4719408A (en) | 1985-12-23 | 1985-12-23 | Apparatus for indicating proper compensation of an adjustable frequency compensation network |
US812481 | 1991-12-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62153779A JPS62153779A (ja) | 1987-07-08 |
JPH0690225B2 true JPH0690225B2 (ja) | 1994-11-14 |
Family
ID=25209694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61290309A Expired - Lifetime JPH0690225B2 (ja) | 1985-12-23 | 1986-12-05 | 補償回路網の適正補償指示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4719408A (ja) |
EP (1) | EP0227248A3 (ja) |
JP (1) | JPH0690225B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094042A (en) * | 1998-01-30 | 2000-07-25 | Agilent Technologies | Probe compensation for losses in a probe cable |
US6064312A (en) * | 1998-07-31 | 2000-05-16 | Hewlett-Packard Company | Method and apparatus for automatic verification of measurement probe functionality and compensation |
US6623509B2 (en) * | 2000-12-14 | 2003-09-23 | Core Medical, Inc. | Apparatus and methods for sealing vascular punctures |
EP2026479A1 (de) * | 2007-08-17 | 2009-02-18 | Leica Geosystems AG | Transimpedanzverstärkerschaltung für einen Photodetektor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3419799A (en) * | 1965-09-21 | 1968-12-31 | Western Electric Co | System for testing and adjusting electrical filters having a signal burst transmitting means |
US4070615A (en) * | 1976-05-12 | 1978-01-24 | Tektronix, Inc. | Compensation indicator for attenuation probe |
US4091381A (en) * | 1976-07-02 | 1978-05-23 | Rockwell International Corporation | Digital indication for selectable impedance circuit |
US4490713A (en) * | 1978-11-17 | 1984-12-25 | Burr-Brown Inc. | Microprocessor supervised analog-to-digital converter |
US4253057A (en) * | 1979-04-26 | 1981-02-24 | Tektronix, Inc. | Compensation indicator for attenuation probe |
-
1985
- 1985-12-23 US US06/812,481 patent/US4719408A/en not_active Expired - Fee Related
-
1986
- 1986-10-21 EP EP86308183A patent/EP0227248A3/en not_active Withdrawn
- 1986-12-05 JP JP61290309A patent/JPH0690225B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62153779A (ja) | 1987-07-08 |
EP0227248A3 (en) | 1988-08-17 |
EP0227248A2 (en) | 1987-07-01 |
US4719408A (en) | 1988-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101120492B1 (ko) | D급 증폭기 | |
US5576628A (en) | Method and apparatus to measure capacitance | |
US7010419B2 (en) | Signal processor | |
JPH0528002B2 (ja) | ||
JP3974662B2 (ja) | 超音波白内障乳化吸引法のための多周波数位相検出器 | |
US4284906A (en) | Constant amplitude variable frequency synchronized linear ramp generator | |
JPH0690225B2 (ja) | 補償回路網の適正補償指示装置 | |
JP2000151409A (ja) | アナログ―ディジタル変換器装置および勾配増幅器の調節装置 | |
JP2633911B2 (ja) | 進行波管用ヘリックス切り換え電力源 | |
JPH0666665B2 (ja) | 傾斜信号校正方法及びデジタル・タイム・ベース回路 | |
US5146224A (en) | Ac signal generating apparatus for voltage and current standard | |
JPH0611469Y2 (ja) | プローブ周波数特性補償装置 | |
JP3558054B2 (ja) | インピーダンス整合回路 | |
JP2005091206A (ja) | パルス時間幅測定装置及びパルス時間幅測定方法 | |
CA1215139A (en) | Frequency to current converter circuit | |
JPH09178820A (ja) | Dc電圧印加装置 | |
JP3083033B2 (ja) | 測定装置 | |
US11385261B2 (en) | Test and measurement instrument having overpulsed power supply and controlled slew rate | |
JPH07264022A (ja) | プログラマブル遅延発生装置 | |
KR0179167B1 (ko) | 전압제어 발진기 | |
JPH07244063A (ja) | 時間比率検出回路 | |
JP3254897B2 (ja) | A/d変換装置 | |
JPH04219013A (ja) | パルス幅調整回路 | |
JP2000278097A (ja) | パルス発振回路 | |
JPH07146335A (ja) | Icテスタ |