JPH0685327A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JPH0685327A JPH0685327A JP4233244A JP23324492A JPH0685327A JP H0685327 A JPH0685327 A JP H0685327A JP 4233244 A JP4233244 A JP 4233244A JP 23324492 A JP23324492 A JP 23324492A JP H0685327 A JPH0685327 A JP H0685327A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- optical semiconductor
- optical
- smd
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000007747 plating Methods 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 基板等への実装時、複数の受発光素子が高精
度に実装されるＳＭＤ光半導体装置を得る光半導体装置
の製造方法を提供する 【構成】 立体メッキパターン７’を複数個の光学素子
３が電気的に接続されるように形成し、分割カット時に
複数個の光学素子３を連結一体化するようカットしてな
ることを特徴とする。
度に実装されるＳＭＤ光半導体装置を得る光半導体装置
の製造方法を提供する 【構成】 立体メッキパターン７’を複数個の光学素子
３が電気的に接続されるように形成し、分割カット時に
複数個の光学素子３を連結一体化するようカットしてな
ることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、立体電極を施したリー
ドレスタイプの面実装型光半導体装置の製造方法に関す
る。
ドレスタイプの面実装型光半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】従来の技術について図４乃至図６を参照
して説明する。図４及び図５は、従来のリードレスタイ
プの面実装型光半導体装置（以下、ＳＭＤ光半導体装置
と記す）の製造工程を示す平面図、図６（ａ）は完成し
たＳＭＤ光半導体装置の平面図、図６（ｂ），（ｃ）は
それぞれ、図６（ａ）のＡ−Ａ’断面図及びＢ−Ｂ’断
面図である。
して説明する。図４及び図５は、従来のリードレスタイ
プの面実装型光半導体装置（以下、ＳＭＤ光半導体装置
と記す）の製造工程を示す平面図、図６（ａ）は完成し
たＳＭＤ光半導体装置の平面図、図６（ｂ），（ｃ）は
それぞれ、図６（ａ）のＡ−Ａ’断面図及びＢ−Ｂ’断
面図である。
【０００３】図４に示すように、樹脂基板１には、立体
電極を形成するスルーホールメッキ部２及び受発光素子
３を搭載するためのヘッダー部４、前記受発光素子３を
Ａｕワイヤ５で結線するための２ｎｄ部６からなるメッ
キパターン７を形成している。この樹脂基板１のヘッダ
ー部４に受発光素子３をダイボンドし、次いでこの受発
光素子３と２ｎｄ部６をＡｕワイヤ５で結線する。
電極を形成するスルーホールメッキ部２及び受発光素子
３を搭載するためのヘッダー部４、前記受発光素子３を
Ａｕワイヤ５で結線するための２ｎｄ部６からなるメッ
キパターン７を形成している。この樹脂基板１のヘッダ
ー部４に受発光素子３をダイボンドし、次いでこの受発
光素子３と２ｎｄ部６をＡｕワイヤ５で結線する。
【０００４】次に、図５に示すように、複数の受発光素
子３を横一列に覆うようにして、透光性樹脂８を用いて
トランスファーモールドする。この際、各受発光素子３
上にレンズ９を形成するようにする。その後、ダイシン
グライン１０の位置で分割カットすることにより図６
（ａ）乃至（ｃ）に示すような単独のＳＭＤ光半導体装
置が完成する。
子３を横一列に覆うようにして、透光性樹脂８を用いて
トランスファーモールドする。この際、各受発光素子３
上にレンズ９を形成するようにする。その後、ダイシン
グライン１０の位置で分割カットすることにより図６
（ａ）乃至（ｃ）に示すような単独のＳＭＤ光半導体装
置が完成する。
【０００５】
【発明が解決しようとする課題】ところで、従来方法に
よって得られた単独のＳＭＤ光半導体装置を複数個、基
板等に並べて実装使用する場合があるが、この際には個
々のＳＭＤ光半導体装置の位置ずれが生じ高精度の実装
位置を得ることは困難であった。また、その場合、各Ｓ
ＭＤ光半導体装置の電極すべてについてそれぞれ半田付
を行う必要があり、手間がかかりコストアップにつなが
っていた。
よって得られた単独のＳＭＤ光半導体装置を複数個、基
板等に並べて実装使用する場合があるが、この際には個
々のＳＭＤ光半導体装置の位置ずれが生じ高精度の実装
位置を得ることは困難であった。また、その場合、各Ｓ
ＭＤ光半導体装置の電極すべてについてそれぞれ半田付
を行う必要があり、手間がかかりコストアップにつなが
っていた。
【０００６】そこで、本発明の目的は、複数の受発光素
子を基板等へ実装する時、各受発光素子の実装を高精度
に位置決めできるとともに、実装工程を簡略化できる光
半導体装置の製造方法を提供することにある。
子を基板等へ実装する時、各受発光素子の実装を高精度
に位置決めできるとともに、実装工程を簡略化できる光
半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に本発明は、樹脂基板に立体メッキパターンを形成し、
該立体メッキパターンに複数個の光学素子を搭載し、そ
の後前記各光学素子をモールドした後分割カットしてリ
ードレスタイプの面実装型光半導体装置を製造する光半
導体装置の製造方法において、前記立体メッキパターン
は前記複数個の光学素子を電気的に接続するように形成
されてなり、前記分割カット時に前記複数個の光学素子
を連結一体化するようカットしてなることを特徴とす
る。
に本発明は、樹脂基板に立体メッキパターンを形成し、
該立体メッキパターンに複数個の光学素子を搭載し、そ
の後前記各光学素子をモールドした後分割カットしてリ
ードレスタイプの面実装型光半導体装置を製造する光半
導体装置の製造方法において、前記立体メッキパターン
は前記複数個の光学素子を電気的に接続するように形成
されてなり、前記分割カット時に前記複数個の光学素子
を連結一体化するようカットしてなることを特徴とす
る。
【０００８】
【作用】本発明による光半導体装置の製造方法は、上記
のような方法であるので、これによって得られるＳＭＤ
光半導体装置は、各光学素子が同一樹脂基板上に一体的
に搭載されることとなり、基板等への実装時には各光学
素子の位置がばらつくことなく、高精度の位置合わせが
できる。さらに、各光学素子はパターンによって電気的
に接続されているので、基板への実装時、従来のように
各光学素子ごとにすべての電極を半田付する必要はない
ので、工程数の低減化、コストダウンを図れる。
のような方法であるので、これによって得られるＳＭＤ
光半導体装置は、各光学素子が同一樹脂基板上に一体的
に搭載されることとなり、基板等への実装時には各光学
素子の位置がばらつくことなく、高精度の位置合わせが
できる。さらに、各光学素子はパターンによって電気的
に接続されているので、基板への実装時、従来のように
各光学素子ごとにすべての電極を半田付する必要はない
ので、工程数の低減化、コストダウンを図れる。
【０００９】
【実施例】本発明の一実施例について、図１乃至図３を
参照して説明する。
参照して説明する。
【００１０】図１及び図２は、本実施例によるＳＭＤ光
半導体装置の製造工程を示す平面図、図３（ａ）は完成
したＳＭＤ光半導体装置の平面図、図３（ｂ），（ｃ）
はそれぞれ、図３（ａ）のＡ−Ａ’断面図及びＢ−Ｂ’
断面図である。なお、図４乃至図６に示す従来例と同一
機能部分には同一記号を付している。
半導体装置の製造工程を示す平面図、図３（ａ）は完成
したＳＭＤ光半導体装置の平面図、図３（ｂ），（ｃ）
はそれぞれ、図３（ａ）のＡ−Ａ’断面図及びＢ−Ｂ’
断面図である。なお、図４乃至図６に示す従来例と同一
機能部分には同一記号を付している。
【００１１】ここでは、従来例と異なる点についてのみ
説明する。図１は射出成型によって得られた樹脂基板１
に、各メッキパターン７、受発光素子３の搭載、Ａｕワ
イヤ５の結線を完了した状態を示す平面図である。ここ
で、図４に示す従来例と異なる点は、受発光素子３が搭
載されるメッキパターン７が、左右の他の受発光素子３
が搭載されるパターンに接続されている（図中、１１で
示す）点である。
説明する。図１は射出成型によって得られた樹脂基板１
に、各メッキパターン７、受発光素子３の搭載、Ａｕワ
イヤ５の結線を完了した状態を示す平面図である。ここ
で、図４に示す従来例と異なる点は、受発光素子３が搭
載されるメッキパターン７が、左右の他の受発光素子３
が搭載されるパターンに接続されている（図中、１１で
示す）点である。
【００１２】次に、図２に示すように、樹脂基板１に透
光性樹脂８によるトランスファーモールドを受発光素子
３上にレンズ９を形成するように行う。この後、ダイシ
ングライン１２に沿って分割カットする。この結果、図
３に示すように、２個の受発光素子３を有するＳＭＤ光
半導体装置が得られる。
光性樹脂８によるトランスファーモールドを受発光素子
３上にレンズ９を形成するように行う。この後、ダイシ
ングライン１２に沿って分割カットする。この結果、図
３に示すように、２個の受発光素子３を有するＳＭＤ光
半導体装置が得られる。
【００１３】以上のように、本実施例によって得られる
ＳＭＤ光半導体装置は、２個の受発光素子を有してお
り、従来のように、例えば基板等に２個のＳＭＤ光半導
体装置を併置する際に位置ずれが発生するといった問題
はない。しかも、２個の受発光素子を搭載するヘッダー
部のメッキパターンは、樹脂基板の状態で予め接続され
ているので（図中、１１で示すパターン部）、従来のよ
うに各ＳＭＤ光半導体装置のすべての電極について半田
付する必要はなく、工程の簡略化及びコストダウンを図
れる。例えば、図３（ａ）のように受発光素子３が２個
の場合、従来であれば電極ａ，ｂ，ｃ，ｄのすべてを半
田接続する必要があったが、本実施例においては、電極
ａ，ｂ，ｃを半田接続するだけでよい。
ＳＭＤ光半導体装置は、２個の受発光素子を有してお
り、従来のように、例えば基板等に２個のＳＭＤ光半導
体装置を併置する際に位置ずれが発生するといった問題
はない。しかも、２個の受発光素子を搭載するヘッダー
部のメッキパターンは、樹脂基板の状態で予め接続され
ているので（図中、１１で示すパターン部）、従来のよ
うに各ＳＭＤ光半導体装置のすべての電極について半田
付する必要はなく、工程の簡略化及びコストダウンを図
れる。例えば、図３（ａ）のように受発光素子３が２個
の場合、従来であれば電極ａ，ｂ，ｃ，ｄのすべてを半
田接続する必要があったが、本実施例においては、電極
ａ，ｂ，ｃを半田接続するだけでよい。
【００１４】なお、本実施例においては、受発光素子を
２個有する場合をとりあげたが、２個以上の場合につい
ても、ダイシングラインを変更し分割カット数を変える
だけで、容易に実現できる。また、連結一体化する光半
導体装置に搭載する素子は同一素子に限るものではな
く、異なる種類の素子でもよい。さらに、メッキパター
ン形状、トランスファーモールド形状も上記例に限るも
のではない。
２個有する場合をとりあげたが、２個以上の場合につい
ても、ダイシングラインを変更し分割カット数を変える
だけで、容易に実現できる。また、連結一体化する光半
導体装置に搭載する素子は同一素子に限るものではな
く、異なる種類の素子でもよい。さらに、メッキパター
ン形状、トランスファーモールド形状も上記例に限るも
のではない。
【００１５】
【発明の効果】以上説明したように本発明によれば、基
板等にＳＭＤ光半導体装置の搭載素子を複数個位置合わ
せする際の位置ぎめ精度を向上できる。さらに、基板実
装時の工程数を低減でき、コストダウンを図れる。
板等にＳＭＤ光半導体装置の搭載素子を複数個位置合わ
せする際の位置ぎめ精度を向上できる。さらに、基板実
装時の工程数を低減でき、コストダウンを図れる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＳＭＤ光半導体装置の
製造工程を示す平面図である。
製造工程を示す平面図である。
【図２】本発明の一実施例によるＳＭＤ光半導体装置の
製造工程を示す平面図である。
製造工程を示す平面図である。
【図３】（ａ）は本発明の一実施例によるＳＭＤ光半導
体装置の平面図、（ｂ）及び（ｃ）はそれぞれ、（ａ）
のＡ−Ａ’断面図及び（ａ）のＢ−Ｂ’断面図である。
体装置の平面図、（ｂ）及び（ｃ）はそれぞれ、（ａ）
のＡ−Ａ’断面図及び（ａ）のＢ−Ｂ’断面図である。
【図４】従来例によるＳＭＤ光半導体装置の製造工程を
示す平面図である。
示す平面図である。
【図５】従来例によるＳＭＤ光半導体装置の製造工程を
示す平面図である。
示す平面図である。
【図６】（ａ）は従来例によるＳＭＤ光半導体装置の平
面図、（ｂ）及び（ｃ）はそれぞれ、（ａ）のＡ−Ａ’
断面図及び（ａ）のＢ−Ｂ’断面図である。
面図、（ｂ）及び（ｃ）はそれぞれ、（ａ）のＡ−Ａ’
断面図及び（ａ）のＢ−Ｂ’断面図である。
１ 樹脂基板 ３ 光学素子（受発光素子） ７’ 立体メッキパターン ８ モールド樹脂 １２ ダイシングライン
Claims (1)
- 【請求項１】 樹脂基板に立体メッキパターンを形成
し、該立体メッキパターンに複数個の光学素子を搭載
し、その後前記各光学素子をモールドした後分割カット
してリードレスタイプの面実装型光半導体装置を製造す
る光半導体装置の製造方法において、 前記立体メッキパターンは前記複数個の光学素子を電気
的に接続するように形成されてなり、前記分割カット時
に前記複数個の光学素子を連結一体化するようカットし
てなることを特徴とする光半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233244A JPH0685327A (ja) | 1992-09-01 | 1992-09-01 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4233244A JPH0685327A (ja) | 1992-09-01 | 1992-09-01 | 光半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0685327A true JPH0685327A (ja) | 1994-03-25 |
Family
ID=16952034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4233244A Pending JPH0685327A (ja) | 1992-09-01 | 1992-09-01 | 光半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685327A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057446A (ja) * | 1999-06-09 | 2001-02-27 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| WO2003028103A2 (en) * | 2001-09-25 | 2003-04-03 | Intel Corporation | Multi-stack surface mount light emitting diodes |
| JP2005039129A (ja) * | 2003-07-17 | 2005-02-10 | Sony Corp | 光源装置およびその製造方法、面発光装置、ならびに画像情報読取装置 |
| JP2005045199A (ja) * | 2003-07-25 | 2005-02-17 | Seoul Semiconductor Co Ltd | チップ発光ダイオード及びその製造方法 |
| JP2007180234A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 発光光源及び照明器具 |
| JP2007242792A (ja) * | 2006-03-07 | 2007-09-20 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 発光ダイオード |
| JP2011171765A (ja) * | 2011-05-24 | 2011-09-01 | Towa Corp | 光デバイス及び光デバイスの組立方法 |
-
1992
- 1992-09-01 JP JP4233244A patent/JPH0685327A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001057446A (ja) * | 1999-06-09 | 2001-02-27 | Sanyo Electric Co Ltd | 混成集積回路装置 |
| WO2003028103A2 (en) * | 2001-09-25 | 2003-04-03 | Intel Corporation | Multi-stack surface mount light emitting diodes |
| WO2003028103A3 (en) * | 2001-09-25 | 2003-12-18 | Intel Corp | Multi-stack surface mount light emitting diodes |
| US6833563B2 (en) | 2001-09-25 | 2004-12-21 | Intel Corporation | Multi-stack surface mount light emitting diodes |
| JP2005039129A (ja) * | 2003-07-17 | 2005-02-10 | Sony Corp | 光源装置およびその製造方法、面発光装置、ならびに画像情報読取装置 |
| JP4561056B2 (ja) * | 2003-07-17 | 2010-10-13 | ソニー株式会社 | 光源装置の製造方法 |
| JP2005045199A (ja) * | 2003-07-25 | 2005-02-17 | Seoul Semiconductor Co Ltd | チップ発光ダイオード及びその製造方法 |
| JP2007180234A (ja) * | 2005-12-27 | 2007-07-12 | Matsushita Electric Ind Co Ltd | 発光光源及び照明器具 |
| JP2007242792A (ja) * | 2006-03-07 | 2007-09-20 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 発光ダイオード |
| JP2011171765A (ja) * | 2011-05-24 | 2011-09-01 | Towa Corp | 光デバイス及び光デバイスの組立方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268014B2 (en) | Fabrication method of light emitting diode package | |
| US7288831B2 (en) | Two-pole SMT miniature housing for semiconductor components and method for the manufacture thereof | |
| US7273765B2 (en) | Solid-state imaging device and method for producing the same | |
| JP2574388B2 (ja) | 発光ダイオードおよびその電極の形成方法 | |
| JPH11307820A (ja) | 表面実装ｌｅｄとその製造方法 | |
| JP3907145B2 (ja) | チップ電子部品 | |
| JP2002344030A (ja) | 横方向発光型面実装ｌｅｄ及びその製造方法 | |
| JPH0685327A (ja) | 光半導体装置の製造方法 | |
| JP2000196153A (ja) | チップ電子部品およびその製造方法 | |
| CN1194464A (zh) | 引线框及用此引线框来制造半导体器件的方法 | |
| JPH07326797A (ja) | 側面発光型の半導体発光装置を製造する方法 | |
| JP3139613B2 (ja) | 表面実装型半導体発光装置及びその製造方法 | |
| JP2739269B2 (ja) | 表示装置の製造方法 | |
| US6830496B2 (en) | Method of fabricating light emitting diode device with multiple encapsulants | |
| JPH0529662A (ja) | 光半導体装置 | |
| JP3741550B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0690028A (ja) | 表面実装型ｌｅｄの製造方法 | |
| JPH05102532A (ja) | 光半導体装置および製造方法 | |
| JPH0895501A (ja) | 表示装置 | |
| JP2003304002A (ja) | 面実装型光半導体装置の製造方法 | |
| JP2000049386A (ja) | 面実装部品の製造方法 | |
| JPH06283751A (ja) | 光半導体装置 | |
| JPS59159555A (ja) | 半導体装置 | |
| JPH0325942B2 (ja) | ||
| JPH10326856A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 |