[go: up one dir, main page]

JPH0680741B2 - Superconductor device - Google Patents

Superconductor device

Info

Publication number
JPH0680741B2
JPH0680741B2 JP62284630A JP28463087A JPH0680741B2 JP H0680741 B2 JPH0680741 B2 JP H0680741B2 JP 62284630 A JP62284630 A JP 62284630A JP 28463087 A JP28463087 A JP 28463087A JP H0680741 B2 JPH0680741 B2 JP H0680741B2
Authority
JP
Japan
Prior art keywords
oxide
insulating film
blocking
superconducting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62284630A
Other languages
Japanese (ja)
Other versions
JPH01125957A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP62284630A priority Critical patent/JPH0680741B2/en
Publication of JPH01125957A publication Critical patent/JPH01125957A/en
Publication of JPH0680741B2 publication Critical patent/JPH0680741B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は、セラミック系超電導材料を用いた超電導体装
置に関する。本発明は超電導体装置において特に、半導
体装置の相互配線の一部または全部を超電導材料で形成
するため、この超電導の電極・リードに密接してブロッ
キング用絶縁膜を設け、これと半導体との間に酸化珪
素、窒化珪素またはこれらを主成分とする被膜を形成す
るとともに、半導体の電極部はブロッキング用導電膜を
同時に設け、安定な半導体装置を70〜100k好ましくは77
K以上の温度で動作せしめんとするものである。
TECHNICAL FIELD The present invention relates to a superconductor device using a ceramic superconducting material. The present invention is particularly applicable to a superconductor device, in which a part or all of interconnections of a semiconductor device is formed of a superconducting material. Therefore, an insulating film for blocking is provided in close contact with electrodes and leads of the superconducting device, and between the semiconductor and the semiconductor. Silicon oxide, silicon nitride, or a film containing them as a main component is formed on the above, and a conductive film for blocking is simultaneously provided in the electrode portion of the semiconductor, and a stable semiconductor device is provided at 70 to 100 k, preferably 77
It is intended to operate at temperatures above K.

「従来の技術」 従来、超電動材料はNb-Ge系(例えばNb3Ge)等の金属材
料を線材として用い、超電動マグネットとして用いられ
るに限られていた。
"Background of the Invention" Conventionally, ultra-electric material using Nb-Ge system (eg Nb 3 Ge) metal material such as wires, have been limited to use as a super electric magnet.

また最近はセラミック材料で超電導を呈し得ることが知
られていた。しかしこれもインゴット構造であり、薄膜
の超電導材料の形成はまったく提案されていない。
It has also been recently known that ceramic materials can exhibit superconductivity. However, this is also an ingot structure, and formation of a thin film superconducting material has not been proposed at all.

いわんや、この薄膜をフォトリソグラフィ技術によりパ
ターニングする方法も、またこれをさらに半導体装置の
相互配線の一部に用いることもまったく知られていな
い。
In other words, there is no known method of patterning this thin film by photolithography, and its use as a part of interconnection of a semiconductor device.

「従来の問題点」 半導体集積回路は近年益々微細化するとともに高速動作
を要求されている。また微細化とともに半導体素子の発
熱による信頼性低下また発熱部の動作速度の低下が問題
となっていた。
“Conventional Problems” In recent years, semiconductor integrated circuits have become more and more miniaturized and are required to operate at high speed. Further, along with the miniaturization, there has been a problem that reliability is deteriorated due to heat generation of the semiconductor element and operation speed of the heat generating portion is decreased.

このため、もし半導体素子を液体窒素温度で動作させん
とすると、その素子での電子およびホールの移動度は室
温のそれに比べて3〜4倍も高めることができ、ひいて
は素子の周波数特性を向上できる。
Therefore, if the semiconductor device is operated at the liquid nitrogen temperature, the mobility of electrons and holes in the device can be increased by 3 to 4 times as much as that at room temperature, and the frequency characteristic of the device is improved. it can.

かかる問題を解決するため、超電導体半導体装置におい
て、そのリード線はセラミック材料の超電導材料よりな
る試みがある。しかしかかる酸化物セラミック超電導材
料はきわめてイオン化傾向の大きいBa(バリウム)等を
用いているため、これらと反応し、酸化珪素、窒化珪素
またはこれらを主成分とする絶縁膜と酸化物超電導材料
とが互いに密接してリード等として集積回路を構成させ
ることができない。
In order to solve such a problem, there has been an attempt to use a superconducting material of a ceramic material as a lead wire in a superconductor semiconductor device. However, since such oxide ceramic superconducting material uses Ba (barium), which has an extremely large ionization tendency, it reacts with them and silicon oxide, silicon nitride, or an insulating film containing them as a main component and the oxide superconducting material are separated. The integrated circuit cannot be configured as a lead or the like in close contact with each other.

「問題点を解決すべき手段」 本発明はかかる問題点を解決するため、半導体装置にお
ける相互配線に極低温(20〜100k好ましくは77k以上の
温度)で超電導を呈する酸化物超電導セラミック材料を
用いるものである。その際に、かかる材料の下面にかか
る材料と基板材料または基板上の酸化珪素、窒化珪素と
の間に互いの酸−塩基反応を防ぐいわゆるブロッキング
材料を介在せしめた構造としたものである。
[Means for Solving Problems] In order to solve such problems, the present invention uses an oxide superconducting ceramic material that exhibits superconductivity at extremely low temperatures (20-100 k, preferably 77 k or higher) for interconnections in semiconductor devices. It is a thing. At that time, a so-called blocking material for preventing mutual acid-base reaction is interposed between the material on the lower surface of the material and the substrate material or silicon oxide or silicon nitride on the substrate.

このブロッキング材料は、酸化ジルコニウム、YSZ(イ
ットリウム・スタビライズド・ジルコン),チタン酸ス
トロンチウム、酸化物超電導材料と同一主成分の非超電
導材料例えばアルミニウム、マグネシウムが5〜10体積
%混入した非超電導酸化物セラミック材料またはこれら
の多層膜(例えば下地の酸化珪素膜上に酸化ジルコニウ
ム、さらにその上に酸化物非超電導セラミックス、さら
にその上に上地の酸化物超電導セラミック材料構造を有
する膜)よりなる。
This blocking material is zirconium oxide, YSZ (yttrium stabilized zircon), strontium titanate, a non-superconducting material whose main component is the same as the oxide superconducting material, for example, a non-superconducting oxide containing 5 to 10% by volume of aluminum or magnesium. It is composed of a ceramic material or a multilayer film thereof (for example, a film having a zirconium oxide film on a base silicon oxide film, an oxide non-superconducting ceramics further thereon, and an oxide superconducting ceramic material structure on top thereof).

本発明はこれらのブロッキング用の膜を0.1〜10μmの
厚さで形成した半導体、特に好ましくは耐熱性を有する
半導体、例えば単結晶シリコン半導体基板を用いて、こ
の半導体に複数の素子、例えば絶縁ゲイト型電界効果ト
ランジスタ、バイポーラ型トランジスタ、SIT(静電誘
導型トランジスタ)、抵抗、キャパシタを設ける。そし
てこの半導体基板上のパッシベーション被膜として一般
に用いられている酸化珪素、窒化珪素またはこれらを主
成分とする絶縁膜をコンタクト用の開口部以外に設け
る。本発明はこれら絶縁膜上にブロッキング作用を有す
る絶縁膜を主成分とする被膜を設け、この上に電気抵抗
が零または零に近くなる酸化物超電導材料を形成する。
これをフォトリソグラフィ技術により選択エッチをして
パターニングし、リード等として作用させる。このエッ
チングは混成法を用いる場合は、酸性溶液を用いればよ
い。また気相法を用いる場合は臭素または塩素を用いた
異方性プラズマエッチを行う。更にその工程の前または
後に500〜1000℃で熱アニールを特に酸素、活性酸素等
の酸化性雰囲気で1〜20時間もの長時間行うことによ
り、超電導現象を極低温で呈するようにセラミック材料
の結晶構造を改質する。これらの工程を1回または複数
回繰り返すことにより、1層または各層の相互配線を電
気抵抗が零の材料により形成する。
The present invention uses a semiconductor in which these blocking films are formed to a thickness of 0.1 to 10 μm, particularly preferably a semiconductor having heat resistance, for example, a single crystal silicon semiconductor substrate, and a plurality of elements such as an insulating gate Type field effect transistor, bipolar type transistor, SIT (static induction type transistor), resistor, capacitor. Then, silicon oxide, silicon nitride, or an insulating film containing these as a main component, which is generally used as a passivation film on the semiconductor substrate, is provided in a region other than the contact opening. In the present invention, a coating film containing an insulating film having a blocking action as a main component is provided on these insulating films, and an oxide superconducting material having an electric resistance of zero or close to zero is formed thereon.
This is subjected to selective etching by photolithography and patterned to act as a lead or the like. When a hybrid method is used for this etching, an acidic solution may be used. When the vapor phase method is used, anisotropic plasma etching using bromine or chlorine is performed. Further, by performing thermal annealing at 500 to 1000 ° C. before or after the step for a long time of 1 to 20 hours particularly in an oxidizing atmosphere of oxygen, active oxygen, etc., the crystal of the ceramic material is made to exhibit the superconducting phenomenon at an extremely low temperature. Modify the structure. By repeating these steps once or a plurality of times, one layer or interconnections of each layer are formed of a material having an electric resistance of zero.

「作用」 かくして半導体装置のリードの一部または全部に酸化物
超電導材料を用いることができた。そして半導体素子、
特にシリコン半導体素子に広く用いられる酸化珪素また
は窒化珪素等の珪素を成分とする絶縁材料と酸化物超電
導材料が直接密接しないように、その間にブロッキング
層を構成せしめることにより、酸化物超電導材料の特性
向上のための500〜1000℃の熱アニールでも下地材料へ
の反応を防ぎ耐えることができた。
"Operation" Thus, the oxide superconducting material could be used for some or all of the leads of the semiconductor device. And semiconductor element,
In particular, by forming a blocking layer between an insulating material containing silicon, such as silicon oxide or silicon nitride, which is widely used for silicon semiconductor elements, and the oxide superconducting material so that they do not come into direct contact with each other, the characteristics of the oxide superconducting material are improved. It was possible to withstand and prevent the reaction with the underlying material even by thermal annealing at 500-1000 ℃ for improvement.

かかる半導体装置を液体窒素温度で動作させると、その
電子またはホール移動度は3〜4倍に向上させることが
できる。加えて、そのリード、電極の電気抵抗を零また
は零に等しくすることが可能となる。周波数特性の遅れ
を示すCR時定数におけるR(抵抗)を零とすることがで
き、そのためきわめて高速動作をさせることが可能とな
る。
When such a semiconductor device is operated at the liquid nitrogen temperature, its electron or hole mobility can be improved 3 to 4 times. In addition, the electric resistance of the leads and electrodes can be made zero or equal to zero. The R (resistance) in the CR time constant indicating the delay of the frequency characteristic can be set to zero, which enables extremely high speed operation.

以下に本発明の実施例を図面に従って説明する。Embodiments of the present invention will be described below with reference to the drawings.

「実施例1」 第1図は本発明の超電導半導体装置の製造工程の実施例
を示す。
Example 1 FIG. 1 shows an example of a manufacturing process of a superconducting semiconductor device of the present invention.

第1図(A)において、シリコン半導体基板(1)上に
酸化珪素絶縁膜(2−1)を形成する。
In FIG. 1 (A), a silicon oxide insulating film (2-1) is formed on a silicon semiconductor substrate (1).

第1図(A)における半導体基板(1)内にはIGFET
(絶縁ゲイト型半導体装置)、バイポーラトランジスタ
の如きアクティブ型素子または抵抗、キャパシタの如き
パッシブ型素子が予め設けられている。そしてこれらの
アクティブ型またはパッシブ型の素子が設けられ、かか
る素子のコンタクトと連結させるための不純物領域が半
導体上部に設けられている。そしてこの不純物領域上の
絶縁膜の一部に開口(8)が形成されている。本発明の
実施例では絶縁膜として半導体上に酸化珪素を0.3μm
の厚さに形成した。そしてこの酸化珪素膜に所定の位置
にフォトエッチング法により電極用コンタクト・ホール
(開口)を作製した。このため、絶縁膜(2-1),(2-
2)の開口は同じ位置に同じ大きさで形成した。さらに
これらの上面に耐酸−塩基反応用ブロッキング絶縁膜
(2-2)である酸化ジルコニウムをスパッタ法で0.1〜2
μ例えば0.4μmの厚さに形成した。そしてこれら多層
構造の絶縁膜(2)には電極用コンタクト部が前記した
電極用口(8)としている。
In the semiconductor substrate (1) shown in FIG.
An (insulated gate type semiconductor device), an active type element such as a bipolar transistor or a passive type element such as a resistor and a capacitor are provided in advance. These active-type or passive-type elements are provided, and an impurity region for connecting with a contact of such an element is provided on the semiconductor. An opening (8) is formed in a part of the insulating film on the impurity region. In the embodiment of the present invention, silicon oxide of 0.3 μm is formed on the semiconductor as an insulating film.
Formed to a thickness of. Then, contact holes (openings) for electrodes were formed in the silicon oxide film at predetermined positions by photoetching. Therefore, the insulating film (2-1), (2-
The openings of 2) were formed at the same position and with the same size. Further, zirconium oxide, which is a blocking insulating film (2-2) for acid-base reaction, is sputtered on the upper surface of these for 0.1 to 2
The thickness is, for example, 0.4 μm. Then, in the insulating film (2) having these multilayer structures, the electrode contact portion serves as the electrode port (8) described above.

さらに第1図(A)において、開口(8)には酸化物超
電導セラミックスと半導体とが酸−塩基反応を生じない
ようにブロッキング用導電膜(21)がブロッキング用絶
縁膜上にまでわたって設けられている。
Further, in FIG. 1 (A), a conductive film for blocking (21) is provided over the insulating film for blocking so as to prevent acid-base reaction between the oxide superconducting ceramics and the semiconductor in the opening (8). Has been.

第1図(B)においてはこれらの上面に超電導を呈すべ
き材料(3)を薄膜状に形成する。この薄膜はスパッタ
法で形成した。スクリーン印刷法、真空蒸着法または気
相法(CVD法)特に有磁場気相法で行ってもよい。
In FIG. 1 (B), a material (3) which should exhibit superconductivity is formed in a thin film on the upper surface thereof. This thin film was formed by the sputtering method. It may be carried out by a screen printing method, a vacuum vapor deposition method or a vapor phase method (CVD method), particularly a magnetic field vapor phase method.

成膜した酸化物超電導材料は元素周期表IIa、IIIaおよ
び銅の酸化物よりなる化合物であり、形成された酸化物
超電導材料の化学式は一般的には(A1-XBx)CuzOw,x=
0.1〜1,y=2〜4好ましくは2.5〜3.5,z=1.0〜4.0好ま
しくは1.5〜3.5,w=4.0〜10.0好ましくは6〜8であ
る。AとしてBa,Sr,Ca、BとしてYまたはYb等のランタ
ノイド元素を用いる。例えばx=0.67,y=3,z=3,w=6
〜8で示される(YBa2)Cu3O6を用いた。
The formed oxide superconducting material is a compound composed of IIa and IIIa of the periodic table of elements and an oxide of copper, and the chemical formula of the formed oxide superconducting material is generally (A 1-X Bx) CuzOw, x =
0.1-1, y = 2-4, preferably 2.5-3.5, z = 1.0-4.0, preferably 1.5-3.5, w = 4.0-1.0, preferably 6-8. As A, Ba, Sr, Ca, and as B, a lanthanoid element such as Y or Yb is used. For example, x = 0.67, y = 3, z = 3, w = 6
Represented by 8 with (YBa 2) Cu 3 O 6 ~ 8.

スパッタに際してはその実施例として、基板温度450
℃、アルゴン雰囲気、周波数50Hz、出力100Wで行った。
かかる場合のセラミック材料の膜厚を0.2〜2μm、例
えば1μmの厚さとした。この後、酸素中700℃(10時
間)でアニールを行なった。するとこの酸化物超電導セ
ラミックス(3)とその下側に予め作られている酸化珪
素(2-1)とは酸化ジルコニウム(2-2)がブロッキング
材料となり反応を防止することができた。ちなみにこの
酸化ジルコニウムが無い場合は、約20分で酸化珪素と超
電導セラミックスの薄膜とは一体化してしまうことがオ
ージェ分光の観察により明らかになった。その後この薄
膜がより結晶を成長させやすくすべくTcオンセット=93
k(抵抗は93kより下がりはじめ、実験的には83kで抵抗
が実質的に零になった)の超電導薄膜を作ることができ
た。もちろんこのブロッキング用薄膜がない場合に超電
導特性をまったく有さないことはいうまでもない。
As an example of the sputtering, the substrate temperature is 450
C., argon atmosphere, frequency 50 Hz, output 100 W.
In this case, the thickness of the ceramic material is 0.2 to 2 μm, for example, 1 μm. After that, annealing was performed in oxygen at 700 ° C. (10 hours). Then, the oxide superconducting ceramics (3) and the silicon oxide (2-1) preliminarily formed below the zirconium oxide (2-2) functioned as a blocking material, and the reaction could be prevented. By the way, it was revealed by Auger spectroscopy that the silicon oxide and the thin film of superconducting ceramics would be integrated in about 20 minutes in the absence of zirconium oxide. After that, Tc onset = 93 to make it easier for the thin film to grow crystals.
A superconducting thin film of k (resistance began to drop below 93k, and at experiment 83k the resistance became substantially zero) could be made. Needless to say, it does not have superconducting properties at all without this blocking thin film.

この後、この薄膜をフォトリソグラフィ技術で所定のパ
ターニングを行った。かくして素子の電極および入力、
出力端子との接続を含む相互配線用の電極およびリード
(5)を構成すべくフォトレジストコートし、水で希釈
した酸溶液例えば硫酸または硝酸で選択除去(エッチ)
を行い第1図(C)を得た。
Then, this thin film was subjected to predetermined patterning by photolithography. Thus the electrodes and inputs of the device,
Photoresist coated to form electrodes and leads (5) for interconnection including connection to output terminals, and selectively removed (etched) with an acid solution diluted with water, for example, sulfuric acid or nitric acid.
Then, FIG. 1 (C) was obtained.

この選択エッチに臭素(Br2)ガスを用いたプラズマエ
ッチングを行ってもよい。かかる場合は、ECR(電子ス
ピン共鳴)の装置の異方性エッチングが特に有効であっ
た。
Plasma etching using bromine (Br 2 ) gas may be performed for this selective etching. In such a case, anisotropic etching of an ECR (electron spin resonance) device was particularly effective.

このパターニングは前記した超電導用薄膜を形成した後
に行い、さらにその後に熱アニールを行ってパターニン
グした相互作用部のみ選択的に結晶化を行うことは有効
である。
It is effective to perform this patterning after forming the above-mentioned superconducting thin film, and then perform thermal annealing to selectively crystallize only the patterned interaction portion.

この場合は初期状態において結晶粒径が小さいためより
相互配線の微細パターンが可能である。
In this case, since the crystal grain size is small in the initial state, a finer pattern of interconnection can be obtained.

第1図(D)はこの後多層配線を必要に応じて行った。
このため層間絶縁物(6)をPIQ(ポリイミド樹脂)等
の有機樹脂で形成し、さらに開口を形成した後、2層目
のリード(7),(7′)を作製した。そして2層目と
して酸化物超電導セラミックスのリード(7),
(7′)を構成させた。
In FIG. 1 (D), after that, multilayer wiring was performed as needed.
For this reason, the interlayer insulator (6) was formed of an organic resin such as PIQ (polyimide resin), an opening was further formed, and then the leads (7) and (7 ') of the second layer were produced. And as the second layer, the lead (7) of oxide superconducting ceramics,
(7 ') was constructed.

「実施例2」 第2図は本発明の他の実施例を示す。Second Embodiment FIG. 2 shows another embodiment of the present invention.

図面はC/MOS FET(相補型IGFET)の部分のみ拡大して示
したものである。
The drawing is an enlarged view of only the C / MOS FET (complementary IGFET) part.

図面は熱アニールに十分耐え得るシリコン半導体基板
(1)を用いた。さらにP型井戸(15)を理置してフィ
ールド絶縁膜を例えば酸化珪素(11)で設けた。一方の
IGFET(絶縁ゲイト型電界効果半導体装置)(20)はゲ
イト電極(12)、P型の導電型の不純物領域としてのソ
ースまたはドレイン(13)およびドレインまたはソース
(14)をPチャネルIGFETとして設けた。そしてこの不
純物領域上にはブロッキング用導電膜(21)を設けてい
る。他方のIGFET(20′)は、ゲイト電極(12′),N型
の不純物領域としてのソースまたはドレイン(13′),
ドレインまたはソース(14′)として設け、Nチャネル
型IGFETとした。この不純物領域にはブロッキング用導
電膜(21)を設けている。ゲイト電極(12),(12′)
は多結晶シリコンまたは金属シリサイドとし、これらの
電気的連結その他の相互配線(5),(7)を実施例1
と同様の超電導材料で形成した。
In the drawing, a silicon semiconductor substrate (1) that can withstand thermal annealing is used. Further, a P-type well (15) is provided to form a field insulating film of, for example, silicon oxide (11). One
An IGFET (insulated gate type field effect semiconductor device) (20) is provided with a gate electrode (12), a source or drain (13) and a drain or source (14) as impurity regions of P type conductivity type as a P channel IGFET. . Then, a blocking conductive film (21) is provided on the impurity region. The other IGFET (20 ') includes a gate electrode (12'), a source or drain (13 ') as an N-type impurity region,
It was provided as a drain or a source (14 ') to form an N-channel type IGFET. A blocking conductive film (21) is provided in this impurity region. Gate electrodes (12), (12 ')
Is polycrystalline silicon or metal silicide, and electrical interconnections and other interconnections (5) and (7) are formed in Example 1.
It was formed of the same superconducting material as.

この実施例において、超電導セラミックス(5)の下面
の絶縁膜(2)において、セラミックスに密接する側は
少なくともブロッキング性を有する絶縁膜(2-2)とそ
の下に酸化珪素(例えば(11))またはこれとは別にこ
れらの上にリンガラス、窒化珪素等の珪素を主成分とす
る絶縁膜(2-1)が形成されていてもよい。またこの超
電導材料(5)の上面を覆って他の絶縁材料(6′)も
やはりブロッキング作用を有する絶縁膜、例えば酸化ジ
ルコニウムをスパッタ法または有機樹脂を塗布法で設け
ている。
In this embodiment, in the insulating film (2) on the lower surface of the superconducting ceramics (5), at least the insulating film (2-2) having a blocking property on the side close to the ceramics and the silicon oxide (for example (11)) below the insulating film (2-2). Alternatively, separately from this, an insulating film (2-1) containing silicon such as phosphorus glass or silicon nitride as a main component may be formed thereon. Further, another insulating material (6 ') which covers the upper surface of the superconducting material (5) is also provided with an insulating film also having a blocking action, for example, zirconium oxide by a sputtering method or an organic resin coating method.

この超電導材料を気相法等で作り、下側基板に設けられ
たアクティブ素子に対し何らの損傷を与えない場合はゲ
イト電極も超電導材料で形成してもよい。
If the superconducting material is made by a vapor phase method or the like and the active element provided on the lower substrate is not damaged at all, the gate electrode may also be made of the superconducting material.

本発明の実施例においてはブロッキング用材料として酸
化ジルコニウムを主として示した。しかし他のチタン酸
ストロンチウム、YSZ であってもよい。さらにこれらの
上に超電導材料と同一主成分を有し、非超電導性を有す
る材料を積層して形成することもそれぞれの材料へ相互
の混合を防ぐため有効であった。さらに2層目の導電膜
(7)としてこの絶縁膜(6)上に超電導材料をリード
等として形成してもよい。本発明は酸化物超電導セラミ
ックスの長時間の焼成の際、この超電導材料が1μÅ以
下の厚さしかないため、互いが化合または混合して超電
導性を劣化させないために耐酸−塩基反応性のブロッキ
ング特性を有することが重要である。
In the examples of the present invention, zirconium oxide is mainly shown as the blocking material. However, other strontium titanate or YSZ may be used. Further, it is also effective to form a material having the same main component as that of the superconducting material and having non-superconductivity on top of them in order to prevent the respective materials from being mixed with each other. Further, a superconducting material may be formed as a lead or the like on the insulating film (6) as the second conductive film (7). In the present invention, when the oxide superconducting ceramics is burned for a long time, the superconducting material has a thickness of 1 μÅ or less, so that it does not combine with or mix with each other to deteriorate the superconducting property. It is important to have

「実施例3」 この実施例は実施例2に示された1つのIGFET(20)等
のIGFETをさらに拡大して示したものである。
[Example 3] This example is an enlarged view of an IGFET such as one IGFET (20) shown in Example 2.

図面において、基板(1)は珪素よりなり、酸化珪素の
フィールド絶縁膜(11)、ソースまたはドレイン(1
3)、ドレインまたはソース(14)を構成する不純物領
域を有する。さらにゲイト(12)を有する。またこれら
半導体(1),(13),(14)上およびフィールド絶縁
物(11)上には酸化珪素、窒化珪素またはこれらの多層
膜(41)を有する。さらにこの上には酸化ジルコニウム
等のブロッキング作用を有する絶縁膜(40)を有する。
不純物領域(13),(14)には開口(42)が絶縁膜(4
1)の一部をブロッキング用絶縁膜(40′)が覆ってい
る。そしてさらに開口(42)を覆って不純物領域(1
3),(14)とオーム接触をする金属、例えばタングス
テン、モリブデン、チタン、白金またはこれらの珪化物
(15)が設けられ、この上にはさらに多層に白金、金、
銀(16)が設けられている。これら開口と同じ大きさに
作られたブロッキング用導体(21)とブロッキング用絶
縁膜(40)とにより、酸化物超電導材料(17),(1
7′)および酸化物非超電導材料(27)等の下面はすべ
て酸化物が直接酸化物セラミックスと接しないように覆
われている。(17),(17′)は超電導特性を有する電
極・リードである。ブロッキング用導体(21)に密接す
る領域を電極とここでは考える。そして(27)は酸化物
超電導セラミックスをイオン注入法によりアルミニウ
ム、マグネシウム等を5〜20体積%添加して非超電導特
性を有せしめたリード間のアイソレイション領域であ
る。かくしてこの充填物により、酸化物超電導の電極・
リード(17)は外部を囲まれ、かつそれらは互いに概略
同一の高さとすることができるようになった。
In the drawing, a substrate (1) is made of silicon, and a field insulating film (11) of silicon oxide, a source or a drain (1
3), having an impurity region forming a drain or a source (14). It also has a gate (12). Further, on these semiconductors (1), (13) and (14) and on the field insulator (11), silicon oxide, silicon nitride or a multilayer film (41) of these is provided. Furthermore, an insulating film (40) having a blocking action of zirconium oxide or the like is further provided on this.
The impurity regions (13) and (14) have openings (42) in the insulating film (4).
A part of 1) is covered with a blocking insulating film (40 '). Further, the impurity region (1
3), (14) is provided with a metal that makes ohmic contact with it, such as tungsten, molybdenum, titanium, platinum or their silicides (15), on which multiple layers of platinum, gold,
Silver (16) is provided. The oxide superconducting materials (17), (1) are formed by the blocking conductor (21) and the blocking insulating film (40) which are made to have the same size as these openings.
The lower surfaces of 7 ') and the oxide non-superconducting material (27) are all covered so that the oxide does not come into direct contact with the oxide ceramics. (17) and (17 ') are electrodes and leads with superconducting properties. Here, the region close to the blocking conductor (21) is considered as an electrode. Further, (27) is an isolation region between leads in which oxide superconducting ceramics is added with 5 to 20% by volume of aluminum, magnesium or the like by an ion implantation method so as to have non-superconducting characteristics. Thus, with this filler, the oxide superconducting electrode
The leads (17) were enclosed on the outside and they could be approximately flush with each other.

さらに、層間絶縁膜(28)と多層用の連結部(18),
(18′)とを同様に設けた。ここでは大部分は層間絶縁
膜(28′)として構成されている。
Furthermore, the interlayer insulating film (28) and the multilayer connecting portion (18),
(18 ') are provided in the same manner. Here, most of it is formed as an interlayer insulating film (28 ').

さらに2層目用の酸化物超電導材料の電極・リード(1
9),(19′)と充填用絶縁膜(29)とを同時に作っ
た。これらのすべてに対し、ファイナルパッシベイショ
ンとしてブロッキング用絶縁膜(30)を形成した。これ
はここで酸化ジルコニウム、YSZ をスパッタ法で0.1〜
2μm例えば0.3μmの厚さに形成した。
In addition, electrodes and leads of oxide superconducting material for the second layer (1
9) and (19 ') and the filling insulating film (29) were made at the same time. For all of these, a blocking insulating film (30) was formed as final passivation. Here, the zirconium oxide and YSZ are sputtered to 0.1-
The thickness is 2 μm, for example 0.3 μm.

外部引出し用電極(33)を白金のコンタクト(31)、ア
ルミニウム、金等の連結用金属(32)とにより作製し
た。ファイナルパッシベイションもこれらの酸化物超電
導材料の電極・リードをブロッキング作用を有する絶縁
膜で覆うことは高信頼性を有せしめるため有効である。
とくにこの材料は水をもブロッキングするため、超電導
セラミックスの劣化をも防ぐことができた。
An electrode (33) for external extraction was made from a platinum contact (31) and a connecting metal (32) such as aluminum or gold. Also in final passivation, it is effective to cover the electrodes / leads of these oxide superconducting materials with an insulating film having a blocking action in order to have high reliability.
Especially, since this material also blocks water, deterioration of the superconducting ceramics could be prevented.

「効果」 本発明によりこれらの半導体装置を室温ではなく、冷却
して形成する場合において実用化が初めて可能となっ
た。
"Effects" The present invention makes it possible for the first time to put these semiconductor devices into practical use when they are formed by cooling at room temperature.

特に半導体は液体窒素温度に冷却することにより周波数
特性を向上させることができる。そして他方、低温にす
ることにより抵抗が増してしまう金属を用いることな
く、本発明は超電導材料を用いた。しかもかかる超電導
材料が有効が用いられるべくその下面に接する絶縁材料
はブロッキング用材料とし、またその材料もブロッキン
グ用導電材料とした。
In particular, the frequency characteristics of a semiconductor can be improved by cooling it to the temperature of liquid nitrogen. On the other hand, the present invention uses a superconducting material without using a metal whose resistance increases at a low temperature. Moreover, the insulating material in contact with the lower surface of the superconducting material is a blocking material so that the superconducting material can be effectively used, and the material is also a blocking conductive material.

そのため、本発明の技術思想を発展させることにより、
16M〜1Gビット等の超々LSI に対する応用も可能となっ
た。
Therefore, by developing the technical idea of the present invention,
It has become possible to apply to ultra super LSI such as 16M to 1G bit.

本発明において、半導体はシリコンではなくGaAs等の化
合物半導体であってもよい。またシリコン半導体上にGa
As等のIII−V化合物半導体をヘテロエピタキシャル成
長をせしめ、この半導体薄膜を用いてもよい。かくする
ことにより超高速動作を指せることが可能となる。しか
しアニールの温度を下げ、アニール中に半導体基板を劣
化しないように工夫する必要がある。
In the present invention, the semiconductor may be a compound semiconductor such as GaAs instead of silicon. Ga on the silicon semiconductor
This semiconductor thin film may be used by subjecting a III-V compound semiconductor such as As to heteroepitaxial growth. By doing so, it becomes possible to point to ultra-high speed operation. However, it is necessary to reduce the annealing temperature so as not to deteriorate the semiconductor substrate during the annealing.

本発明は超電導材料を銅の酸化物の超電導材料とした。
しかし微細パターンができる他の超電導材料を用いるこ
とも有効である。
In the present invention, the superconducting material is a copper oxide superconducting material.
However, it is also effective to use another superconducting material capable of forming a fine pattern.

本発明において、基板としてはアクティブ素子が設けら
れた半導体材料と、その上面に非酸化物材料が設けられ
たものを用いた。しかしYSZ(イットリューム・スタビ
ライズド・ジルコン),SrTiO3等の熱膨張係数の概略同
一のセラミック材料をアルミナ板等の上面に形成したも
のを基板としてもよい。すると熱膨張係数を合わせられ
るため作りやすい。しかし他方、かかる材料を用いる場
合はアクティブ素子は別途設けられなければならず、超
高集積回路化も成就しにくいという欠点を有する。
In the present invention, a semiconductor material provided with an active element and a non-oxide material provided on the upper surface thereof are used as the substrate. However, a ceramic material such as YSZ (yttrium stabilized zircon) or SrTiO 3 having a thermal expansion coefficient substantially the same as that formed on the upper surface of an alumina plate may be used as the substrate. Then, the thermal expansion coefficient can be matched, so it is easy to make. However, on the other hand, when such a material is used, an active element must be separately provided, and it has a drawback that it is difficult to achieve an ultra-high integrated circuit.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の製造工程を示す。 第2図および第3図は本発明の他の実施例を示す。 FIG. 1 shows the manufacturing process of the present invention. 2 and 3 show another embodiment of the present invention.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上部の不純物領域上の酸化珪
素、窒化珪素またはこれらを主成分とする絶縁膜と、前
記絶縁膜の上面にブロッキング用絶縁膜とを設け、前記
絶縁膜に開口を設け、前記開口の前記不純物領域上にブ
ロッキング用導電膜が設けられ、該ブロッキング用導電
膜および前記ブロッキング用絶縁膜上に酸化物超電導体
が設けられた超電導体装置であって、 前記ブロッキング用絶縁膜は酸化ジルコニウム、または
YSZ(イットリウム・スタビライズド・ジルコン)、ま
たは酸化イットリウム、または酸化物超電導材料と同一
主成分を有する非超電導材料、またはこれらの多層膜よ
りなることを特徴とする超電導体装置。
1. An insulating film having silicon oxide, silicon nitride, or a main component thereof on an impurity region above a semiconductor substrate, a blocking insulating film provided on an upper surface of the insulating film, and an opening provided in the insulating film. A superconducting device in which a blocking conductive film is provided on the impurity region of the opening, and an oxide superconductor is provided on the blocking conductive film and the blocking insulating film, wherein the blocking insulating film Is zirconium oxide, or
A superconductor device comprising YSZ (yttrium-stabilized zircon), yttrium oxide, or a non-superconducting material having the same main component as an oxide superconducting material, or a multilayer film of these materials.
【請求項2】特許請求の範囲第1項において、ブロッキ
ング用導電膜は半導体の不純物領域に密接してモリブデ
ン、チタン、タングステン、白金またはその珪化物また
は該上に白金または銀が多層に設けられたことを特徴と
する超電導体装置。
2. The blocking conductive film according to claim 1, wherein molybdenum, titanium, tungsten, platinum, or a silicide thereof is provided in close contact with an impurity region of a semiconductor, or platinum or silver is provided in multiple layers thereon. A superconductor device characterized by the above.
JP62284630A 1987-11-11 1987-11-11 Superconductor device Expired - Lifetime JPH0680741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62284630A JPH0680741B2 (en) 1987-11-11 1987-11-11 Superconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62284630A JPH0680741B2 (en) 1987-11-11 1987-11-11 Superconductor device

Publications (2)

Publication Number Publication Date
JPH01125957A JPH01125957A (en) 1989-05-18
JPH0680741B2 true JPH0680741B2 (en) 1994-10-12

Family

ID=17680957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62284630A Expired - Lifetime JPH0680741B2 (en) 1987-11-11 1987-11-11 Superconductor device

Country Status (1)

Country Link
JP (1) JPH0680741B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629222B2 (en) * 1987-12-25 1997-07-09 三菱マテリアル株式会社 Structure of superconductor wiring
JPH01218045A (en) * 1988-02-26 1989-08-31 Nec Corp Semiconductor device
JPH0282585A (en) * 1988-09-19 1990-03-23 Res Dev Corp Of Japan superconducting wiring

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648733B2 (en) * 1984-01-25 1994-06-22 株式会社日立製作所 Cryogenic semiconductor device
JP2641865B2 (en) * 1987-05-29 1997-08-20 日本電気株式会社 Substrates for electronic devices
JPS6454746A (en) * 1987-08-26 1989-03-02 Matsushita Electric Ind Co Ltd Forming method for superconducting wiring

Also Published As

Publication number Publication date
JPH01125957A (en) 1989-05-18

Similar Documents

Publication Publication Date Title
KR920005540B1 (en) Semiconductor device with wiring of superconductor
US4837609A (en) Semiconductor devices having superconducting interconnects
EP0285445A2 (en) Electric circuit having superconducting multilayered structure and manufacturing method for same
JPH0634418B2 (en) Method for manufacturing superconducting element
EP0305167A2 (en) Electronic devices utilizing superconducting materials
JP2000294796A (en) Manufacture of field effect transistor having buried mott material oxide channel
KR950010206B1 (en) Electronic device and manufacturing method thereof
US5283465A (en) Superconducting lead on integrated circuit
JPH0680741B2 (en) Superconductor device
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
US5274268A (en) Electric circuit having superconducting layered structure
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPH0634412B2 (en) Superconductor device
JPH01125958A (en) Superconductor device
JP2678232B2 (en) Superconductor device
JP2747557B2 (en) Superconductor device
JPH0577312B2 (en)
JP3186035B2 (en) Laminated thin film for field effect element and field effect transistor using the laminated thin film
JPH0561783B2 (en)
JPH0736404B2 (en) Method for manufacturing superconductor device
JPH07245409A (en) Semiconductor device
JPS63220544A (en) Superconducting semiconductor device
JP2597745B2 (en) Superconducting element and fabrication method
JPH0634415B2 (en) Electronic device using oxide superconducting material
JPH0586077B2 (en)