JPH0680486B2 - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0680486B2 JPH0680486B2 JP1201851A JP20185189A JPH0680486B2 JP H0680486 B2 JPH0680486 B2 JP H0680486B2 JP 1201851 A JP1201851 A JP 1201851A JP 20185189 A JP20185189 A JP 20185189A JP H0680486 B2 JPH0680486 B2 JP H0680486B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply potential
- potential
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ECL（エミッタ結合ロジック）ゲートアレイ
などのバイアス回路に使用される定電圧回路に係り、特
にバンドギャップ型定電圧回路に関する。
などのバイアス回路に使用される定電圧回路に係り、特
にバンドギャップ型定電圧回路に関する。
（従来の技術） 第３図は、定電圧回路に使用される従来のワイドラ型の
バンドギャップ回路30を示している。このバンドギャッ
プ回路30は、接地電位GNDと負電源電位VEEとの間に、第
１のNPNトランジスタQ1のコレクタ・エミッタ間、第１
の抵抗R1、第２のNPNトランジスタQ2のコレクタ・エミ
ッタ間、第２の抵抗R2が順に直列に接続されている。
バンドギャップ回路30を示している。このバンドギャッ
プ回路30は、接地電位GNDと負電源電位VEEとの間に、第
１のNPNトランジスタQ1のコレクタ・エミッタ間、第１
の抵抗R1、第２のNPNトランジスタQ2のコレクタ・エミ
ッタ間、第２の抵抗R2が順に直列に接続されている。
また、第１のNPNトランジスタQ1のエミッタ（出力端
子）と負電源電位VEEとの間に、第３の抵抗R3、コレク
タ・ベース相互が接続された第３のNPNトランジスタQ3
のコレクタ・エミッタ間が順に直列に接続されている。
子）と負電源電位VEEとの間に、第３の抵抗R3、コレク
タ・ベース相互が接続された第３のNPNトランジスタQ3
のコレクタ・エミッタ間が順に直列に接続されている。
また、接地電位GNDと負電源電位VEEとの間に、第４の抵
抗R4、第４のNPNトランジスタQ4のコレクタ・エミッタ
間が順に直列に接続され、この第４のNPNトランジスタQ
4のコレクタが第１のNPNトランジスタQ1のベースに接続
され、第４のNPNトランジスタQ4のベースが第２のNPNト
ランジスタQ2のコレクタに接続されている。
抗R4、第４のNPNトランジスタQ4のコレクタ・エミッタ
間が順に直列に接続され、この第４のNPNトランジスタQ
4のコレクタが第１のNPNトランジスタQ1のベースに接続
され、第４のNPNトランジスタQ4のベースが第２のNPNト
ランジスタQ2のコレクタに接続されている。
上記バンドギャップ回路30においては、トランジスタQ
2、Q3のベース・エミッタ間電圧の差ΔVBEが抵抗R2の両
端に現れ、R1/R2倍されて抵抗R1の両端に現れる。この
抵抗R1の両端の電圧ΔVBE・R1/R2とトランジスタQ4のベ
ース・エミッタ間電圧VBE4との和、即ち、 （ΔVBE・R1/R2）＋VBE4 …（１） が出力電圧Vrefとなる。上記（１）式の第１項は正の温
度係数を持ち、第２項は負の温度係数を持つので、抵抗
R1の値を調整することにより、温度係数が零の定電圧出
力が得られる。また、負荷側に流れ込む出力電流が変動
した場合でも、抵抗R1を介してトランジスタQ4のベース
に流れ込む電流が変動して、このトランジスタQ4のコレ
クタ電流が変動し、これにより、前記出力電流が一定に
なるようにトランジスタQ1のベース電流が負帰還制御さ
れるので、負電源電位VEBに対する出力電圧Vrefの電位
は安定化されている。
2、Q3のベース・エミッタ間電圧の差ΔVBEが抵抗R2の両
端に現れ、R1/R2倍されて抵抗R1の両端に現れる。この
抵抗R1の両端の電圧ΔVBE・R1/R2とトランジスタQ4のベ
ース・エミッタ間電圧VBE4との和、即ち、 （ΔVBE・R1/R2）＋VBE4 …（１） が出力電圧Vrefとなる。上記（１）式の第１項は正の温
度係数を持ち、第２項は負の温度係数を持つので、抵抗
R1の値を調整することにより、温度係数が零の定電圧出
力が得られる。また、負荷側に流れ込む出力電流が変動
した場合でも、抵抗R1を介してトランジスタQ4のベース
に流れ込む電流が変動して、このトランジスタQ4のコレ
クタ電流が変動し、これにより、前記出力電流が一定に
なるようにトランジスタQ1のベース電流が負帰還制御さ
れるので、負電源電位VEBに対する出力電圧Vrefの電位
は安定化されている。
しかし、上記バンドギャップ回路30は、負電源電位VEE
の変動に対しては前記したようなトランジスタQ4を通じ
ての負帰還作用が必ずしも十分でなく、負電源電位VEE
の変動に追随して十分に出力電圧Vrefが変動しない。こ
れにより、負電源電位VEEに対する出力電圧Vrefの電位
差が一定にならず、負荷側に流れ込む出力電流が変動し
てしまう。
の変動に対しては前記したようなトランジスタQ4を通じ
ての負帰還作用が必ずしも十分でなく、負電源電位VEE
の変動に追随して十分に出力電圧Vrefが変動しない。こ
れにより、負電源電位VEEに対する出力電圧Vrefの電位
差が一定にならず、負荷側に流れ込む出力電流が変動し
てしまう。
（発明が解決しようとする課題） 上記したように従来のバンドギャップ回路は、温度変動
に対しては定電圧出力が得られるが、負電源電位VEEの
変動に対してはトランジスタQ4を通じての負帰還作用が
必ずしも十分でなく、負電源電位VEEの変動に追随して
十分に出力電圧Vrefが変動せず、負電源電位VEEに対す
る出力電圧Vrefの電位差が一定にならず、負荷側に流れ
込む出力電流が変動してしまうという問題がある。
に対しては定電圧出力が得られるが、負電源電位VEEの
変動に対してはトランジスタQ4を通じての負帰還作用が
必ずしも十分でなく、負電源電位VEEの変動に追随して
十分に出力電圧Vrefが変動せず、負電源電位VEEに対す
る出力電圧Vrefの電位差が一定にならず、負荷側に流れ
込む出力電流が変動してしまうという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、出力電圧が電源電位の変動に完全に追随し、
電源電位に対する出力電圧の電位差が安定化される定電
圧回路を提供することにある。
の目的は、出力電圧が電源電位の変動に完全に追随し、
電源電位に対する出力電圧の電位差が安定化される定電
圧回路を提供することにある。
［発明の構成］ （課題を解決するための手段） 本発明の定電圧回路は、接地電位と電源電位との間に接
続され、NPNトランジスタと抵抗を用いて構成されたバ
ンドギャップ回路と、このバンドギャップ回路における
出力端子に一端側が接続された抵抗の他端側にベース・
エミッタ間電圧を与える負帰還用トランジスタのコレク
タにコレクタが接続された電源電位変動補償用のNPNト
ランジスタと、上記電源電位変動補償用のNPNトランジ
スタのベースと上記接地電位との間に接続され、前記電
源電位の変動に影響されない電圧源と、上記電源電位変
動補償用のNPNトランジスタのエミッタと上記電源電位
との間に接続された抵抗とを具備したことを特徴とす
る。
続され、NPNトランジスタと抵抗を用いて構成されたバ
ンドギャップ回路と、このバンドギャップ回路における
出力端子に一端側が接続された抵抗の他端側にベース・
エミッタ間電圧を与える負帰還用トランジスタのコレク
タにコレクタが接続された電源電位変動補償用のNPNト
ランジスタと、上記電源電位変動補償用のNPNトランジ
スタのベースと上記接地電位との間に接続され、前記電
源電位の変動に影響されない電圧源と、上記電源電位変
動補償用のNPNトランジスタのエミッタと上記電源電位
との間に接続された抵抗とを具備したことを特徴とす
る。
（作 用） 基本構成がバンドギャップ回路であるので、温度変動に
対しては定電圧出力が得られる。また、帰還ループが付
加されていることにより、電源電位の変動に完全に追随
して出力電圧が変動するようになり、電源電位に対する
出力電圧の電位差が常に一定になる。
対しては定電圧出力が得られる。また、帰還ループが付
加されていることにより、電源電位の変動に完全に追随
して出力電圧が変動するようになり、電源電位に対する
出力電圧の電位差が常に一定になる。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、ECLゲートアレイのバイアス回路に使用され
る定電圧回路を示しており、この定電圧回路は、第３図
を参照して前述した従来のバンドギャップ回路30と比べ
て、検知回路10が付加されている点が異なり、その他は
同じであるので第３図中と同一符号を付してその説明を
省略する。
る定電圧回路を示しており、この定電圧回路は、第３図
を参照して前述した従来のバンドギャップ回路30と比べ
て、検知回路10が付加されている点が異なり、その他は
同じであるので第３図中と同一符号を付してその説明を
省略する。
検知回路10は、例えば図示のように、トランジスタQ4の
コレクタにコレクタが接続された電源電位変動補償用の
第５のNPNトランジスタQ5と、この第５のNPNトランジス
タQ5のエミッタと負電源電位VEEとの間に接続された第
５の抵抗R5とからなり、第５のNPNトランジスタQ5のベ
ースには負電源電位VEEの変動に影響されない安定した
電圧源VBBに接続されている。
コレクタにコレクタが接続された電源電位変動補償用の
第５のNPNトランジスタQ5と、この第５のNPNトランジス
タQ5のエミッタと負電源電位VEEとの間に接続された第
５の抵抗R5とからなり、第５のNPNトランジスタQ5のベ
ースには負電源電位VEEの変動に影響されない安定した
電圧源VBBに接続されている。
上記定電圧回路の動作は、第３図を参照して前述した従
来のバンドギャップ回路30の動作と基本的には同じであ
るが、検知回路10が付加されていることにより、次に述
べるような動作が行われる。即ち、負電源電位VEEが例
えば低下した場合、トランジスタQ5のオン電流が増加
し、より多くの電流を抵抗R4を通じて引っ張るので、ト
ランジスタQ1のベース電位、ひいてはそのエミッタ電位
が低下し、出力電圧Vrefが低下する。上記とは逆に負電
源電位VEEが上昇した場合、トランジスタQ5のオン電流
が減少し、より少ない電流を抵抗R4を通じて引っ張るの
で、トランジスタQ1のベース電位、ひいてはそのエミッ
タ電位が上昇し、出力電圧Vrefが上昇する。このよう
に、負電源電位VEEの変動に完全に追随して出力電圧Vre
fが変動するようになり、負電源電位VEEに対する出力電
圧Vrefの電位差が常に一定になる。
来のバンドギャップ回路30の動作と基本的には同じであ
るが、検知回路10が付加されていることにより、次に述
べるような動作が行われる。即ち、負電源電位VEEが例
えば低下した場合、トランジスタQ5のオン電流が増加
し、より多くの電流を抵抗R4を通じて引っ張るので、ト
ランジスタQ1のベース電位、ひいてはそのエミッタ電位
が低下し、出力電圧Vrefが低下する。上記とは逆に負電
源電位VEEが上昇した場合、トランジスタQ5のオン電流
が減少し、より少ない電流を抵抗R4を通じて引っ張るの
で、トランジスタQ1のベース電位、ひいてはそのエミッ
タ電位が上昇し、出力電圧Vrefが上昇する。このよう
に、負電源電位VEEの変動に完全に追随して出力電圧Vre
fが変動するようになり、負電源電位VEEに対する出力電
圧Vrefの電位差が常に一定になる。
第２図は、第１図中の電圧源VBBを具体化した回路例を
示しており、第１図中と同一部分には同一符号を付して
いる。この電圧源VBBは例えば図示のように、接地電位G
NDと付電源電位VEEとの間に、第６の抵抗R6および第６
のNPNトランジスタQ6のコレクタ・エミッタ間が順に直
列に接続され、同じく接地電位GNDと付電源電位VEEとの
間に、第７のNPNトランジスタQ7のコレクタ・エミッタ
間およびコレクタ・ベース相互が接続された第７のNPN
トランジスタQ7のコレクタ・エミッタ間および第７を抵
抗R7が順に直列に接続されてなる。
示しており、第１図中と同一部分には同一符号を付して
いる。この電圧源VBBは例えば図示のように、接地電位G
NDと付電源電位VEEとの間に、第６の抵抗R6および第６
のNPNトランジスタQ6のコレクタ・エミッタ間が順に直
列に接続され、同じく接地電位GNDと付電源電位VEEとの
間に、第７のNPNトランジスタQ7のコレクタ・エミッタ
間およびコレクタ・ベース相互が接続された第７のNPN
トランジスタQ7のコレクタ・エミッタ間および第７を抵
抗R7が順に直列に接続されてなる。
そして、第６のNPNトランジスタQ6のベースは第２のNPN
トランジスタQ2および第３のNPNトランジスタQ3の各ベ
ースに接続され、第７のNPNトランジスタQ7のベースは
第６のNPNトランジスタQ6のコレクタに接続され、第８
のNPNトランジスタQ8のエミッタが第５のNPNトランジス
タQ5のベースに接続されている。
トランジスタQ2および第３のNPNトランジスタQ3の各ベ
ースに接続され、第７のNPNトランジスタQ7のベースは
第６のNPNトランジスタQ6のコレクタに接続され、第８
のNPNトランジスタQ8のエミッタが第５のNPNトランジス
タQ5のベースに接続されている。
第２図の定電圧回路においては、定電流源用のトランジ
スタQ6から一定電流を抵抗R6を通じて引っ張って抵抗R6
の一端に定電位を発生させ、この定電位のレベルをトラ
ンジスタQ7およびQ8によりシフトさせて検知回路のトラ
ンジスタQ5のベースに与えている。この場合、抵抗R6の
一端の定電位は、接地電位GNDに対して一定の電位差を
持ち、負電源電位VEEの変動の影響を受け難くなってい
る。これにより、検知回路による帰還が効率的にかかる
ようになる。
スタQ6から一定電流を抵抗R6を通じて引っ張って抵抗R6
の一端に定電位を発生させ、この定電位のレベルをトラ
ンジスタQ7およびQ8によりシフトさせて検知回路のトラ
ンジスタQ5のベースに与えている。この場合、抵抗R6の
一端の定電位は、接地電位GNDに対して一定の電位差を
持ち、負電源電位VEEの変動の影響を受け難くなってい
る。これにより、検知回路による帰還が効率的にかかる
ようになる。
なお、上記実施例は、接地電位GNDと負電源電位VEEとの
間に接続された定電圧回路を示したが、本発明は、正電
源電位と接地電位GNDとの間に接続された定電圧回路に
も適用可能である。
間に接続された定電圧回路を示したが、本発明は、正電
源電位と接地電位GNDとの間に接続された定電圧回路に
も適用可能である。
［発明の効果］ 上述したように本発明の定電圧回路によれば、出力電圧
が電源電位の変動に完全に追随し、電源電位に対する出
力電圧の電位差が電源電位の変動によらず一定となり、
負荷側に流れる出力電流も電源電位の変動によらず一定
となるという効果が得られる。
が電源電位の変動に完全に追随し、電源電位に対する出
力電圧の電位差が電源電位の変動によらず一定となり、
負荷側に流れる出力電流も電源電位の変動によらず一定
となるという効果が得られる。
第１図は本発明の定電圧回路の一実施例を示す回路図、
第２図は第１図中の電圧源VBBを具体化した回路例を示
す図、第３図は従来のバンドギャップ回路を示す回路図
である。 10……検知回路、30……バンドギャップ回路、Q1〜Q8…
…トランジスタ、R1〜R7……抵抗。
第２図は第１図中の電圧源VBBを具体化した回路例を示
す図、第３図は従来のバンドギャップ回路を示す回路図
である。 10……検知回路、30……バンドギャップ回路、Q1〜Q8…
…トランジスタ、R1〜R7……抵抗。
Claims (1)
- 【請求項１】接地電位と電源電位との間に接続され、NP
Nトランジスタと抵抗を用いて構成されたバンドギャッ
プ回路と、 このバンドギャップ回路における出力端子に一端側が接
続された抵抗の他端側にベース・エミッタ間電圧を与え
る負帰還用トランジスタのコレクタにコレクタが接続さ
れた電源電位変動補償用のNPNトランジスタと、 上記電源電位変動補償用のNPNトランジスタのベースと
上記接地電位との間に接続され、前記電源電位の変動に
影響されない電圧源と、 上記電源電位変動補償用のNPNトランジスタのエミッタ
と上記電源電位との間に接続された抵抗 とを具備したことを特徴とする定電圧回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201851A JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
| DE69015727T DE69015727T2 (de) | 1989-08-03 | 1990-08-03 | Konstantspannungsschaltung. |
| EP90114964A EP0411657B1 (en) | 1989-08-03 | 1990-08-03 | Constant voltage circuit |
| KR1019900011946A KR930003927B1 (ko) | 1989-08-03 | 1990-08-03 | 정 전압회로 |
| US07/865,663 US5278491A (en) | 1989-08-03 | 1992-04-07 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201851A JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365716A JPH0365716A (ja) | 1991-03-20 |
| JPH0680486B2 true JPH0680486B2 (ja) | 1994-10-12 |
Family
ID=16447938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201851A Expired - Fee Related JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0411657B1 (ja) |
| JP (1) | JPH0680486B2 (ja) |
| KR (1) | KR930003927B1 (ja) |
| DE (1) | DE69015727T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304918A (en) * | 1992-01-22 | 1994-04-19 | Samsung Semiconductor, Inc. | Reference circuit for high speed integrated circuits |
| DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
| KR960002457B1 (ko) * | 1994-02-07 | 1996-02-17 | 금성일렉트론주식회사 | 정전압회로 |
| JP2867947B2 (ja) * | 1996-03-28 | 1999-03-10 | 日本電気株式会社 | 参照電位発生回路 |
| DE19618914C1 (de) * | 1996-05-10 | 1997-08-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| DE19621110C1 (de) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| JP3638530B2 (ja) | 2001-02-13 | 2005-04-13 | Ｎｅｃエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
| JP5169468B2 (ja) * | 2008-05-15 | 2013-03-27 | オムロン株式会社 | 基準電圧発生回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100477A (en) * | 1976-11-29 | 1978-07-11 | Burroughs Corporation | Fully regulated temperature compensated voltage regulator |
| US4176308A (en) * | 1977-09-21 | 1979-11-27 | National Semiconductor Corporation | Voltage regulator and current regulator |
| US4553083A (en) * | 1983-12-01 | 1985-11-12 | Advanced Micro Devices, Inc. | Bandgap reference voltage generator with VCC compensation |
| JPS60175131A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
| JPS62191907A (ja) * | 1986-02-19 | 1987-08-22 | Hitachi Ltd | 半導体回路 |
| US4795918A (en) * | 1987-05-01 | 1989-01-03 | Fairchild Semiconductor Corporation | Bandgap voltage reference circuit with an npn current bypass circuit |
-
1989
- 1989-08-03 JP JP1201851A patent/JPH0680486B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-03 KR KR1019900011946A patent/KR930003927B1/ko not_active IP Right Cessation
- 1990-08-03 DE DE69015727T patent/DE69015727T2/de not_active Expired - Fee Related
- 1990-08-03 EP EP90114964A patent/EP0411657B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003927B1 (ko) | 1993-05-15 |
| EP0411657B1 (en) | 1995-01-04 |
| KR910005574A (ko) | 1991-03-30 |
| DE69015727D1 (de) | 1995-02-16 |
| JPH0365716A (ja) | 1991-03-20 |
| DE69015727T2 (de) | 1995-06-01 |
| EP0411657A1 (en) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| JPS6093530A (ja) | 定電流源回路を有する差動増幅回路 | |
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH02178716A (ja) | 電圧発生回路 | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| US5278491A (en) | Constant voltage circuit | |
| JPH0522929B2 (ja) | ||
| JPH1124769A (ja) | 定電流回路 | |
| KR0128251B1 (ko) | 정전압 회로 | |
| EP0266112B1 (en) | Cml bias generator | |
| JP2000124744A (ja) | 定電圧発生回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| KR0152161B1 (ko) | 밴드갭 기준 전압 발생 회로 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPS5841683B2 (ja) | 電流増幅回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JPH0122643B2 (ja) | ||
| JPH0795674B2 (ja) | トランジスタスイツチング回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |