JPH0677299A - Wiring test of semiconductor device - Google Patents
Wiring test of semiconductor deviceInfo
- Publication number
- JPH0677299A JPH0677299A JP4225926A JP22592692A JPH0677299A JP H0677299 A JPH0677299 A JP H0677299A JP 4225926 A JP4225926 A JP 4225926A JP 22592692 A JP22592692 A JP 22592692A JP H0677299 A JPH0677299 A JP H0677299A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- test
- semiconductor device
- electromigration
- joule heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置の配線試験
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring test method for semiconductor devices.
【0002】[0002]
【従来の技術】従来、半導体装置の製造過程においてウ
ェーハ段階で施された配線の寿命は、エレクトロマイグ
レーション試験によって評価されている。このエレクト
ロマイグレーション試験には、たとえばSWEAT法,
BEM法,J−ランプ法等がある。2. Description of the Related Art Conventionally, the life of wiring provided at the wafer stage in the process of manufacturing a semiconductor device has been evaluated by an electromigration test. For this electromigration test, for example, the SWEAT method,
There are BEM method, J-lamp method and the like.
【0003】ここで、これらの試験方法について簡単に
説明すると、まずSWEAT法は、電流を流す配線の構
造を変えることによって加速試験を行う方法(たとえ
ば、特公平1− 24271号公報, 特開昭61− 70472号公報
参照) である。この試験法によく用いられる配線構造
は、試験配線に配線幅の異なる部分を設ける構造であ
り、その配線構造に高電流密度の試験電流(以下、スト
レスという)を印加すると、細い配線からは非常に大き
なジュール熱が発生するが、太い配線部からはジュール
熱が発生しないから、配線上に温度勾配ができる。この
ように配線上に温度勾配が発生するとエレクトロマイグ
レーション現象が加速されて、エレクトロマイグレーシ
ョン耐性試験が迅速に行えることになる。To briefly explain these test methods, first, the SWEAT method is a method of performing an acceleration test by changing the structure of the wiring through which a current flows (for example, Japanese Examined Patent Publication No. 1-24271). 61-70472). The wiring structure that is often used in this test method is a structure in which portions with different wiring widths are provided in the test wiring, and when a high-current-density test current (hereinafter referred to as stress) is applied to the wiring structure, it is extremely Although a large amount of Joule heat is generated, the Joule heat is not generated from the thick wiring portion, so that a temperature gradient is formed on the wiring. When a temperature gradient is generated on the wiring in this way, the electromigration phenomenon is accelerated, and the electromigration resistance test can be performed quickly.
【0004】つぎにBEM法は、一定の高電流密度を印
加し、配線の切れた時間と電流密度から、配線が切れる
のに要したエネルギーを算出する方法(たとえば、特開
昭60− 80236号公報や文献J.M.Tower, Solid State Tec
hnol (27(10), 197(1984))参照)であり、プロセスの優
位性を比較することによく用いられる。またJ−ランプ
法は、階段状に電流密度を上昇させる方法(たとえば、
特開平2−292839号公報, 応用物理学会予稿集(1991, S
29-W-1) 参照) である。この方法は、前記したBEM法
と同様に配線の切れた時間から配線の切れるのに要した
エネルギーを算出するものである。Next, the BEM method is a method of applying a constant high current density and calculating the energy required for cutting the wiring from the time and the current density at which the wiring is broken (for example, JP-A-60-80236). Bulletins and References JM Tower, Solid State Tec
hnol (27 (10), 197 (1984))) and is often used to compare process advantages. The J-Ramp method is a method of increasing the current density stepwise (for example,
JP-A-2-292839, Proceedings of the Japan Society of Applied Physics (1991, S
29-W-1)). This method is similar to the BEM method described above, in that the energy required to break the wiring is calculated from the time when the wiring is broken.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記し
た従来の方法はいずれも、迅速にエレクトロマイグレー
ション耐性が評価できるのであるが、高電流密度のスト
レスを印加しているので、ジュール熱とエレクトロマイ
グレーションの両方の現象を見ていることになり、エレ
クトロマイグレーション現象のみを評価するには不適で
あった。However, all of the above-mentioned conventional methods can quickly evaluate the electromigration resistance, but since high current density stress is applied, Joule heat and electromigration can be prevented. Since both phenomena were seen, it was unsuitable to evaluate only the electromigration phenomenon.
【0006】ところで、このような配線からのジュール
熱を考慮して、試験サンプルを水冷または空冷あるいは
液体窒素等で冷却する方法が考案されているが、これに
用いられる試験装置は非常に大規模なものとなり、コス
ト的にデメリットな要素が多いという欠点がある。本発
明は、上記のような従来技術の有する課題を解決すべく
してなされたものであって、ウェーハレベルの試験で発
生するジュール熱を低減化し、配線のエレクトロマイグ
レーション現象のみを非常に簡単な装置で評価し得る半
導体装置の配線試験方法を提供することを目的とする。By the way, in consideration of the Joule heat from such wiring, a method of cooling a test sample with water, air, liquid nitrogen or the like has been devised. The test apparatus used for this is very large scale. However, there are many disadvantages in terms of cost. The present invention has been made in order to solve the above-mentioned problems of the conventional technique, and reduces Joule heat generated in a wafer level test, and is a very simple device that only causes an electromigration phenomenon of wiring. It is an object of the present invention to provide a wiring test method for a semiconductor device, which can be evaluated in 1.
【0007】[0007]
【課題を解決するための手段】本発明は、半導体装置の
製造過程のウェーハ段階で施された配線のエレクトロマ
イグレーション試験を行う方法において、前記試験すべ
き配線の両サイドにダミー配線を設け、前記試験すべき
配線に印加したストレスによって発生するジュール熱を
該ダミー配線を介して放熱させることを特徴とする半導
体装置の配線試験方法である。SUMMARY OF THE INVENTION The present invention provides a method of performing an electromigration test of a wiring applied at a wafer stage in a semiconductor device manufacturing process, wherein dummy wirings are provided on both sides of the wiring to be tested, The semiconductor device wiring test method is characterized in that the Joule heat generated by the stress applied to the wiring to be tested is radiated through the dummy wiring.
【0008】[0008]
【作 用】まず、本発明に用いられる配線構造について
説明すると、図1に示すように、線幅aなる試験すべき
配線(以下、試験配線という)1の両サイドに、間隔b
をおいて線幅cなるダミー配線2,3を設けるようにし
て構成される。そこで、エレクトロマイグレーション試
験によって試験配線1に高電流密度のストレスを印加す
ると、この試験配線1に発生した非常に大きなジュール
熱をダミー配線2,3を通して熱伝導率の大きなシリコ
ン基板へ放熱させることができるから、試験配線1にお
けるエレクトロマイグレーション現象のみを評価するこ
とが可能である。[Operation] First, the wiring structure used in the present invention will be described. As shown in FIG. 1, a space b is provided on both sides of a wiring 1 to be tested (hereinafter referred to as test wiring) having a line width a.
The dummy wirings 2 and 3 having the line width c are provided. Therefore, when a high current density stress is applied to the test wiring 1 by the electromigration test, a very large Joule heat generated in the test wiring 1 can be radiated to the silicon substrate having a large thermal conductivity through the dummy wirings 2 and 3. Therefore, it is possible to evaluate only the electromigration phenomenon in the test wiring 1.
【0009】[0009]
【実施例】本発明の配線構造を用いてエレクトロマイグ
レーション試験を行った。試験に用いられた試験配線1
は材質がAl合金でその線幅aが1.2 μm とされて6000μ
mの長さでウェーハ上に施されており、さらにこの試験
配線1の両サイドの間隔b;1.2 μm なる位置に、材質
がAl合金のダミー配線2,3がフォトリソグラフィを用
いて線幅c;1.2 μm にパターニングされる。一方、比
較のために、図2に示すように線幅d;1.2 μm 、間隔
e;10μm で長さが同じ6000μm の試験配線4を施して
ダミー配線のない従来の配線構造を準備した。なお、両
者の膜厚はいずれも1μm とした。EXAMPLE An electromigration test was conducted using the wiring structure of the present invention. Test wiring used for the test 1
Is made of Al alloy and its line width a is 1.2 μm and is 6000 μm.
Dummy wirings 2 and 3 made of Al alloy are formed on the wafer at a distance b of 1.2 μm on both sides of the test wiring 1 with a line width c using photolithography. Patterned to 1.2 μm. On the other hand, for comparison, as shown in FIG. 2, a conventional wiring structure without dummy wiring was prepared by applying a test wiring 4 having a line width d of 1.2 μm, an interval e of 10 μm and the same length of 6000 μm. The thickness of both films was 1 μm.
【0010】これらの配線構造を有する試験配線1と試
験配線4の双方に、環境温度170 ℃、電流密度4×106
A/cm2 のストレスを印加して、それらの温度上昇を調べ
た。なお、ダミー配線2,3には電流を流さない。ま
た、このときの各配線のジュール熱は抵抗値から計算で
求めた。その結果、ダミー配線を設けなかった従来の配
線構造のジュール熱による温度上昇が80.5℃であったの
に対し、ダミー配線を設けた本発明の配線構造でのジュ
ール熱では20.3℃と約1/4 程度であった。Both the test wiring 1 and the test wiring 4 having these wiring structures have an environmental temperature of 170 ° C. and a current density of 4 × 10 6.
A stress of A / cm 2 was applied and their temperature rise was examined. No current is passed through the dummy wirings 2 and 3. The Joule heat of each wiring at this time was calculated from the resistance value. As a result, the temperature rise due to Joule heat of the conventional wiring structure without dummy wiring was 80.5 ° C, while the Joule heat of the wiring structure of the present invention with dummy wiring was 20.3 ° C, which is about 1 / It was about 4.
【0011】通常、Al合金は200 ℃辺りに2次再結晶温
度をもっており、物性の変化が起こる可能性がある。こ
のことから、パッケージに組立てた状態でエレクトロマ
イグレーション試験(信頼性試験)を行う際、一般的に
は201 ℃以上での試験は行われていない。このことは、
配線温度が200 ℃以下に抑えることが必要であることを
意味しており、本実験結果である配線温度190.3 ℃(=
170 +20.3)は前記条件である200 ℃以下を十分に満た
していることがわかる。Usually, the Al alloy has a secondary recrystallization temperature around 200 ° C., and there is a possibility that the physical properties will change. For this reason, when conducting an electromigration test (reliability test) in the state of being assembled in a package, generally, a test at 201 ° C or higher is not performed. This is
This means that it is necessary to keep the wiring temperature below 200 ° C, which is the result of this experiment.
It can be seen that 170 + 20.3) sufficiently satisfies the above conditions of 200 ° C or lower.
【0012】なお、上記した本実験では170 ℃の環境温
度で行っているが、この環境温度を室温程度まで下げる
ようにすれば、電流密度をもっと高密度にすることが可
能であり、エレクトロマイグレーション現象のみが迅速
に評価できることが十分予想される。また、上記実施例
において、試験配線1の構造は線幅1.2 μm で1.2 μm
の間隔、ダミー配線2,3の構造は線幅1.2 μm として
説明したが、本発明はこれに限定されるものではなく、
たとえば図3に示すように、試験配線1Aの両サイド全
体にダミーとなるAl合金系のメタル5,6を放熱板とし
て残しても一向に差し支えない。この場合は放熱作用が
非常に大きなものとなり、高電流密度の試験において、
配線からのジュール発熱をより多く放熱することが可能
である。In the above experiment, the environmental temperature is 170 ° C., but if the environmental temperature is lowered to about room temperature, the current density can be further increased and the electromigration is performed. It is fully expected that only the phenomenon can be evaluated quickly. Further, in the above embodiment, the structure of the test wiring 1 is 1.2 μm with a line width of 1.2 μm.
The description has been made assuming that the space between the dummy wirings and the dummy wirings 2 and 3 have a line width of 1.2 μm.
For example, as shown in FIG. 3, there is no problem even if the Al alloy-based metals 5 and 6 serving as dummies are left as radiator plates on both sides of the test wiring 1A. In this case, the heat dissipation effect becomes very large, and in a high current density test,
More Joule heat generated from the wiring can be dissipated.
【0013】[0013]
【発明の効果】以上説明したように本発明によれば、エ
レクトロマイグレーション試験を行う試験配線の両サイ
ドにダミー配線を施すことによって、試験配線に高電流
密度のストレスを印加したときに発生するジュール発熱
を、電流を流さないダミー配線に放熱することができる
から、エレクトロマイグレーション現象のみを評価する
ことが可能となる。As described above, according to the present invention, the dummy wiring is provided on both sides of the test wiring to be subjected to the electromigration test, so that the joule generated when a high current density stress is applied to the test wiring. Since the generated heat can be dissipated to the dummy wiring that does not pass the current, it is possible to evaluate only the electromigration phenomenon.
【0014】このことは、従来のエレクトロマイグレー
ション試験で得られる活性化エネルギーがパッケージに
組立てた状態で行う配線信頼性加速試験で得られる活性
化エネルギーと大きな違いを示していた問題点をも解決
することが可能であることも十分予想できる。また、放
熱パターンも単にメタルを成膜してフォトグラフィ、ド
ライエッチング等の一般的に用いられている技術で作製
することができるので、既存のウェーハ段階によるエレ
クトロマイグレーション試験方法で行うことができ、コ
スト面でも有効である。This solves the problem that the activation energy obtained by the conventional electromigration test shows a big difference from the activation energy obtained by the wiring reliability acceleration test performed in the state of being assembled in the package. It is fully predictable that it is possible. Further, since the heat dissipation pattern can also be produced by a commonly used technique such as photography and dry etching by simply depositing a metal film, it can be performed by an existing electromigration test method at the wafer stage, It is also effective in terms of cost.
【図1】本発明に用いられる配線構造の一例を模式的に
示す平面図である。FIG. 1 is a plan view schematically showing an example of a wiring structure used in the present invention.
【図2】従来の配線構造の一例を模式的に示す平面図で
ある。FIG. 2 is a plan view schematically showing an example of a conventional wiring structure.
【図3】本発明に用いられる配線構造の他の例を模式的
に示す平面図である。FIG. 3 is a plan view schematically showing another example of the wiring structure used in the present invention.
1 試験配線 2 ダミー配線 3 ダミー配線 4 試験配線 5 メタル 6 メタル 1 Test wiring 2 Dummy wiring 3 Dummy wiring 4 Test wiring 5 Metal 6 Metal
Claims (1)
で施された配線のエレクトロマイグレーション試験を行
う方法において、前記試験すべき配線の両サイドにダミ
ー配線を設け、前記試験すべき配線に印加したストレス
によって発生するジュール熱を該ダミー配線を介して放
熱させることを特徴とする半導体装置の配線試験方法。1. A method for conducting an electromigration test of a wiring applied at a wafer stage in a semiconductor device manufacturing process, wherein dummy wirings are provided on both sides of the wiring to be tested, and stress applied to the wiring to be tested. A method for testing a wiring of a semiconductor device, characterized in that Joule heat generated by the method is radiated through the dummy wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4225926A JPH0677299A (en) | 1992-08-25 | 1992-08-25 | Wiring test of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4225926A JPH0677299A (en) | 1992-08-25 | 1992-08-25 | Wiring test of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0677299A true JPH0677299A (en) | 1994-03-18 |
Family
ID=16837060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4225926A Pending JPH0677299A (en) | 1992-08-25 | 1992-08-25 | Wiring test of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0677299A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751015A (en) * | 1995-11-17 | 1998-05-12 | Micron Technology, Inc. | Semiconductor reliability test chip |
WO2002067318A2 (en) * | 2001-02-23 | 2002-08-29 | Infineon Technologies Ag | Electromigration test structure for determining the reliability of wiring |
KR100370954B1 (en) * | 1998-10-23 | 2003-02-05 | 주식회사 하이닉스반도체 | Test pattern for measuring delay time of interconnection metal line |
US6614049B1 (en) * | 1999-04-09 | 2003-09-02 | Mitsubishi Denki Kabushiki Kaisha | System LSI chip having a logic part and a memory part |
-
1992
- 1992-08-25 JP JP4225926A patent/JPH0677299A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751015A (en) * | 1995-11-17 | 1998-05-12 | Micron Technology, Inc. | Semiconductor reliability test chip |
US5936260A (en) * | 1995-11-17 | 1999-08-10 | Micron Technology, Inc. | Semiconductor reliability test chip |
US6157046A (en) * | 1995-11-17 | 2000-12-05 | Micron Technology, Inc. | Semiconductor reliability test chip |
US6320201B1 (en) | 1995-11-17 | 2001-11-20 | Micron Technology, Inc. | Semiconductor reliability test chip |
US6538264B2 (en) | 1995-11-17 | 2003-03-25 | Micron Technology, Inc. | Semiconductor reliability test chip |
US6770906B2 (en) | 1995-11-17 | 2004-08-03 | Micron Technology, Inc. | Semiconductor reliability test chip |
KR100370954B1 (en) * | 1998-10-23 | 2003-02-05 | 주식회사 하이닉스반도체 | Test pattern for measuring delay time of interconnection metal line |
US6614049B1 (en) * | 1999-04-09 | 2003-09-02 | Mitsubishi Denki Kabushiki Kaisha | System LSI chip having a logic part and a memory part |
WO2002067318A2 (en) * | 2001-02-23 | 2002-08-29 | Infineon Technologies Ag | Electromigration test structure for determining the reliability of wiring |
WO2002067318A3 (en) * | 2001-02-23 | 2003-05-08 | Infineon Technologies Ag | Electromigration test structure for determining the reliability of wiring |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5391516A (en) | Method for enhancement of semiconductor device contact pads | |
Root et al. | Wafer level electromigration tests for production monitoring | |
US6603321B2 (en) | Method and apparatus for accelerated determination of electromigration characteristics of semiconductor wiring | |
Tan et al. | Investigation of the effect of temperature and stress gradients on accelerated EM test for Cu narrow interconnects | |
Vaidya et al. | Electromigration in fine‐line sputter‐gun Al | |
JPS5943092B2 (en) | pad structure | |
JP2974068B1 (en) | Semiconductor element for electromigration test | |
JPH0677299A (en) | Wiring test of semiconductor device | |
US6513000B1 (en) | Simulation method of wiring temperature rise | |
Turner et al. | The influence of stress on aluminum conductor life | |
Hartman et al. | Electromigration in thin gold films | |
Danso et al. | Thin film metallization studies and device lifetime prediction using Al Si and Al Cu Si conductor test bars | |
JPH03141696A (en) | Maintenance of temperature of electric actuation device | |
Schwarzenberger et al. | Electromigration in the presence of a temperature gradient: Experimental study and modelling | |
Kwok | Electromigration and reliability in submicron metallization and multilevel interconnection | |
JPH11214522A (en) | Wire layout in semiconductor device | |
Engler | Accelerated electromigration study in cobalt by novel in-situ tem technique | |
JPH06244176A (en) | Integrated circuit device and its manufacture | |
Zhang | Experimental study on electromigration using Blech structure | |
JPS5917847B2 (en) | Screening method for metal thin film lines in semiconductor devices | |
US9934925B2 (en) | Fuse structures and forming and operation methods thereof | |
JP2000243845A (en) | Manufacture of semiconductor device | |
JPH06188245A (en) | Semiconductor device and method for evaluating its reliability | |
Hare | AEM investigation of electromigration in aluminum test junctions | |
Enderling et al. | Design rules to minimize the effect of joule heating in Greek cross test structures |