JPH0677279A - 半導体装置およびボンディング方法 - Google Patents
半導体装置およびボンディング方法Info
- Publication number
- JPH0677279A JPH0677279A JP22955292A JP22955292A JPH0677279A JP H0677279 A JPH0677279 A JP H0677279A JP 22955292 A JP22955292 A JP 22955292A JP 22955292 A JP22955292 A JP 22955292A JP H0677279 A JPH0677279 A JP H0677279A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- dicing
- semiconductor device
- inner lead
- bonding method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 面積の縮小をはかり、１ウェーハ当たり採取
できる数の多いデバイスと、それを可能にするボンディ
ング方法を提案する。 【構成】 ダイシングライン８がパッド２の露出面を通
過するようにダイシングを行い、露出したパッド２にイ
ンナーリード４を直接接合する方法、およびパッド２を
直接インナーリードに接合した半導体装置。
できる数の多いデバイスと、それを可能にするボンディ
ング方法を提案する。 【構成】 ダイシングライン８がパッド２の露出面を通
過するようにダイシングを行い、露出したパッド２にイ
ンナーリード４を直接接合する方法、およびパッド２を
直接インナーリードに接合した半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は、半導体にかかわり、と
くに微細化された製品および微細化の方法に関する。
くに微細化された製品および微細化の方法に関する。
【０００２】
【従来の技術】従来の半導体装置ではＬＳＩチップ（以
後デバイスという）からの配線がバンプを介してインナ
ーリードへボンディングされている。すなわち通常、図
４に示すようにウェーハ全体をパッシベーション膜で保
護した後、パッド２を露出させてから、スクライブライ
ン７をダイシングライン８でダイシングしてデバイスを
単体に分離している。このデバイスから配線をとりだし
てインナーリードへボンディングする。デバイスの高集
積化に伴うパッドの微細化に対応するボンディング方法
としてバンプによるプリチップボンディングやテープキ
ャリヤボンディング（ＴＡＢ）が用いられている。図５
にバンプ形成をチップ上に行うＴＡＢ方式の状況を示
す。本体基板１の上にＡｌ、Ａｌ−Ｃｕ合金などからな
る導体膜であるパッド２があり、その上を保護被膜とし
てのパッシベーション膜３が覆っている。そして、この
ＴＡＢ方式を行うためには、パッド２を露出させた上で
さらに導電部をまわりのパッシベーション膜３より突出
させる必要があることから、Ａｕ、Ｃｕなどのメッキに
よりバンプ５を盛り上げなければならない。もしくは、
メサ状バンプ、転写バンプに代表されるような、インナ
ーリード側へのバンプをメッキ、エッチングなどにより
盛り上げなければならない。
後デバイスという）からの配線がバンプを介してインナ
ーリードへボンディングされている。すなわち通常、図
４に示すようにウェーハ全体をパッシベーション膜で保
護した後、パッド２を露出させてから、スクライブライ
ン７をダイシングライン８でダイシングしてデバイスを
単体に分離している。このデバイスから配線をとりだし
てインナーリードへボンディングする。デバイスの高集
積化に伴うパッドの微細化に対応するボンディング方法
としてバンプによるプリチップボンディングやテープキ
ャリヤボンディング（ＴＡＢ）が用いられている。図５
にバンプ形成をチップ上に行うＴＡＢ方式の状況を示
す。本体基板１の上にＡｌ、Ａｌ−Ｃｕ合金などからな
る導体膜であるパッド２があり、その上を保護被膜とし
てのパッシベーション膜３が覆っている。そして、この
ＴＡＢ方式を行うためには、パッド２を露出させた上で
さらに導電部をまわりのパッシベーション膜３より突出
させる必要があることから、Ａｕ、Ｃｕなどのメッキに
よりバンプ５を盛り上げなければならない。もしくは、
メサ状バンプ、転写バンプに代表されるような、インナ
ーリード側へのバンプをメッキ、エッチングなどにより
盛り上げなければならない。
【０００３】
【発明が解決しようとする課題】しかしながら、このメ
ッキをするにはレジスト塗布、露光、蒸着、洗浄など数
多くの工程を経なければならない。またあまり小さなバ
ンプを形成することは不可能であることから、バンプの
存在によってそれだけ寸法が大きくなっているという問
題もある。バンプを省略する技術の開発はデバイスの小
型化に対する大きな課題である。
ッキをするにはレジスト塗布、露光、蒸着、洗浄など数
多くの工程を経なければならない。またあまり小さなバ
ンプを形成することは不可能であることから、バンプの
存在によってそれだけ寸法が大きくなっているという問
題もある。バンプを省略する技術の開発はデバイスの小
型化に対する大きな課題である。
【０００４】一方、プローブテストに必要であり、また
バンプのベースとなっているパッドも微細化の検討対象
であるが、その上にボンディングする必要性からある程
度以上の大きさとせざるを得ないという微細化を妨げる
問題がある。上記の問題にかんがみ、バンプを用いない
ボンディング方法を開発し、スクライブラインおよびパ
ッド面積を最小限とすることによって大幅に工程を簡略
化し、微細化された製品と、微細化の方法を提供するこ
とが本発明の目的である。
バンプのベースとなっているパッドも微細化の検討対象
であるが、その上にボンディングする必要性からある程
度以上の大きさとせざるを得ないという微細化を妨げる
問題がある。上記の問題にかんがみ、バンプを用いない
ボンディング方法を開発し、スクライブラインおよびパ
ッド面積を最小限とすることによって大幅に工程を簡略
化し、微細化された製品と、微細化の方法を提供するこ
とが本発明の目的である。
【０００５】
【課題を解決するための手段】本発明は、インナーリ─
ドが直接パッドに接合されていることを特徴とする半導
体装置であり、ウェーハのダイシング工程においてダイ
シングラインがパッド露出面を通過するようにダイシン
グし、インナーリードを該パッドに直接接合することを
特徴とするボンディング方法である。
ドが直接パッドに接合されていることを特徴とする半導
体装置であり、ウェーハのダイシング工程においてダイ
シングラインがパッド露出面を通過するようにダイシン
グし、インナーリードを該パッドに直接接合することを
特徴とするボンディング方法である。
【０００６】
【作用】本発明によれば、パッド露出面を通過するよう
にダイシングして、インナーリードをパッドに直接接合
させるようにしたので、パッド面積を非常に小さくする
ことができる。
にダイシングして、インナーリードをパッドに直接接合
させるようにしたので、パッド面積を非常に小さくする
ことができる。
【０００７】
【実施例】以下に、本発明の実施例について説明する。
図１に示すように、ダイシングをスクライブライン７上
よりずらして、ダイシングライン８がパッド２露出面を
通過するようにする。このようにするとパッド２がウェ
ーハの断面にも露出する。この方法でもデバイスの寸法
は従来よりもパッドが切り込まれただけ縮小することに
なり、微細化が図られる。
図１に示すように、ダイシングをスクライブライン７上
よりずらして、ダイシングライン８がパッド２露出面を
通過するようにする。このようにするとパッド２がウェ
ーハの断面にも露出する。この方法でもデバイスの寸法
は従来よりもパッドが切り込まれただけ縮小することに
なり、微細化が図られる。
【０００８】または図２に示すようにスクライブライン
７幅を細くするか、カッターの刃を太くしてスクライブ
ライン８がダイシングライン７の外側になるようにする
か、いずれかの方法により、またはこれらの方法を組合
わせることにより、現在スクライブラインとして使用し
ている部分にパッドを配置して、現状のダイシングでパ
ッド２が露出するようにする。
７幅を細くするか、カッターの刃を太くしてスクライブ
ライン８がダイシングライン７の外側になるようにする
か、いずれかの方法により、またはこれらの方法を組合
わせることにより、現在スクライブラインとして使用し
ている部分にパッドを配置して、現状のダイシングでパ
ッド２が露出するようにする。
【０００９】パッドは通常導電性のＡｌなどの蒸着膜が
用いられ、従来はこれをダイシングすることはＡｌ粒子
が飛散して回路をショートさせるおそれがあるとして、
考慮の対象外のことであったが、最近はパッシベーショ
ン膜の信頼性が向上して、Ａｌなどの導電性粒子が飛散
しても回路のショートなどの問題を考慮する必要はなく
なった。
用いられ、従来はこれをダイシングすることはＡｌ粒子
が飛散して回路をショートさせるおそれがあるとして、
考慮の対象外のことであったが、最近はパッシベーショ
ン膜の信頼性が向上して、Ａｌなどの導電性粒子が飛散
しても回路のショートなどの問題を考慮する必要はなく
なった。
【００１０】このようにしてデバイスの寸法を縮小し、
あるいはさらにダイシングラインを細くすることによ
り、１ウェーハ当たりのデバイス数を増加させることが
でき、生産性の向上を果たすことができる。上の方法で
得られたデバイスはパッドの表面が露出している。この
上に図３（ａ）に示すようにインナーリード４をのせて
融着させる。また上の方法で得られたデバイスのパッド
２は表面だけでなく、断面にも導電性のパッドが露出し
ている。そのパッドの角に図３（ｂ）に示すようにイン
ナーリード４が当たるように配置し超音波、もしくは熱
処理によって融着する。接合の方法はここに記載した融
着に限定されるものではなく、導通がとれる方法であれ
ばよい。
あるいはさらにダイシングラインを細くすることによ
り、１ウェーハ当たりのデバイス数を増加させることが
でき、生産性の向上を果たすことができる。上の方法で
得られたデバイスはパッドの表面が露出している。この
上に図３（ａ）に示すようにインナーリード４をのせて
融着させる。また上の方法で得られたデバイスのパッド
２は表面だけでなく、断面にも導電性のパッドが露出し
ている。そのパッドの角に図３（ｂ）に示すようにイン
ナーリード４が当たるように配置し超音波、もしくは熱
処理によって融着する。接合の方法はここに記載した融
着に限定されるものではなく、導通がとれる方法であれ
ばよい。
【００１１】このようにしてデバイスのパッド２から直
接インナーリード４へ接合することが可能となり、バン
プをつける工程を省略することができる。さらにはスク
ライブレスのウェーハを製造することが可能となり、１
ウェーハあたりのショット数を増加させることができ
る。また、ボンディングのさいのパッドの必要面積を非
常に小さくすることが可能となり、プロービングの絶対
必要面積にまでパッドを微細化することができる。
接インナーリード４へ接合することが可能となり、バン
プをつける工程を省略することができる。さらにはスク
ライブレスのウェーハを製造することが可能となり、１
ウェーハあたりのショット数を増加させることができ
る。また、ボンディングのさいのパッドの必要面積を非
常に小さくすることが可能となり、プロービングの絶対
必要面積にまでパッドを微細化することができる。
【００１２】
【発明の効果】本発明により、バンプを形成する工程を
省略でき、またデバイスあるいはスクライブラインの面
積を著しく縮小し、また１ウェーハあたりのデバイス数
を増加できたので、半導体製造の生産性が著しく向上
し、またデバイスの面積も縮小され、ＬＳＩの高集積
化、微細化に対する効果はきわめて大きい。
省略でき、またデバイスあるいはスクライブラインの面
積を著しく縮小し、また１ウェーハあたりのデバイス数
を増加できたので、半導体製造の生産性が著しく向上
し、またデバイスの面積も縮小され、ＬＳＩの高集積
化、微細化に対する効果はきわめて大きい。
【図１】本発明によるダイシングの実施例を示す説明
図。
図。
【図２】本発明によるダイシングの実施例を示す説明
図。
図。
【図３】本発明によるパッドとインナーリードのボンデ
ィング状況を示す説明図。
ィング状況を示す説明図。
【図４】従来の方法によるダイシングの状況を示す説明
図。
図。
【図５】従来の方法によるパッドとインナーリードのボ
ンディング状況を示す説明図。
ンディング状況を示す説明図。
１ 基板 ２ パッド ３ パッシベーション膜 ４ インナーリード ５ バンプ ６ フィルム ７ スクライブライン ８ ダイシングライン
Claims (2)
- 【請求項１】 インナーリ─ドが直接パッドに接合され
ていることを特徴とする半導体装置。 - 【請求項２】 ウェーハのダイシング工程においてダイ
シングラインがパッド露出面を通過するようにダイシン
グし、インナーリードを該パッドに直接接合することを
特徴とするボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22955292A JPH0677279A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびボンディング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22955292A JPH0677279A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびボンディング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677279A true JPH0677279A (ja) | 1994-03-18 |
Family
ID=16893958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22955292A Pending JPH0677279A (ja) | 1992-08-28 | 1992-08-28 | 半導体装置およびボンディング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677279A (ja) |
-
1992
- 1992-08-28 JP JP22955292A patent/JPH0677279A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US7019397B2 (en) | Semiconductor device, manufacturing method of semiconductor device, stack type semiconductor device, and manufacturing method of stack type semiconductor device | |
| US7795126B2 (en) | Electrical die contact structure and fabrication method | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| JP3788268B2 (ja) | 半導体装置の製造方法 | |
| US20030214029A1 (en) | Multichip wafer-level package and method for manufacturing the same | |
| US6258705B1 (en) | Method of forming circuit probing contact points on fine pitch peripheral bond pads on flip chip | |
| US20050140027A1 (en) | Method and device for manufacturing bonding pads for chip scale packaging | |
| JP3660918B2 (ja) | 半導体装置及びその製造方法 | |
| TW588440B (en) | Pad-rerouting for integrated circuit chips | |
| JP3833858B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0677279A (ja) | 半導体装置およびボンディング方法 | |
| TW200418160A (en) | Wafer surface processing | |
| JP2004273592A (ja) | 半導体装置及びその製造方法 | |
| JPH0677232A (ja) | 半導体装置のバンプ電極構造およびその形成方法 | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JPH08124930A (ja) | 半導体装置 | |
| JP2004273561A (ja) | 半導体装置及びその製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| US20050181538A1 (en) | Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof | |
| JP2001135795A (ja) | 半導体装置 | |
| JP3967293B2 (ja) | 半導体装置 | |
| US20220238468A1 (en) | Semiconductor device and method for fabricating the same | |
| JPH03266446A (ja) | 半導体装置の製造方法 |