JPH0675143B2 - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JPH0675143B2 JPH0675143B2 JP22697488A JP22697488A JPH0675143B2 JP H0675143 B2 JPH0675143 B2 JP H0675143B2 JP 22697488 A JP22697488 A JP 22697488A JP 22697488 A JP22697488 A JP 22697488A JP H0675143 B2 JPH0675143 B2 JP H0675143B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- additional capacitance
- film
- active matrix
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、液晶等と組み合わせてマトリクス表示装置を
構成するための、薄膜トランジスタ(以下、「TFT」と
称する)等のスイッチング素子を有するアクティブマト
リクス基板に関する。The present invention relates to an active matrix having switching elements such as thin film transistors (hereinafter referred to as “TFT”) for forming a matrix display device in combination with liquid crystal or the like. Regarding the substrate.
(従来の技術) マトリクス型液晶表示装置に用いられる従来のアクティ
ブマトリクス基板の一例を第2図に示す。(Prior Art) An example of a conventional active matrix substrate used in a matrix type liquid crystal display device is shown in FIG.
この例示のアクティブマトリクス基板は、逆スタガー型
TFT1をアドレススイッチング素子として用いており、絶
縁性基板2上に、ゲート電極(ゲートバスライン)3、
ゲート絶縁膜4、a−Si半導体膜13、絶縁膜5、オーミ
ック接触用n+−a−Siコンタクト膜6、ソース電極(ソ
ースバスライン)7、ドレイン電極8、表示用絵素電極
9、及び保護膜10が積層されて構成されている。この基
板と対向する他方の基板との間に液晶が封入されてマト
リクス液晶表示装置が形成される。This example active matrix substrate is an inverted stagger type.
The TFT1 is used as an address switching element, and the gate electrode (gate bus line) 3, on the insulating substrate 2,
Gate insulating film 4, a-Si semiconductor film 13, insulating film 5, ohmic contact n + -a-Si contact film 6, source electrode (source bus line) 7, drain electrode 8, display pixel electrode 9, and The protective film 10 is laminated and configured. A matrix liquid crystal display device is formed by enclosing the liquid crystal between this substrate and the other substrate that faces it.
また、表示用絵素電極9の下方には、絶縁性基板2上に
付加容量電極11が形成されている。An additional capacitance electrode 11 is formed on the insulating substrate 2 below the display pixel electrode 9.
付加容量用電極11は、表示用絵素電極9上に配置される
液晶の容量と並列に付加容量を形成するために設けられ
ているものであり、そのために付加容量用電極11と絵素
電極9との間には誘電体層としてゲート絶縁膜4が介在
されている。The additional capacitance electrode 11 is provided to form an additional capacitance in parallel with the capacitance of the liquid crystal arranged on the display pixel electrode 9, and therefore the additional capacitance electrode 11 and the pixel electrode are provided. A gate insulating film 4 is interposed as a dielectric layer between the gate insulating film 4 and the gate insulating film 9.
この付加容量は、絵素電位保持特性の改善並びにゲート
電圧の立上がり時のゲート電極とドレイン電極との重な
り容量に起因する絵素電極電位のレベルシフトを低減す
るために設けられている。This additional capacitance is provided to improve the pixel potential holding characteristic and to reduce the level shift of the pixel electrode potential due to the overlapping capacitance between the gate electrode and the drain electrode when the gate voltage rises.
(発明が解決しようとする課題) このような従来のアクティブマトリクス基板の構造で
は、付加容量電極11として透明導電膜を使用しているた
め、付加容量用電極11の抵抗が比較的高く、駆動回路の
負荷が大きくなるという問題があった。(Problem to be Solved by the Invention) In such a structure of the conventional active matrix substrate, since the transparent conductive film is used as the additional capacitance electrode 11, the resistance of the additional capacitance electrode 11 is relatively high, and the drive circuit There was a problem that the load on the server increased.
付加容量用電極11の抵抗を低くするには、該電極の膜厚
を厚くするか、あるいは電極幅を拡げればよい。しかし
ながら、膜厚を厚くすると、付加容量用電極端縁部分に
おける段差が大きくなり、後工程で形成するTFT1のソー
ス電極等が断線し易くなる。To reduce the resistance of the additional capacitance electrode 11, the film thickness of the electrode may be increased or the electrode width may be increased. However, if the film thickness is increased, the step difference at the edge portion of the electrode for the additional capacitance becomes large, and the source electrode or the like of the TFT1 formed in a later step is easily broken.
他方、付加容量用電極11の幅を拡げた場合には、付加容
量用電極11と絵素電極9及びソース電極8との間が短絡
する可能性が高くなる。また、付加容量用電極11とソー
ス電極8との間の容量が増加し、それによる信号のレベ
ルシフトが生じる。On the other hand, when the width of the additional capacitance electrode 11 is increased, there is a high possibility that the additional capacitance electrode 11 is short-circuited with the pixel electrode 9 and the source electrode 8. In addition, the capacitance between the additional capacitance electrode 11 and the source electrode 8 increases, which causes a signal level shift.
上述の問題を解決するためには、第3図に示すような構
造とすることが考えられる。この構成に於いては、TFT1
のゲート電極3と、付加容量用電極11とがタンタル(以
下では「Ta」と略称する)により形成されている。ま
た、付加容量用電極11の絶縁膜として、該付加容量用電
極11の表面を陽極酸化して成る酸化タンタル膜(以下で
は「Ta2O5膜」と略称する)と窒化シリコン膜(以下で
は「SiNx膜」と略称する)との2層構造の誘電体層12が
構成されている。即ち、Taから成る電極膜を用いること
により、付加容量用電極の電気抵抗を低め、それによっ
てドライバの負荷を低減するものである。In order to solve the above-mentioned problem, it is conceivable to adopt a structure as shown in FIG. In this configuration, TFT1
The gate electrode 3 and the additional capacitance electrode 11 are formed of tantalum (hereinafter abbreviated as “Ta”). Further, as an insulating film of the additional capacitance electrode 11, a tantalum oxide film (hereinafter abbreviated as “Ta 2 O 5 film”) formed by anodizing the surface of the additional capacitance electrode 11 and a silicon nitride film (hereinafter Abbreviated as “SiNx film”) and has a two-layer structure. That is, by using the electrode film made of Ta, the electric resistance of the electrode for the additional capacitance is lowered, thereby reducing the load on the driver.
しかしながら、液晶表示装置の表示面積の大型化に伴っ
て、付加容量用電極11の電極抵抗を、より一層低めるこ
とが要求されている。従って、Taを付加容量用電極11の
材料として用いた場合に於いても、電極抵抗をより一層
低めることが求められている。However, as the display area of the liquid crystal display device increases, it is required to further reduce the electrode resistance of the additional capacitance electrode 11. Therefore, even when Ta is used as the material of the additional capacitance electrode 11, it is required to further reduce the electrode resistance.
他方、Taの電気抵抗は、Ta膜形成時に窒素を少量含有さ
せることにより低め得ることが知られている。従って、
窒素を少量含有させたTa膜により付加容量用電極11を形
成すればよいと考えられる。しかし、窒素を含有させた
Ta膜を陽極酸化することによってTa2O5膜を形成した場
合には、該Ta2O5膜の誘電率が、窒素を含有しないTa膜
を陽極酸化して形成したTa2O5薄膜に比べて低くなり、
付加容量が小さくなるという問題がある。即ち、窒素を
含有させたTa膜を用いて付加容量用電極を形成した場合
には、電極抵抗を低めることこそ可能であるが、付加容
量が小さくなるという問題を生じる。On the other hand, it is known that the electric resistance of Ta can be lowered by adding a small amount of nitrogen when forming the Ta film. Therefore,
It is considered that the additional capacitance electrode 11 may be formed of a Ta film containing a small amount of nitrogen. However, it contained nitrogen
When a Ta 2 O 5 film is formed by anodizing the Ta film, the Ta 2 O 5 film has a dielectric constant of Ta 2 O 5 thin film formed by anodizing the Ta film that does not contain nitrogen. Lower than
There is a problem that the added capacity becomes small. That is, when the electrode for additional capacitance is formed by using the Ta film containing nitrogen, it is possible to lower the electrode resistance, but there is a problem that the additional capacitance becomes small.
よって、本発明の目的は、付加容量を小さくすることな
く付加容量用電極の電極抵抗を低下させることが可能で
あり、且つ生産性に優れた構造を備えるアクティブマト
リクス基板を提供することにある。Therefore, an object of the present invention is to provide an active matrix substrate having a structure capable of reducing the electrode resistance of an electrode for additional capacitance without reducing the additional capacitance and having excellent productivity.
(課題を解決するための手段) 本発明のアクティブマトリクス基板は、絶縁性基板上に
複数の絵素電極がマトリクス状に配列され、該絵素電極
にスイッチング素子が接続され、該絵素電極の下方にタ
ンタンルの付加容量用電極が設けられているアクティブ
マトリクス基板であって、該付加容量用電極が2層構造
を有しており、該2層構造の下側の層に窒素が不純物と
して添加されており、上側の層は窒素無添加であり、少
なくとも該上側の層の表面上に酸化タンタルの膜が形成
されており、そのことにより上記目的が達成される。(Means for Solving the Problems) In an active matrix substrate of the present invention, a plurality of picture element electrodes are arranged in a matrix on an insulating substrate, switching elements are connected to the picture element electrodes, and An active matrix substrate provided with a tantalum additional capacitance electrode below, wherein the additional capacitance electrode has a two-layer structure, and nitrogen is added as an impurity to a lower layer of the two-layer structure. The upper layer is nitrogen-free, and a tantalum oxide film is formed on at least the surface of the upper layer, whereby the above object is achieved.
(実施例) 本発明を実施例について以下に説明する。(Examples) The present invention will be described below with reference to Examples.
第1図は本発明の1実施例の断面図である。本実施例で
は、ゲート電極3及び付加容量用電極11が、共に、第1
のTa層と第2のTa層との2層構造とされている。第1の
Ta層3a及び11aは、窒素を含有させたTa層からなり、第
2のTa層3b及び11bは窒素を含有させていないTa層から
成る。従って、下方に形成された第1のTa層3a及び11a
は、上方に形成された第2のTa層3b及び11bに比べてそ
の電気抵抗が低い。FIG. 1 is a sectional view of one embodiment of the present invention. In this embodiment, the gate electrode 3 and the additional capacitance electrode 11 are both the first
It has a two-layer structure of a Ta layer and a second Ta layer. First
The Ta layers 3a and 11a are Ta layers containing nitrogen, and the second Ta layers 3b and 11b are Ta layers containing no nitrogen. Therefore, the first Ta layers 3a and 11a formed below
Has a lower electric resistance than the second Ta layers 3b and 11b formed above.
また、付加容量用電極11上には、第2のTa層11bの表面
を陽極酸化して得られる約2000Åの厚さのTa2O5からな
る絶縁膜12が形成されている。本実施例では、窒素を含
有していない第2のTa層11bの表面を陽極酸化すること
によってTa2O5絶縁膜12が形成されている。従って、従
来例のように窒素を含有させたTa膜上にTa2O5絶縁膜を
形成した場合に比べて、Ta2O5絶縁膜の誘電率が高めら
れている。Further, an insulating film 12 made of Ta 2 O 5 having a thickness of about 2000 Å, which is obtained by anodizing the surface of the second Ta layer 11b, is formed on the additional capacitance electrode 11. In this embodiment, the Ta 2 O 5 insulating film 12 is formed by anodizing the surface of the second Ta layer 11b containing no nitrogen. Therefore, the dielectric constant of the Ta 2 O 5 insulating film is higher than that in the case of forming the Ta 2 O 5 insulating film on the Ta film containing nitrogen as in the conventional example.
即ち、本実施例では、第1のTa層11aの電気抵抗が低い
ので、それによって付加容量用電極11の電気抵抗が低め
られており、しかも第2のTa層11bの表面を陽極酸化す
ることにより高誘電率のTa2O5絶縁膜12が形成されてい
る。That is, in the present embodiment, since the electric resistance of the first Ta layer 11a is low, the electric resistance of the additional capacitance electrode 11 is lowered, and furthermore, the surface of the second Ta layer 11b is anodized. Thus, a Ta 2 O 5 insulating film 12 having a high dielectric constant is formed.
尚、付加容量を構成する誘電体層は、本実施例に於いて
も、Ta2O5絶縁膜12と、延在されたゲート絶縁膜4の2
層構造により構成されているが、誘電体層としては、少
なくともTa2O5絶縁膜12を有してさえおればよく、ゲー
ト絶縁膜4を積層する必要は必ずしもなく、あるいはゲ
ート絶縁膜4以外の誘電体層を積層してもよく、更には
ゲート絶縁膜4に加えて他の誘電体層をさらに積層して
もよい。The dielectric layer constituting the additional capacitance is also composed of the Ta 2 O 5 insulating film 12 and the extended gate insulating film 4 in this embodiment as well.
Although it has a layered structure, the dielectric layer only needs to have at least the Ta 2 O 5 insulating film 12, and it is not always necessary to stack the gate insulating film 4, or a part other than the gate insulating film 4 Other dielectric layers may be further laminated in addition to the gate insulating film 4.
また、ゲート電極3についても、付加容量用電極11と同
様に2層構造としたが、ゲート電極3については必ずし
も付加容量用電極11と同一の2層構造に形成する必要は
ない。もっとも、ゲート電極3と付加容量用電極11とは
同一工程で製造することが製造工程上好ましい。従っ
て、上記実施例のようにゲート電極3についても付加容
量用電極11と同一の2層構造とすることが好ましい。The gate electrode 3 also has a two-layer structure like the additional capacitance electrode 11, but the gate electrode 3 does not necessarily have to have the same two-layer structure as the additional capacitance electrode 11. However, it is preferable in terms of manufacturing process that the gate electrode 3 and the additional capacitance electrode 11 are manufactured in the same process. Therefore, it is preferable that the gate electrode 3 also has the same two-layer structure as the additional capacitance electrode 11 as in the above embodiment.
以下、本実施例の製造方法をより具体的に説明すること
により、本実施例の詳細を明らかにする。Hereinafter, the manufacturing method of this example will be described more specifically to clarify the details of this example.
ガラス基板からなる絶縁性基板2上に、窒素をドーブし
たTaをスパッタリングにより2000Åの厚の薄膜(第1の
Ta層11a)に形成する。更に、窒素をドープしていないT
aをスパッタリングにより1000Åの厚さに積層し、これ
をホトエッチングによりパターニングし、TFT1のゲート
電極3並びに付加容量用電極11を同一平面上に、且つ一
定ピッチで配列形成する。次に、陽極酸化法により、付
加容量用電極11の2層目のTa層11bの表面を酸化し、約2
000Åの厚さのTa2O5絶縁膜12を形成する。On an insulating substrate 2 made of a glass substrate, Ta doped with nitrogen is sputtered to form a thin film of 2000 Å (first
It is formed on the Ta layer 11a). Furthermore, T not doped with nitrogen
A is laminated by sputtering to a thickness of 1000 Å, and this is patterned by photoetching to form the gate electrode 3 of the TFT 1 and the additional capacitance electrode 11 on the same plane and arranged at a constant pitch. Next, the surface of the second Ta layer 11b of the additional capacitance electrode 11 is oxidized by an anodic oxidation method to obtain about 2
A Ta 2 O 5 insulating film 12 having a thickness of 000Å is formed.
その後、プラズマCVD法によりSiNxからなる絶縁膜4を2
000Åの厚さに前面堆積させてゲート絶縁膜兼付加容量
用誘電体層とする。連続してa−Siからなる半導体膜13
を300Åの厚さに形成し、TFT1の半導体膜とする。更に
半導体膜13の上にSiNxからなる絶縁膜5を2000Åの厚さ
に形成する。これをホトエッチングにてパターン処理す
ることにより、ゲート電極3の直上付近にパターン化さ
れた半導体膜13と半導体膜13上にパターン化された絶縁
膜5とを形成する。即ち、半導体膜13と絶縁膜5はマト
リクス配置されるTFTに対応してマトリクス配置され
る。After that, the insulating film 4 made of SiNx is formed by the plasma CVD method.
A 000Å thickness is deposited on the front surface to form a dielectric layer for gate insulation film and additional capacitance. Semiconductor film 13 continuously made of a-Si
Is formed to a thickness of 300 Å and used as the semiconductor film of TFT1. Further, the insulating film 5 made of SiNx is formed on the semiconductor film 13 to a thickness of 2000 Å. By patterning this by photoetching, the patterned semiconductor film 13 and the patterned insulating film 5 are formed in the vicinity of just above the gate electrode 3. That is, the semiconductor film 13 and the insulating film 5 are arranged in a matrix corresponding to the TFTs arranged in a matrix.
次に、プラズマCVD法によりn+−a−Si膜を400Åの厚さ
に形成し、ホトエッチングにてパターン処理することに
より、ソース電極及びドレイン電極と接触するパターン
化された半導体コンタクト膜6を形成する。Next, an n + -a-Si film is formed to a thickness of 400 Å by the plasma CVD method and pattern-processed by photoetching to form the patterned semiconductor contact film 6 in contact with the source electrode and the drain electrode. Form.
次に、スパッタリング法あるいは電子ビーム蒸着法によ
りTi、Mo又はW等を3000Åの厚さに形成し、ホトエッチ
ングにてパターン処理することにより、TFTとして適合
するパターンを有するソース電極7及びドレイン電極8
を形成する。以上によりスイッチング用のTFT1が作製さ
れる。Next, a source electrode 7 and a drain electrode 8 having a pattern suitable for a TFT are formed by forming Ti, Mo, W or the like to a thickness of 3000 Å by a sputtering method or an electron beam evaporation method and pattern-processing by photo-etching.
To form. Through the above steps, the switching TFT 1 is manufactured.
次に、スパッタリング法あるいは電子ビーム蒸着法によ
り酸化インジウムを主成分とする透明導電膜を1000Åの
厚さに形成し、これをホトエッチングによりパターン処
理して、TFTのドレイン電極8と片端が連結され、他端
が付加容量用電極11の直上まで延伸された矩形の表示用
絵素電極9を形成する。更に、この上にプラズマCVD法
によりSiNxからなる保護膜10を5000Åの厚さに堆積す
る。以上により異なった結晶構造をもつTa薄膜の2積層
層構造を有するゲート電極及び付加容量用電極を備えた
アクティブマトリクス基板を得ることができる。このア
クティブマトリクス基板と、対向電極を有する他の基板
とを貼り合せ、両基板の間に液晶を封入することにより
液晶表示装置が得られる。Next, a transparent conductive film containing indium oxide as a main component is formed to a thickness of 1000 Å by a sputtering method or an electron beam evaporation method, and this is patterned by photoetching to connect the drain electrode 8 of the TFT and one end thereof. A rectangular display pixel electrode 9 having the other end extended to just above the additional capacitance electrode 11 is formed. Further, a protective film 10 made of SiNx is deposited on this by a plasma CVD method to a thickness of 5000 Å. As described above, it is possible to obtain an active matrix substrate provided with a gate electrode and an additional capacitance electrode having a two-layer structure of Ta thin films having different crystal structures. A liquid crystal display device can be obtained by bonding this active matrix substrate and another substrate having a counter electrode and enclosing a liquid crystal between both substrates.
尚、窒素のドーピング量は所望の付加容量、低抵抗化の
割合等に応じて適宜に定められる。The nitrogen doping amount is appropriately determined according to the desired additional capacity, the ratio of low resistance, and the like.
(発明の効果) 以上のように、本発明では、付加容量を小さくすること
なく付加容量用電極の電気抵抗が低められる。よって、
本発明のアクティブマトリクス基板は、付加容量用電極
の電極抵抗の低減が強く求められる大型の液晶表示装置
の基板として適しており、画像品質を効果的に高めるこ
とが可能となる。(Effects of the Invention) As described above, in the present invention, the electric resistance of the additional capacitance electrode can be reduced without reducing the additional capacitance. Therefore,
INDUSTRIAL APPLICABILITY The active matrix substrate of the present invention is suitable as a substrate for a large-sized liquid crystal display device in which reduction of the electrode resistance of the additional capacitance electrode is strongly required, and it is possible to effectively improve the image quality.
第1図は本発明の一実施例の断面図、第2図(a)は従
来のアクティブマトリクス基板の一例を示す平面図、第
2図(b)は第2図(a)のB−B線に沿う断面図、第
3図はアクティブマトリクス基板の改良例を説明するた
めの断面図である。 1……TFT、2……絶縁性基板、3……ゲート電極、4
……ゲート絶縁膜、7……ソース電極、8……ドレイン
電極、9……絵素電極、11……付加容量用電極、11a…
…第1のTa層、11b……第2のTa層、12……Ta2O5絶縁
膜。1 is a sectional view of an embodiment of the present invention, FIG. 2 (a) is a plan view showing an example of a conventional active matrix substrate, and FIG. 2 (b) is BB of FIG. 2 (a). FIG. 3 is a sectional view taken along the line, and FIG. 3 is a sectional view for explaining an improved example of the active matrix substrate. 1 ... TFT, 2 ... insulating substrate, 3 ... gate electrode, 4
...... Gate insulating film, 7 …… Source electrode, 8 …… Drain electrode, 9 …… Pixel electrode, 11 …… Additional capacitance electrode, 11a…
... first Ta layer, 11b ... second Ta layer, 12 ... Ta 2 O 5 insulating film.
Claims (1)
ス状に配列され、該絵素電極にスイッチング素子が接続
され、該絵素電極の下方にタンタンルの付加容量用電極
が設けられているアクティブマトリクス基板であって、 該付加容量用電極が2層構造を有しており、該2層構造
の下側の層に窒素が不純物として添加されており、上側
の層は窒素無添加であり、少なくとも該上側の層の表面
上に酸化タンタルの膜が形成されているアクティブマト
リクス基板。1. A plurality of picture element electrodes are arranged in a matrix on an insulating substrate, a switching element is connected to the picture element electrodes, and a tantalum additional capacitance electrode is provided below the picture element electrodes. In the active matrix substrate, the additional capacitance electrode has a two-layer structure, nitrogen is added as an impurity to a lower layer of the two-layer structure, and the upper layer is a nitrogen-free one. And an active matrix substrate having a tantalum oxide film formed on at least the surface of the upper layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22697488A JPH0675143B2 (en) | 1988-09-09 | 1988-09-09 | Active matrix substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22697488A JPH0675143B2 (en) | 1988-09-09 | 1988-09-09 | Active matrix substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0273330A JPH0273330A (en) | 1990-03-13 |
JPH0675143B2 true JPH0675143B2 (en) | 1994-09-21 |
Family
ID=16853535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22697488A Expired - Lifetime JPH0675143B2 (en) | 1988-09-09 | 1988-09-09 | Active matrix substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0675143B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0285826A (en) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | display panel |
DE69032893T2 (en) * | 1989-11-30 | 1999-07-22 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Material for electrical conductors, electronic device using this and liquid crystal display |
US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
-
1988
- 1988-09-09 JP JP22697488A patent/JPH0675143B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0273330A (en) | 1990-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950006028B1 (en) | LCD Display | |
US5231039A (en) | Method of fabricating a liquid crystal display device | |
JP3267011B2 (en) | Liquid crystal display | |
EP0329887B1 (en) | Liquid crystal display device | |
US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
JPH0816756B2 (en) | Transmissive active matrix liquid crystal display device | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
KR100258487B1 (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
US5352907A (en) | Thin-film transistor | |
JPH061314B2 (en) | Thin film transistor array | |
JPH04313729A (en) | Liquid crystal display device | |
JPH0675143B2 (en) | Active matrix substrate | |
JPH0713180A (en) | Liquid crystal display device | |
JP3216053B2 (en) | Liquid crystal display | |
JP2879765B2 (en) | Thin film transistor and method of manufacturing the same | |
JPH0572561A (en) | Active matrix substrate | |
JPH06252171A (en) | Manufacturing method of active matrix panel | |
JP3269480B2 (en) | Transmissive liquid crystal display | |
JP3083965B2 (en) | Active matrix substrate | |
JPH05257161A (en) | Active matrix substrate | |
JP2968141B2 (en) | Active matrix substrate | |
JPH052189A (en) | Liquid crystal display device | |
JP2895698B2 (en) | Active matrix substrate | |
JP3006990B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP2716106B2 (en) | Active matrix substrate manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term |