JPH0668514B2 - AC line voltage peak value detection circuit - Google Patents
AC line voltage peak value detection circuitInfo
- Publication number
- JPH0668514B2 JPH0668514B2 JP60065475A JP6547585A JPH0668514B2 JP H0668514 B2 JPH0668514 B2 JP H0668514B2 JP 60065475 A JP60065475 A JP 60065475A JP 6547585 A JP6547585 A JP 6547585A JP H0668514 B2 JPH0668514 B2 JP H0668514B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- peak value
- circuit
- detection circuit
- value detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
この発明は、交流線間電圧の瞬時のピーク値を検出する
交流線間電圧ピーク値検出回路に関するものである。The present invention relates to an AC line voltage peak value detection circuit that detects an instantaneous peak value of an AC line voltage.
第6図は従来の3相交流電圧のピーク値を得る3相交流
線間電圧ピーク値検出回路を示したものであり、図にお
いて、12は3相交流電圧VU,VV,VWを出力する
3相交流電源、1,2,3,4,5,6は3相交流電圧
VU,VV,VWを全波整流するダイオード整流回路1
3を形成している6個の整流ダイオード、7,8,9は
全波整流された電圧を分圧する分圧抵抗、10は分圧さ
れた電圧のリップル電圧を減らすためのコンデンサ、1
1は得られた電圧を絶縁して制御回路に伝達する絶縁増
幅器である。ここで、絶縁増幅器11のゲインは1であ
るとする。 次に動作について説明する。ただし、第6図のリップル
電圧を減らすためのコンデンサ10がない場合について
考える。第7図,第8図は第6図の動作波形の説明図で
ある。各相の相電圧VU,VV,VWは第7図のように
2/3πずつ位相のずれた電圧とする。即ち、 ダイオード整流回路13で整流後の電圧をV1、及び抵
抗7,8,9で分圧され絶縁増幅器11で絶縁された電
圧をV2とすると、各電圧V1,V2の波形は第8図の
ようになる。 ここで、 V2=V1×r2/(2r1+r2) ……(2) とおける。 第8図をみれば明らかなように、整流後の電圧V1は、
3相交流の線間電圧のピーク値であり、第6図の回路は
3相線間電圧のピーク値を検出する回路であることがわ
かる。 ここで、V1の最大値をV1H,V1の最小値をV1L
とすると、第8図で例えばωt=2π/3のときのV1
がV1H、ωt=5π/6のときのV1がV1Lとなる
ので、(1)式を用いてV1H,V1Lを表わすと、 となる。電圧リップル率を Δ=(V1H−V1L)/V1L …(5) と定義すると、この場合 となる。(2)式より、V2に於けるΔも(6)式と同様の値
となる。FIG. 6 shows a conventional three-phase AC line voltage peak value detection circuit for obtaining the peak value of a three-phase AC voltage. In FIG. 6, reference numeral 12 denotes the three-phase AC voltages V U , V V , V W. A three-phase AC power supply for outputting, 1, 2, 3, 4, 5, and 6 are diode rectifier circuits 1 for full-wave rectifying the three-phase AC voltages V U , V V , and V W.
6 rectifying diodes forming 3, 3, 8 and 9 are voltage dividing resistors for dividing the full-wave rectified voltage, 10 are capacitors for reducing ripple voltage of the divided voltage, 1
Reference numeral 1 is an isolation amplifier that isolates the obtained voltage and transmits it to the control circuit. Here, it is assumed that the gain of the isolation amplifier 11 is 1. Next, the operation will be described. However, consider the case where there is no capacitor 10 for reducing the ripple voltage in FIG. 7 and 8 are explanatory views of the operation waveforms of FIG. The phase voltages V U , V V , V W of each phase are as shown in FIG.
The voltages are out of phase by 2 / 3π. That is, V 1 the voltage rectified by the diode rectifier circuit 13, and when the divided voltage that is insulated by an insulating amplifier 11 by the resistor 7, 8, 9 and V 2, the waveform of the voltage V 1, V 2 eighth It becomes like the figure. Here, it can be said that V 2 = V 1 × r 2 / (2r 1 + r 2 ) ... (2). As is clear from FIG. 8, the rectified voltage V 1 is
It can be seen that it is the peak value of the line voltage of the three-phase AC, and the circuit of FIG. 6 is a circuit that detects the peak value of the three-phase line voltage. Here, the maximum value of V 1 V IH, the minimum value of V 1 V 1L
Then, in FIG. 8, for example, V 1 when ωt = 2π / 3
Is V 1H and V 1 is V 1L when ωt = 5π / 6. Therefore, if V 1H and V 1L are expressed using the equation (1), Becomes In this case, defining the voltage ripple rate as Δ = (V 1H −V 1L ) / V 1L (5) Becomes From the equation (2), Δ in V 2 has the same value as the equation (6).
従来の交流線間電圧ピーク値検出回路は、以上のように
構成されているので、リップル電圧が大きくなるという
問題点があった。 この交流線間電圧ピーク値検出回路は、例えば第9図に
示すように電力変換回路20に併用する。この電力変換
回路20は交流電源12の交流を直流に変換すると共
に、直流電圧を交流入力側に回生するコンバータ21
と、この回生コンバータ21の出力端子間に接続したコ
ンデンサ22と、このコンデンサ22の直流出力を交流
出力に変換して負荷としてのモータ23に供給するイン
バータ24とで構成されている。 25はコンデンサ22の端子電圧を検出する絶縁増幅
器、26は絶縁増幅器11,25の出力を比較する比較
器であり、その比較結果により、上記回生コンバータ2
1の構成要素であるスイッチング素子をオン,オフ制御
する。 上記の構成において、モータ23からの回生エネルギ
は、インバータ24を介してコンデンサ22に供給され
る。このコンデンサ22の端子電圧VDCを検出した絶
縁増幅器25の出力電圧が絶縁増幅器11の出力電圧V
2より高くなると、比較器25の出力信号で回生コンバ
ータ21のスイッチング素子をオンして、交流電源12
側へ電力を回生する。 この回生はコンデンサ22の端子電圧VDC>交流電源
のピーク電圧V1とすると、VDC>V1の条件に近似
した状態で行なわれることが最も望ましい。ところが、
前記のように、絶縁増幅器11の出力電圧V2のリップ
ルが大きいと、第10に示すt1時点に回生指示、すな
わち回生コンバータ21のスイッチング素子のオンの指
令が出され短時間後のt2時点に力行指示、すなわち回
生コンバータ21のスイッチング素子21のオフ指令が
出されることになり、回生が交流出力の同期毎に頻繁に
行われる。 しかし、回生が行われると、回生コンバータ21のスイ
ッチング素子が損失を生ずるから、前記のように頻繁に
回生がおこなれることは好ましくない。 そこで、絶縁増幅器11の出力電圧V2のリップルを減
らすために、この絶縁増幅器11の入力端子間にコンデ
ンサ10を入れているが、この場合は検出遅れが生ずる
という問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、出力電圧のリップルを検出遅れなしに減らす
ことができる交流線間電圧ピーク値検出回路を得ること
を目的とする。Since the conventional AC line voltage peak value detection circuit is configured as described above, there is a problem that the ripple voltage becomes large. This AC line voltage peak value detection circuit is used together with the power conversion circuit 20 as shown in FIG. 9, for example. The power conversion circuit 20 converts the alternating current of the alternating current power source 12 into direct current and regenerates the direct current voltage to the alternating current input side.
And a capacitor 22 connected between the output terminals of the regenerative converter 21, and an inverter 24 that converts the DC output of the capacitor 22 into an AC output and supplies the AC output to a motor 23 as a load. Reference numeral 25 is an isolation amplifier that detects the terminal voltage of the capacitor 22, and 26 is a comparator that compares the outputs of the isolation amplifiers 11 and 25. Based on the comparison result, the regenerative converter 2
The switching element, which is the first component, is turned on and off. In the above configuration, the regenerative energy from the motor 23 is supplied to the capacitor 22 via the inverter 24. The output voltage of the isolation amplifier 25 that detects the terminal voltage VDC of the capacitor 22 is the output voltage V of the isolation amplifier 11.
When it becomes higher than 2, the switching element of the regenerative converter 21 is turned on by the output signal of the comparator 25, and the AC power supply 12
Power is regenerated to the side. This regeneration is most preferably performed in a state close to the condition of VDC > V 1 where the terminal voltage VDC of the capacitor 22> the peak voltage V 1 of the AC power supply. However,
As described above, when the ripple of the output voltage V 2 of the isolation amplifier 11 is large, a regeneration instruction, that is, a command to turn on the switching element of the regenerative converter 21 is issued at the time point t 1 shown in the tenth point, and t 2 after a short time. At this time point, a powering instruction, that is, an instruction to turn off the switching element 21 of the regenerative converter 21 is issued, and regeneration is frequently performed every time the AC output is synchronized. However, when the regeneration is performed, the switching element of the regenerative converter 21 causes a loss. Therefore, it is not preferable that the regeneration is performed frequently as described above. Therefore, in order to reduce the ripple of the output voltage V 2 of the isolation amplifier 11, the capacitor 10 is inserted between the input terminals of the isolation amplifier 11, but in this case, there is a problem that a detection delay occurs. The present invention has been made to solve the above problems, and an object thereof is to obtain an AC line voltage peak value detection circuit capable of reducing the ripple of the output voltage without detection delay.
この発明に係る交流線間電圧ピーク値検出回路は、ダイ
オード整流回路の出力路に設けた分圧抵抗の抵抗値との
比が出力電圧のリップル率を最小にする抵抗値の抵抗
を、交流電源とダイオード整流回路とを結ぶ各線路に接
続したものである。In the AC line voltage peak value detection circuit according to the present invention, a resistor having a resistance value whose ratio to the resistance value of the voltage dividing resistor provided in the output path of the diode rectifier circuit minimizes the ripple rate of the output voltage is set to an AC power supply. And a diode rectifier circuit connected to each line.
この発明における交流電源とダイオード整流回路を結ぶ
各線路に設けた抵抗の抵抗値と該ダイオード整流回路の
出力路に設けた抵抗値との比により、ダイオードが同時
に複数個オンするモードが作られ、出力電圧のリップル
が検出遅れなしに減らされる。A mode in which a plurality of diodes are simultaneously turned on is created by the ratio of the resistance value of the resistance provided in each line connecting the AC power supply and the diode rectifier circuit in the present invention to the resistance value provided in the output path of the diode rectifier circuit, The output voltage ripple is reduced without detection delay.
以下、この発明の一実施例を図について説明する。 第1図はこの発明の一実施例を示す回路図であり、1〜
9,11〜13は上記第6図に示す従来の電圧検出回路
と同一部分には同一符号を付して重複説明を省略する。
15,16,17は交流電源12とダイオード整流回路
13とを結ぶ各線路にそれぞれ接続された抵抗である。
これら抵抗15,16,17は全て等しい抵抗値r3に
なっている。 一例として第8図のIの期間について第1図に示すこの
発明の回路の動作と、第6図に示す従来の回路の動作と
を比較して説明する。第6図の回路では、Iの期間に於
て まではVU相が電圧の最大値、VWが最小値なので、ダ
イオード1,6がオンとなり、 以降ではVVが相電圧の最大値、VWが最小値なので、
ダイオード2,6がオンとなるが、第1図では異なる。
これを以下に説明する。 第2図はこの期間Iに於ける第1図の等価回路を示した
ものである。ここで(1)式より とおける。また r4=2r1+r2 …(9) とする。また、U,V相線電流をそれぞれIU,IVC
とおき、電圧V3を図のようにとる。 期間Iでは、前述したように、第6図の回路では、ダイ
オード1,6の導通状態からダイオード2,6の導通状
態に移行するが、第1図の回路ではダイオード1,6,
2が同時にオンするモードが生ずる。ところが、どちら
にしても期間Iでは、ダイオード3,4,5はオフ、ま
たダイオードを順方向ドロップ電圧が0の理想ダイオー
ドとみれば、ダイオード6も省略できるため第2図が得
られるのである。 第3図は第7図の期間Iに於ける線間電圧VUW,V
VW及びVUW′,VVW′を描いたもので、第7図に
比べ縦軸、横軸とも拡大されている。ここで破線
VUW′,VVW′は、 VUW′=(r3+r4)×VUW/(2r3+
r4),……(10) VVW′=(r3+r4)×VVW/(2r3+r4) である。 ここで、時刻t=t1、即ちωt=ωt1まではダイオ
ード1,6のみオンなので、第2図のV3=VUW′=
(r3+r4)・VUV/(2r3+r4)となる(期
間II)。時刻t1に於てVVW>V3=VUW′となる
ので、ダイオード2がオンする。このとき、まだIU>
0なので、ダイオード1もオンしている。よってt=t
1以後即ちωt=ωt1以後はダイオード1,2,6が
同時にオンすることになる。このダイオード1,2,6
が同時にオンしている期間(期間III)について以下考
える。 キルヒホッフの第2法則により VUW=(IU+IV)(r3+r4)+IU.r3
…(11) VVW=(IU+IV)(r3+r4)+IV.r3
…(12) (11),(12)を整理して (13)式より を求め、(7),(8)式を代入すると (14)式より (15)式を用いると となる。このV3を描いたが第4図の破線部である。 一方、r3が0の場合は第3図で まではV3=VUW′, 以降はV3=VVW′となるので第5図の破線部とな
る。 第4図、第5図を比べてわかるように、r3を付加した
場合、V3の電圧リップルはr3がない場合に比べかな
り減少することがわかる。第4図で、 の点と の点におけるV3の電圧を等しくするとリップル率は最
も減少する。即ち、(7)式で とおき、(10)式に代入すると、 よって(17)式と(16)式で とおいた式が等しいので r3とr4の比を(19)式に等しいように選ぶとリップル
率を最小にすることができる。 次にこのときのリップル率を求める。まず第4図のt1
を求める。t1は(7),(10)式から得られるV3=V
UW′と(16)式が一致したときの時刻であるから 〔 〕内が等しいので となる。よってリップル率は となり、r3がない場合のリップル率Δ=0.15(6)式に
比べ23%程度に減少する。この結果、この発明の交流
線間電圧ピーク値検出回路を前記第9図に示す電力変換
回路に併用することにより、VDC>V1の条件に近似
した状態で回生動作を行うことができる。 なお、上記実施例では、交流電圧波形として3相の場合
について説明したが、単相または多相交流についても交
流電源とダイオード整流回路との間に抵抗を付加するこ
とによって同様の効果が得られる。 また、交流電圧波形としては、もちろんインバータの出
力電圧であってもよく上記実施例と同様の効果を奏す
る。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention.
9 and 11 to 13, the same parts as those of the conventional voltage detecting circuit shown in FIG.
Reference numerals 15, 16 and 17 are resistors respectively connected to the lines connecting the AC power supply 12 and the diode rectifier circuit 13.
These resistors 15, 16 and 17 all have the same resistance value r 3 . As an example, the operation of the circuit of the present invention shown in FIG. 1 and the operation of the conventional circuit shown in FIG. In the circuit of FIG. 6, in the period of I The maximum value of V U-phase voltage up, since V W is the minimum value, the diode 1,6 are turned on, After that, V V is the maximum value of phase voltage and V W is the minimum value,
Although the diodes 2 and 6 are turned on, they are different in FIG.
This will be explained below. FIG. 2 shows the equivalent circuit of FIG. 1 in this period I. From equation (1) It can be melted. In addition, r 4 = 2r 1 + r 2 (9) In addition, the U and V phase line currents are I U and I VC , respectively.
Then, the voltage V 3 is set as shown in the figure. In the period I, as described above, in the circuit of FIG. 6, the conduction state of the diodes 1 and 6 shifts to the conduction state of the diodes 2 and 6, but in the circuit of FIG.
A mode occurs in which the two turn on at the same time. However, in either case, in the period I, the diodes 3, 4, and 5 are turned off, and if the diodes are considered to be ideal diodes having a forward drop voltage of 0, the diode 6 can be omitted, so that FIG. 2 is obtained. FIG. 3 shows the line voltage V UW , V in the period I of FIG.
VW and V UW ′, V VW ′ are drawn, and both the vertical axis and the horizontal axis are enlarged as compared with FIG. 7. Here, the broken lines V UW ′ and V VW ′ are V UW ′ = (r 3 + r 4 ) × V UW / (2r 3 +
r 4 ), ... (10) V VW ′ = (r 3 + r 4 ) × V VW / (2r 3 + r 4 ). Here, only the diodes 1 and 6 are turned on until time t = t 1 , that is, until ωt = ωt 1, so V 3 = V UW ′ = in FIG.
(R 3 + r 4 ) · V UV / (2r 3 + r 4 ) (period II). At time t 1 , V VW > V 3 = V UW ′, so the diode 2 is turned on. At this time, I U >
Since it is 0, the diode 1 is also on. Therefore, t = t
After 1, that is, after ωt = ωt 1, the diodes 1, 2, 6 are turned on at the same time. These diodes 1, 2, 6
The following is a consideration of the period (period III) in which both are turned on at the same time. According to Kirchhoff's second law, V UW = (I U + I V ) (r 3 + r 4 ) + I U. r3
(11) V VW = (I U + I V ) (r 3 + r 4 ) + I V. r3
… (12) Sort out (11) and (12) From equation (13) And then substituting equations (7) and (8), From equation (14) Using equation (15) Becomes This V 3 is drawn and is shown by the broken line in FIG. On the other hand, when r 3 is 0, in FIG. Up to V 3 = V UW ′, After that, V 3 = V VW ′, and therefore the broken line portion in FIG. As can be seen by comparing FIGS. 4 and 5, it can be seen that when r 3 is added, the voltage ripple of V 3 is considerably reduced as compared with the case where r 3 is not added. In Figure 4, And the point When the voltage of V 3 at the point is equal, the ripple rate is most reduced. That is, in equation (7) When substituting into equation (10), Therefore, in Eqs. (17) and (16), Since the expressions The ripple rate can be minimized by selecting the ratio of r 3 and r 4 to be equal to the equation (19). Next, the ripple rate at this time is calculated. First, t 1 in FIG.
Ask for. t 1 is V 3 = V obtained from the equations (7) and (10)
Since it is the time when UW 'and Eq. (16) match [] Are the same, so Becomes Therefore, the ripple rate is Therefore, the ripple rate Δ when there is no r 3 is reduced to about 23% as compared with the equation of 0.15 (6). As a result, by using the AC line voltage peak value detection circuit of the present invention together with the power conversion circuit shown in FIG. 9, the regenerative operation can be performed in a state close to the condition of VDC > V 1 . In the above embodiment, the case where the AC voltage waveform has three phases has been described, but the same effect can be obtained by adding a resistor between the AC power supply and the diode rectifier circuit for single-phase or multi-phase AC. . Further, the AC voltage waveform may of course be the output voltage of the inverter, and the same effect as that of the above embodiment is obtained.
以上のようにこの発明によれば、交流電源とダイオード
電流回路とを結ぶ線路に、ダイオード整流回路の出力
路に設けた分圧抵抗の抵抗値との比が出力電圧のリップ
ル率を最小にする抵抗値の抵抗を接続したので、簡単か
つ安価な回路構成によって、出力電圧のリップルを検出
遅れなしに減らすことができる効果がある。As described above, according to the present invention, the output of the diode rectifier circuit is connected to the line connecting the AC power supply and the diode current circuit.
A resistor with a resistance value that minimizes the ripple ratio of the output voltage is connected to the resistance value of the voltage dividing resistor provided in the path, so the output voltage ripple can be reduced without detection delay with a simple and inexpensive circuit configuration. There is an effect that can be.
【図面の簡単な説明】 第1図はこの発明の一実施例による交流線間電圧ピーク
値検出回路を示す回路図、第2図は第1図を説明するた
め或る期間における等価回路図、第3図は第6図の波形
説明図、第4図及び第5図は第1図の波形説明図、第6
図は従来の交流線間電圧ピーク値検出回路を示す回路
図、第7図は3相交流相電圧を示す波形図、第8図は第
6図の動作を示す波形図、第9図は交流線間電圧ピーク
値検出回路を電力変換回路に併用した回路図、第10図
は回生動作を示す波形図である。 図において、1〜6はダイオード、7〜9は抵抗、11
は絶縁増幅器、12は交流電源、13はダイオード整流
回路、15〜17は抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing an AC line voltage peak value detection circuit according to an embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram in a certain period for explaining FIG. FIG. 3 is a waveform explanatory view of FIG. 6, FIGS. 4 and 5 are waveform explanatory diagrams of FIG.
FIG. 7 is a circuit diagram showing a conventional AC line voltage peak value detection circuit, FIG. 7 is a waveform diagram showing a three-phase AC phase voltage, FIG. 8 is a waveform diagram showing the operation of FIG. 6, and FIG. A circuit diagram in which the line voltage peak value detection circuit is also used in the power conversion circuit, and FIG. 10 is a waveform diagram showing a regenerative operation. In the figure, 1 to 6 are diodes, 7 to 9 are resistors, and 11
Is an isolation amplifier, 12 is an AC power supply, 13 is a diode rectifier circuit, and 15 to 17 are resistors. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
で整流することにより交流線間電圧の瞬時のピーク値を
検出する交流線間電圧ピーク値検出回路において、前記
ダイオード整流回路の出力路に設けた分圧抵抗の抵抗値
との比が出力電圧のリップル率を最小にする抵抗値の抵
抗を、前記交流電源と前記ダイオード整流回路とを結ぶ
各線路に接続したことを特徴とする交流線間電圧ピーク
値検出回路。1. An AC line voltage peak value detection circuit for detecting an instantaneous peak value of an AC line voltage by rectifying an output voltage of an AC power supply by a diode rectifier circuit, wherein the AC line voltage peak value detection circuit is provided in an output path of the diode rectifier circuit. A resistance of the voltage dividing resistor having a resistance value that minimizes the ripple rate of the output voltage is connected to each line that connects the AC power source and the diode rectifier circuit. Voltage peak value detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065475A JPH0668514B2 (en) | 1985-03-29 | 1985-03-29 | AC line voltage peak value detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60065475A JPH0668514B2 (en) | 1985-03-29 | 1985-03-29 | AC line voltage peak value detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61223658A JPS61223658A (en) | 1986-10-04 |
JPH0668514B2 true JPH0668514B2 (en) | 1994-08-31 |
Family
ID=13288165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60065475A Expired - Lifetime JPH0668514B2 (en) | 1985-03-29 | 1985-03-29 | AC line voltage peak value detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0668514B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2838462B2 (en) * | 1992-11-09 | 1998-12-16 | 松下電器産業株式会社 | Earth leakage detection device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS499279U (en) * | 1972-04-25 | 1974-01-26 | ||
JPS54148350A (en) * | 1978-04-21 | 1979-11-20 | Hitachi Denshi Ltd | Absolute value arithmetic circuit |
JPS5736537A (en) * | 1980-08-14 | 1982-02-27 | Matsushita Electric Works Ltd | TEIDEN * KETSUSOKENSHUTSUKAIRO |
-
1985
- 1985-03-29 JP JP60065475A patent/JPH0668514B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61223658A (en) | 1986-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6166513A (en) | Four-quadrant AC-AC drive and method | |
US6542390B2 (en) | System and method for regenerative PWM AC power conversion | |
CN111279576A (en) | Uninterruptible power supply device | |
JPH0731150A (en) | Switching power supply | |
US4884185A (en) | Pulse width modulation converter | |
JP3478700B2 (en) | Three-phase power factor improving converter | |
JPH0668514B2 (en) | AC line voltage peak value detection circuit | |
JP3690558B2 (en) | Multiphase voltage source converter | |
JP3764270B2 (en) | Power converter | |
JP2000217371A (en) | Power regenerative device | |
JPH0789742B2 (en) | Power converter | |
JP3246584B2 (en) | AC / DC converter | |
JPS59127575A (en) | Single-phase/3-phase converter circuit | |
JP3295929B2 (en) | DC power supply | |
JP3072661B2 (en) | AC / DC converter | |
JPH0746846A (en) | Three-phase rectifier | |
JPH0669316B2 (en) | Power regeneration control circuit for power converter | |
JPH0746847A (en) | Three-phase rectifier | |
Müller-Hellmann | Multi-Step Line-and Self-Commutated Single-Phase Bridge Converter | |
JP3546325B2 (en) | Uninterruptible power system | |
JP3478663B2 (en) | Switching power supply | |
JPS62123960A (en) | Rectified ac current changer | |
JPH0547074B2 (en) | ||
JP3400096B2 (en) | Sine wave rectifier circuit | |
JPH0515638U (en) | Parallel operation protection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |