JPH0666590B2 - 電界効果トランジスタ周波数逓倍回路 - Google Patents
電界効果トランジスタ周波数逓倍回路Info
- Publication number
- JPH0666590B2 JPH0666590B2 JP61083382A JP8338286A JPH0666590B2 JP H0666590 B2 JPH0666590 B2 JP H0666590B2 JP 61083382 A JP61083382 A JP 61083382A JP 8338286 A JP8338286 A JP 8338286A JP H0666590 B2 JPH0666590 B2 JP H0666590B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- component
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔概要〕 電界効果トランジスタ周波数逓倍回路において、電界効
果トランジスタの出力側と基本波トラップ回路との間に
減衰器を挿入して、ゲート側からこのトランジスタを見
た反射係数を１よりも小さくして逓倍動作が安定に行わ
れる様にしたものである。
果トランジスタの出力側と基本波トラップ回路との間に
減衰器を挿入して、ゲート側からこのトランジスタを見
た反射係数を１よりも小さくして逓倍動作が安定に行わ
れる様にしたものである。
本発明は電界効果トランジスタ周波数逓倍回路の改良に
関するものである。
関するものである。
一般に、安定度が高く，しかも周波数の高い波が必要な
時は周波数が低いが安定度の高い発振器の出力を周波数
逓倍回路（以下逓倍回路と省略する）で逓倍して所用の
周波数の波を得ている。
時は周波数が低いが安定度の高い発振器の出力を周波数
逓倍回路（以下逓倍回路と省略する）で逓倍して所用の
周波数の波を得ている。
従来は逓倍回路として可変容量ダイオードやステップリ
カバリーダイオードの様にマイクロ波用ダイオードを用
いていたが、最近はこれの代りにガリウム砒素電界効果
トランジスタ（以下FETと省略する）が用いられる様に
なった。
カバリーダイオードの様にマイクロ波用ダイオードを用
いていたが、最近はこれの代りにガリウム砒素電界効果
トランジスタ（以下FETと省略する）が用いられる様に
なった。
FETを使用する際の利点は逓倍利得が期待できる，入出
力のアイソレーションが良い，広帯域化が可能である等
の特徴があるが、逓倍回路として安定に動作にすること
が必要である。
力のアイソレーションが良い，広帯域化が可能である等
の特徴があるが、逓倍回路として安定に動作にすること
が必要である。
第５図は従来例の回路図を示す。
以下、２逓倍動作を例にして第５図の動作を説明する。
図において、端子INより入力した周波数foの基本波（以
下foと省略する）はマイクロストリップラインのオープ
ンスタブ11等で構成された整合回路１を通ってソースＳ
接地されたFET2のゲートＧに加えられる。FET2のゲート
バイアス電圧はピンチオフ又は0V付近にしてあるので、
２逓倍（以下2foと省略する）成分を比較的沢山に含ん
だ出力波がドレインＤから取出せるが、基本波トラップ
回路３で出力波のうちfo成分をFET側に全反射させてFET
のドレインＤ−ソースＳ間の非線形特性で２逓倍して2f
o成分を取出すと共に、負荷に出力されるfo成分を抑圧
する。
図において、端子INより入力した周波数foの基本波（以
下foと省略する）はマイクロストリップラインのオープ
ンスタブ11等で構成された整合回路１を通ってソースＳ
接地されたFET2のゲートＧに加えられる。FET2のゲート
バイアス電圧はピンチオフ又は0V付近にしてあるので、
２逓倍（以下2foと省略する）成分を比較的沢山に含ん
だ出力波がドレインＤから取出せるが、基本波トラップ
回路３で出力波のうちfo成分をFET側に全反射させてFET
のドレインＤ−ソースＳ間の非線形特性で２逓倍して2f
o成分を取出すと共に、負荷に出力されるfo成分を抑圧
する。
一方、2fo成分は基本波トラップ回路3,オープンスタブ
等で構成された2fo帯域の周波数特性を平坦化する機能
を有する整合回路４を通って効率よく取出され、抵抗減
衰器５で所定のレベルに調整されて負荷に出力される。
等で構成された2fo帯域の周波数特性を平坦化する機能
を有する整合回路４を通って効率よく取出され、抵抗減
衰器５で所定のレベルに調整されて負荷に出力される。
尚、基本波トラップ回路３はfoに対して全反射する様に
λｇ／４の長さ（λｇは波長を示す）のオープンスタブ
で構成され、整合回路４の前又は後に置かれる。又、抵
抗減衰器５は次段に接続される回路との間のインピーダ
ンス不整合の影響を緩和する役目をもっている。
λｇ／４の長さ（λｇは波長を示す）のオープンスタブ
で構成され、整合回路４の前又は後に置かれる。又、抵
抗減衰器５は次段に接続される回路との間のインピーダ
ンス不整合の影響を緩和する役目をもっている。
上記の様に、FET2のドレインより出力されるfo成分が基
本波トラップ回路３で全反射される為、使用するFETの
安定係数Ｋががfo成分に対して１よりも小さい時はゲー
ト電極からFET側を見た反射係数が１よりも大きくな
り、逓倍回路が不安定又は発振する可能性があると云う
問題点がある。尚、安定係数ＫはFETのカタログに記載
されているＳパラメータより求めることができるもの
で、Ｋ＞１の時はFETの入出力側にどの様なインピーダ
ンスを接続しても発振せず，安定に動作することを示
し、Ｋ＜１の時はFETの入出力側にある特定のインピー
ダンスを接続した時に不安定になることを示す。
本波トラップ回路３で全反射される為、使用するFETの
安定係数Ｋががfo成分に対して１よりも小さい時はゲー
ト電極からFET側を見た反射係数が１よりも大きくな
り、逓倍回路が不安定又は発振する可能性があると云う
問題点がある。尚、安定係数ＫはFETのカタログに記載
されているＳパラメータより求めることができるもの
で、Ｋ＞１の時はFETの入出力側にどの様なインピーダ
ンスを接続しても発振せず，安定に動作することを示
し、Ｋ＜１の時はFETの入出力側にある特定のインピー
ダンスを接続した時に不安定になることを示す。
上記問題点は本願発明により第１図に示す如く入力波と
しての基本周波数foを逓倍する電界効果トランジスタ
（２）よりの出力が入力され、かつ希望逓倍波帯域の周
波数特性を平坦化にする機能を有する整合回路（４）
と、基本周波数fo成分を電界効果トランジスタ側に全反
射させる基本波トラップ回路（３）との間に、基本周波
数fo成分及びその高調波成分に対し良好なインピーダン
ス特性を示す減衰器を接続し、減衰器の減衰量は基本周
波数fo成分に対し電界効果トランジスタの安定係数Ｋが
１より大となる様に選ばれていることを特徴とする電界
効果トランジスタ周波数逓倍回路によって解決される。
しての基本周波数foを逓倍する電界効果トランジスタ
（２）よりの出力が入力され、かつ希望逓倍波帯域の周
波数特性を平坦化にする機能を有する整合回路（４）
と、基本周波数fo成分を電界効果トランジスタ側に全反
射させる基本波トラップ回路（３）との間に、基本周波
数fo成分及びその高調波成分に対し良好なインピーダン
ス特性を示す減衰器を接続し、減衰器の減衰量は基本周
波数fo成分に対し電界効果トランジスタの安定係数Ｋが
１より大となる様に選ばれていることを特徴とする電界
効果トランジスタ周波数逓倍回路によって解決される。
本発明は基本波トラップ回路３とFET2との間に基本周波
数fo成分及びその高調波に対し有効なインピーダンス特
性を示す減衰器５を挿入してFETのドレインに反射され
て戻るfo成分を電力の減衰させて逓倍回路が不安定にな
らない様にした。
数fo成分及びその高調波に対し有効なインピーダンス特
性を示す減衰器５を挿入してFETのドレインに反射され
て戻るfo成分を電力の減衰させて逓倍回路が不安定にな
らない様にした。
即ち、FET出力波のうちfo成分は基本波トラップ回路３
で全反射されて再びFET2の出力側に戻ってくるが、この
過程で減衰器５を２回通るのでゲートからFET側を見た
反射係数が１よりも小さくなる様に減衰量を定めること
により、FET周波数逓倍回路の不安定さや発振の可能性
が改善される。
で全反射されて再びFET2の出力側に戻ってくるが、この
過程で減衰器５を２回通るのでゲートからFET側を見た
反射係数が１よりも小さくなる様に減衰量を定めること
により、FET周波数逓倍回路の不安定さや発振の可能性
が改善される。
尚、この減衰器は前記の様に次段に接続される回路との
インピーダンス不整合の改善及び希望逓倍波の出力レベ
ル調整を行う機能も持っているのでこれらも満足される
ことが必要である。
インピーダンス不整合の改善及び希望逓倍波の出力レベ
ル調整を行う機能も持っているのでこれらも満足される
ことが必要である。
第２図は本発明の実施例の回路図、第３図は第２図の実
装図を示す。尚、全図を通じて同一記号は同一対象物を
示し、直流供給回路は省略してある。以下、従来例と同
じく２逓倍動作を例にして第２図の回路の動作を説明す
る。
装図を示す。尚、全図を通じて同一記号は同一対象物を
示し、直流供給回路は省略してある。以下、従来例と同
じく２逓倍動作を例にして第２図の回路の動作を説明す
る。
図において、FET2のドレインから出力された2fo成分は
整合回路４及び減衰器（例えば抵抗減衰器）５により効
率よく，しかも所定のレベルで負荷に出力される。
整合回路４及び減衰器（例えば抵抗減衰器）５により効
率よく，しかも所定のレベルで負荷に出力される。
即ち整合回路４では2fo成分の周波数特性は平坦化さ
れ、また減衰器は基本周波数fo成分及びその高調波に対
し有効なインピーダンス特性を示す。
れ、また減衰器は基本周波数fo成分及びその高調波に対
し有効なインピーダンス特性を示す。
ここで、基本波トラップ回路３は2fo成分に対してはλ
ｇ／２のオープンスタブとなるので、ａ点からオープン
スタブを見たインピーダンスが無限大となってこのトラ
ップ回路の影響は受けない。
ｇ／２のオープンスタブとなるので、ａ点からオープン
スタブを見たインピーダンスが無限大となってこのトラ
ップ回路の影響は受けない。
しかし、fo成分はここで再びドレインに反射されるが、
その間に減衰器５があるので、往復でこの減衰量の２倍
だけ減衰を受けてドレインに戻る。この時、ゲートから
FET側を見た反射係数が１よりも小であれば、このFET周
波数逓倍回路の不安定さや発振の可能性が改善される。
その間に減衰器５があるので、往復でこの減衰量の２倍
だけ減衰を受けてドレインに戻る。この時、ゲートから
FET側を見た反射係数が１よりも小であれば、このFET周
波数逓倍回路の不安定さや発振の可能性が改善される。
第３図は第２図の回路を誘電体基板上にマイクロストリ
ップラインで構成したもので、′の付いた数字は第２図
の′の付かない部分に対応する。又、６は直流阻止用コ
ンデンサ,7は誘電体基板,8はスルーホールである。
ップラインで構成したもので、′の付いた数字は第２図
の′の付かない部分に対応する。又、６は直流阻止用コ
ンデンサ,7は誘電体基板,8はスルーホールである。
第４図は本発明の別の実施例の実装図で、第２図は基本
波トラップ回路３の部分を中心周波数が2foの帯域通過
形フイルタ８′に置換えたものである。この場合もfo成
分はこのフイルタ８′で反射されてFETのドレインに戻
されるので上記と同じ動作が行われるが、2fo以外の高
調波成分がここで除去されるので、FET周波数逓倍回路
の出力における2fo成分と他の不要な成分との比が極め
て良くなる。
波トラップ回路３の部分を中心周波数が2foの帯域通過
形フイルタ８′に置換えたものである。この場合もfo成
分はこのフイルタ８′で反射されてFETのドレインに戻
されるので上記と同じ動作が行われるが、2fo以外の高
調波成分がここで除去されるので、FET周波数逓倍回路
の出力における2fo成分と他の不要な成分との比が極め
て良くなる。
以上詳細に説明した様に本発明によれば、FET周波数逓
倍回路の不安定さや発振の可能性が改善されると云う効
果がある。
倍回路の不安定さや発振の可能性が改善されると云う効
果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例の回路図、 第３図は第２図の実装図、 第４図は本発明の別の実施例の実装図、 第５図は従来例の回路図を示す。 図において、 ２は電界効果トランジスタ、 ３は基本波トラップ回路、 ４は整合回路、 ５は減衰器を示す。
Claims (1)
- 【請求項１】入力波としての基本周波数foを逓倍する電
界効果トランジスタ（２）よりの出力が入力され、かつ
希望逓倍波帯域の周波数特性を平坦化にする機能を有す
る整合回路（４）と、基本周波数fo成分を電界効果トラ
ンジスタ側に全反射させる基本波トラップ回路（３）と
の間に、基本周波数fo成分及びその高調波成分に対し良
好なインピーダンス特性を示す減衰器を接続し、減衰器
の減衰量は基本周波数fo成分に対し電界効果トランジス
タの安定係数Ｋが１より大となるる様に選ばれているこ
とを特徴とする電界効果トランジスタ周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083382A JPH0666590B2 (ja) | 1986-04-11 | 1986-04-11 | 電界効果トランジスタ周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61083382A JPH0666590B2 (ja) | 1986-04-11 | 1986-04-11 | 電界効果トランジスタ周波数逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62247608A JPS62247608A (ja) | 1987-10-28 |
| JPH0666590B2 true JPH0666590B2 (ja) | 1994-08-24 |
Family
ID=13800870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61083382A Expired - Lifetime JPH0666590B2 (ja) | 1986-04-11 | 1986-04-11 | 電界効果トランジスタ周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666590B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886595A (en) * | 1996-05-01 | 1999-03-23 | Raytheon Company | Odd order MESFET frequency multiplier |
| EP0829953A3 (en) * | 1996-09-13 | 1998-05-20 | Denso Corporation | Frequency multiplier and voltage controlled oscillator |
| CA2244507A1 (en) * | 1998-09-04 | 2000-03-04 | Masahiro Kiyokawa | Method and apparatus for cascading frequency doublers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159657A (ja) * | 1974-06-12 | 1975-12-24 | ||
| JPS55102905A (en) * | 1979-02-01 | 1980-08-06 | Nec Corp | Microwave generator |
-
1986
- 1986-04-11 JP JP61083382A patent/JPH0666590B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62247608A (ja) | 1987-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886595A (en) | Odd order MESFET frequency multiplier | |
| JP2000101352A (ja) | 周波数二逓倍器の多段化方法及び多段型周波数逓倍器 | |
| US4630003A (en) | FET oscillator exhibiting negative resistance due to high impedance at the source of an FET thereof | |
| US6066997A (en) | Frequency multiplier with fundamental wave reflection | |
| CA1198183A (en) | Transistorized microwave oscillator of oscillation frequency multiplying type | |
| US4327343A (en) | Wideband MESFET microwave frequency divider | |
| EP1003277B1 (en) | Frequency multiplier capable of taking out efficiently and stably harmonics higher than fourth order | |
| Prigent et al. | Phase noise reduction in FET oscillators by low-frequency loading and feedback circuitry optimization | |
| JPH0666590B2 (ja) | 電界効果トランジスタ周波数逓倍回路 | |
| Papp et al. | An 8-18-GHz YIG-tuned FET oscillator | |
| Kudszus et al. | Subharmonically injection locked 94 GHz MMIC HEMT oscillator using coplanar technology | |
| Rohde | Oscillator basics and low-noise techniques for microwave oscillators and VCOs | |
| JPH0213847B2 (ja) | ||
| Sterzer | Tunnel diode devices | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| KR100737387B1 (ko) | 밀리미터파 대역 주파수 체배기 | |
| JPS58177010A (ja) | 発振逓倍器 | |
| JP2848617B2 (ja) | 周波数２逓倍器 | |
| JP2653088B2 (ja) | 周波数逓倍器 | |
| Marazzi et al. | The design of linearizing networks for high-power varactor-tuned frequency modulators | |
| JP3220895B2 (ja) | 注入同期発振器 | |
| Stapleton et al. | A microwave frequency halver with conversion gain | |
| JPH1174730A (ja) | 周波数逓倍器 | |
| Vaudon et al. | A further development on uniform asymptotic expansions | |
| Peterson | Harmonic power combining of microwave solid-state active devices |