JPH0666240B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0666240B2 JPH0666240B2 JP61266046A JP26604686A JPH0666240B2 JP H0666240 B2 JPH0666240 B2 JP H0666240B2 JP 61266046 A JP61266046 A JP 61266046A JP 26604686 A JP26604686 A JP 26604686A JP H0666240 B2 JPH0666240 B2 JP H0666240B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- aluminum layer
- alignment mark
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 title claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 239000005368 silicate glass Substances 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、レーザ光により高精度に位置ぎめを行なう工
程を有する半導体装置の製造方法、詳しくは、レーザ用
アライメントマークの形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, which has a step of performing positioning with high precision by laser light, and more particularly to a method for forming an alignment mark for laser.
従来の技術 近年、半導体集積回路、その中でも半導体記憶装置は、
高集積化，微細化がなされてきたため、歩留の低下が問
題点のひとつである。これを解決するための方法とし
て、冗長回路が入れられており、冗長回路の中のヒュー
ズをレーザ光により切断することで、この冗長回路を不
良回路部分と置き替えることで不良チップを救済して、
歩留の低下を抑えている。そこで、この種の半導体集積
回路では、そのヒューズ位置を高精度で位置確定させて
からレーザで切断することが必要である。従来の方法
は、第４図に示すように、蒸着アルミニウム層で形成さ
れたレーザ用アライメントマーク２を、半導体集積回路
チップのシリコン基板１の中に搭載していた。アライメ
ントマーク２は、チップの周辺部に幅約１０μｍ，長さ
約１００μｍの長方形で、長辺方向がチップの横方向
と、縦方向とになるように、互いに直交して一対で配置
されていた。第５図ａは、レーザ走査方向のアライメン
トマークの断面図である。シリコン基板１に酸化シリコ
ン膜４が形成された後アルミニウム層からなるアライメ
ントマーク２を形成し、保護膜５を形成したものであ
る。レーザ光を、このアライメントマーク２の短辺方向
に、同マークを横断して走査し、このときに反射される
レーザ光を、測定する。これによると、第５図ｂのよう
に、アルミニウム層のある部分からの反射光量Ｉがそれ
のない部分からの反射光量IIよりも多く、その分布特性
は山形となる。この結果、アルミニウム層２の中央が、
レーザ光の反射光のピークにほぼ一致し、これによっ
て、半導体集積回路チップの位置の確定がなされる。2. Description of the Related Art In recent years, semiconductor integrated circuits, especially semiconductor memory devices,
The decrease in yield is one of the problems due to high integration and miniaturization. As a method for solving this, a redundant circuit is inserted, and the fuse in the redundant circuit is cut by laser light to replace the redundant circuit with the defective circuit portion, thereby repairing the defective chip. ,
It suppresses the decrease in yield. Therefore, in this type of semiconductor integrated circuit, it is necessary to determine the position of the fuse with high accuracy and then cut with a laser. In the conventional method, as shown in FIG. 4, a laser alignment mark 2 formed of a vapor-deposited aluminum layer was mounted on a silicon substrate 1 of a semiconductor integrated circuit chip. The alignment mark 2 is a rectangle having a width of about 10 μm and a length of about 100 μm on the periphery of the chip, and the alignment marks 2 are arranged in a pair orthogonal to each other such that the long side direction is the horizontal direction and the vertical direction of the chip. . FIG. 5a is a sectional view of the alignment mark in the laser scanning direction. A silicon oxide film 4 is formed on a silicon substrate 1, and then an alignment mark 2 made of an aluminum layer is formed to form a protective film 5. Laser light is scanned in the direction of the short side of the alignment mark 2 across the same, and the laser light reflected at this time is measured. According to this, as shown in FIG. 5b, the amount I of reflected light from the portion with the aluminum layer is larger than the amount II of the reflected light from the portion without the aluminum layer, and the distribution characteristic is mountainous. As a result, the center of the aluminum layer 2 is
It almost coincides with the peak of the reflected light of the laser light, and by this, the position of the semiconductor integrated circuit chip is determined.
発明が解決しようとする問題点 このような従来の構成では、製造工程の変動により保護
膜５の膜厚や、酸化シリコン膜４の膜厚が変動し、第５
図ｂに示すアルミニウムのない部分からのレーザの反射
光量IIが、アルミニウムのある部分からのレーザの反射
光量Ｉのピークと同じ程度になる場合がある。今、保護
膜５の膜厚をｄ１、酸化シリコン膜４の膜厚をｄ２と
し、レーザの波長をλとすると、次式が成立するときが
ある。Problems to be Solved by the Invention In such a conventional configuration, the film thickness of the protective film 5 and the film thickness of the silicon oxide film 4 are changed due to the change of the manufacturing process, and
The reflected light amount II of the laser from the portion without aluminum shown in FIG. B may be almost the same as the peak of the reflected light amount I of the laser from the portion with aluminum. Now, assuming that the film thickness of the protective film 5 is d 1 , the film thickness of the silicon oxide film 4 is d 2, and the wavelength of the laser is λ, the following equation may be satisfied.
２・（ｄ１＋ｄ２）＝ｎ・λ （ここで、ｎは通常の半導体プロセスでは２〜４程度の
正整数である。） このとき、式からもわかるように、アルミニウム層のな
い部分からのレーザの反射光は、基板１の表面で反射し
た光と保護膜５の表面で反射したレーザ光とが干渉し、
アルミニウム層部分からの反射光よりも強くなる。保護
膜５の膜厚ｄ１と酸化シリコン膜４の膜厚ｄ２の和を、
製造工程で管理することは、非常に困難であることか
ら、上式の関係が成立した半導体集積回路チップでは、
アルミニウム層のない部分からのレーザの反射光のピー
ク(b)を、アルミニウム層のある部分からのレーザの反
射光のピーク(a)と誤認識する場合があり、その結果と
して位置ぎめを誤まり、ヒューズの切断を、正確にでき
ないという問題があった。2 · (d 1 + d 2 ) = n · λ (where n is a positive integer of about 2 to 4 in a normal semiconductor process.) At this time, as can be seen from the equation, from the portion without the aluminum layer, Light reflected by the surface of the substrate 1 interferes with the laser light reflected by the surface of the protective film 5,
It becomes stronger than the reflected light from the aluminum layer portion. The sum of the film thickness d 1 of the protective film 5 and the film thickness d 2 of the silicon oxide film 4 is
Since it is very difficult to manage in the manufacturing process, in the semiconductor integrated circuit chip in which the relation of the above equation is established,
The peak (b) of the laser reflected light from the part without the aluminum layer may be mistakenly recognized as the peak (a) of the laser reflected light from the part with the aluminum layer, resulting in incorrect positioning. However, there was a problem that the fuse could not be cut accurately.
本発明は、このような問題点を解決するもので、安定し
たアルミニウム層からのレーザの反射光のピークを得る
ことで、確実な位置ぎめを行ない、高歩留で、ヒューズ
切断処理を行うことを目的とするものである。The present invention solves such a problem. By obtaining a stable peak of reflected laser light from an aluminum layer, reliable positioning is performed, and fuse cutting processing is performed at high yield. The purpose is.
問題点を解決するための手段 この問題点を解決するために本発明は、シリコン基板上
に酸化シリコン膜、ついで、この酸化シリコン膜上にポ
リシリコン層を形成し、同ポリシリコン層上の所定位置
にアルミニウム層からなる、レーザ用アライメントマー
クを形成する工程をそなえたものである。Means for Solving the Problems In order to solve this problem, the present invention forms a silicon oxide film on a silicon substrate, and then forms a polysilicon layer on the silicon oxide film, and then forms a predetermined layer on the polysilicon layer. It is provided with a step of forming a laser alignment mark made of an aluminum layer at a position.
作用 この構成によると、ポリシリコンの高いレーザ光吸収特
性によって、アルミニウム層部分からのレーザの反射光
量は、ポリシリコン部分からのレーザの反射光量よりも
多くなり、レーザの反射光のピークが、必ずアルミニウ
ム層部分の中央となり、確実に位置を確定することがで
きる。また、製造工程の変動により、半導体基板上に形
成される酸化シリコン膜層の膜厚が変動しても、この酸
化シリコン膜の上に形成するポリシリコンによってレー
ザ光が反射され、酸化シリコン膜層の膜厚に依存しない
ため、安定したレーザ光の反射の形状が得られることに
なる。Operation According to this configuration, the amount of laser light reflected from the aluminum layer portion is greater than the amount of laser light reflected from the polysilicon portion due to the high laser light absorption characteristics of polysilicon, and the peak of the laser reflected light must be It becomes the center of the aluminum layer portion, and the position can be reliably determined. Further, even if the film thickness of the silicon oxide film layer formed on the semiconductor substrate changes due to a change in the manufacturing process, the laser light is reflected by the polysilicon formed on the silicon oxide film, and the silicon oxide film layer is formed. Since it does not depend on the film thickness of, the stable reflection shape of the laser beam can be obtained.
実施例 第１図は、本発明の一実施例によるレーザ用アライメン
トマークの平面図であり、半導体集積回路チップの表面
に酸化シリコン膜が形成されたシリコン基板１の周辺部
に形成されたポリシリコン層３上にアルミニウム層でな
るアライメントマーク２が形成してある。アライメント
マーク２は、幅約１０μｍ，長さ約１００μｍの長方形
で、長辺方向がチップの横方向と縦方向とになるように
互いに直交する方向の一対で形成する。EXAMPLE FIG. 1 is a plan view of an alignment mark for a laser according to an example of the present invention. Polysilicon formed on the peripheral portion of a silicon substrate 1 having a silicon oxide film formed on the surface of a semiconductor integrated circuit chip. An alignment mark 2 made of an aluminum layer is formed on the layer 3. The alignment marks 2 are rectangular with a width of about 10 μm and a length of about 100 μm, and are formed in a pair of directions orthogonal to each other such that the long side direction is the lateral direction and the vertical direction of the chip.
第２図ａは、第１図のレーザ走査方向の構造断面図であ
る。シリコン基板１上に形成された酸化シリコン膜４上
に、ポリシリコン層３を、減圧気相化学成長により約４
００nmの膜厚となるよう形成した後、選択的エッチング
により約２００μｍ角の領域を残す。このポリシリコン
層３の上に、アルミニウム層２を約１０００nm、スパッ
タ蒸着により形成した後、選択的エッチングにより、幅
約１０μｍ，長さ約１００μｍの長方形の領域を形成
し、さらに、この上に、保護膜５を全面に形成したもの
である。FIG. 2a is a structural sectional view in the laser scanning direction of FIG. The polysilicon layer 3 is formed on the silicon oxide film 4 formed on the silicon substrate 1 by a low pressure vapor phase chemical growth method to form about 4
After forming to have a film thickness of 00 nm, selective etching leaves a region of about 200 μm square. An aluminum layer 2 having a thickness of about 1000 nm is formed on the polysilicon layer 3 by sputter deposition, and then a rectangular region having a width of about 10 μm and a length of about 100 μm is formed by selective etching. The protective film 5 is formed on the entire surface.
この構造によれば、レーザ光のレーザ走査方向に対する
反射光量は、第２図ｂのようになり、ポリシリコン層３
はレーザ光をよく吸収するため、アルミニウム層２のな
い部分からのレーザ反射光量を少なくすることが可能と
なり、アルミニウム層２のある部分からのレーザ反射光
量が相対的に多くなる。According to this structure, the amount of reflected laser light in the laser scanning direction is as shown in FIG.
Absorbs the laser light well, so that the amount of laser reflected light from the portion without the aluminum layer 2 can be reduced, and the amount of laser reflected light from the portion with the aluminum layer 2 becomes relatively large.
第３図は、本発明の別の実施例によるレーザ用アライメ
ントマークのレーザ走査方向の構造断面図である。第２
図ａと同様に、約２００μｍ角のポリシリコン層３を形
成後、約４００nmのリン・ケイ酸ガラス（ＰＳＧ）膜６
を全面に形成する。次に、アルミニウム層２を約１００
０nm、スパッタ蒸着により形成した後、選択的エッチン
グにより幅約１０μｍ、長さ約１００μｍの長方形の領
域を形成する。最後に保護膜５を全面に形成したもので
ある。ポリシリコン層３とアルミニウム層２との間にＰ
ＳＧ膜６が存在しても、ポリシリコン層３の吸収が大き
いため、アルミニウム層２のない部分からのレーザの反
射光量は、アルミニウム層２のある部分からのレーザの
反射光量よりも小さくなり、安定したアライメントマー
クのレーザの反射光を得ることができる。FIG. 3 is a structural sectional view of a laser alignment mark according to another embodiment of the present invention in the laser scanning direction. Second
Similar to FIG. A, after forming a polysilicon layer 3 of about 200 μm square, a phosphorus-silicate glass (PSG) film 6 of about 400 nm is formed.
Are formed on the entire surface. Next, the aluminum layer 2 is applied to about 100
After forming by 0 nm by sputter deposition, a rectangular region having a width of about 10 μm and a length of about 100 μm is formed by selective etching. Finally, the protective film 5 is formed on the entire surface. P between the polysilicon layer 3 and the aluminum layer 2
Even if the SG film 6 is present, since the absorption of the polysilicon layer 3 is large, the amount of laser light reflected from the portion without the aluminum layer 2 is smaller than the amount of laser light reflected from the portion with the aluminum layer 2. It is possible to obtain the reflected light of the laser with a stable alignment mark.
発明の効果 以上のように本発明によれば、安定したレーザの反射パ
ターンを得ることが可能となり、位置合せの誤認識によ
る歩留低下を防ぐという効果が得られる。EFFECTS OF THE INVENTION As described above, according to the present invention, it is possible to obtain a stable laser reflection pattern, and it is possible to obtain an effect of preventing a decrease in yield due to misrecognition of alignment.
第１図は本発明の一実施例におけるレーザ用アライメン
トマーク部分の平面図、第２図ａおよびｂはその断面図
およびレーザ走査方向の反射光量特性図、第３図は本発
明の他の実施例におけるレーザ用アライメントマーク部
分の断面図、第４図は従来例におけるレーザ用アライメ
ントマーク部分の平面図、第５図ａ，ｂはその断面図，
レーザ走査方向の反射光量特性図である。 １……シリコン基板、２……アルミニウム層アライメン
トマーク、３……ポリシリコン層、４……酸化シリコン
膜、５……保護膜、６……ＰＳＧ膜。FIG. 1 is a plan view of an alignment mark portion for a laser in an embodiment of the present invention, FIGS. 2A and 2B are sectional views and a characteristic diagram of reflected light amount in a laser scanning direction, and FIG. 3 is another embodiment of the present invention. FIG. 4 is a cross-sectional view of the alignment mark portion for laser in the example, FIG. 4 is a plan view of the alignment mark portion for laser in the conventional example, and FIGS.
It is a reflected light amount characteristic view in a laser scanning direction. 1 ... Silicon substrate, 2 ... Aluminum layer alignment mark, 3 ... Polysilicon layer, 4 ... Silicon oxide film, 5 ... Protective film, 6 ... PSG film.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 9169−4Ｍ Ｈ０１Ｌ 21/82 Ｆ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI Technical indication H01L 21/82 9169-4M H01L 21/82 F
Claims (2)
同酸化シリコン膜上にポリシリコン層を選択的に形成
し、同ポリシリコン層の表面にアルミニウム層よりなる
レーザ用アライメントマークを形成することを特徴とす
る半導体装置の製造方法。1. A silicon oxide film is formed on a semiconductor substrate,
A method of manufacturing a semiconductor device, wherein a polysilicon layer is selectively formed on the silicon oxide film, and a laser alignment mark made of an aluminum layer is formed on the surface of the polysilicon layer.
し、同ケイ酸ガラス膜の上表面にアルミニウム層よりな
るレーザ用アライメントマークを形成することを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方
法。2. A silicate glass film is formed on a polysilicon layer, and a laser alignment mark made of an aluminum layer is formed on the upper surface of the silicate glass film. A method for manufacturing a semiconductor device as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (en) | 1986-11-07 | 1986-11-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61266046A JPH0666240B2 (en) | 1986-11-07 | 1986-11-07 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119528A JPS63119528A (en) | 1988-05-24 |
| JPH0666240B2 true JPH0666240B2 (en) | 1994-08-24 |
Family
ID=17425642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61266046A Expired - Lifetime JPH0666240B2 (en) | 1986-11-07 | 1986-11-07 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666240B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01272133A (en) * | 1988-04-22 | 1989-10-31 | Mitsubishi Electric Corp | Semiconductor device |
| JPH02309620A (en) * | 1989-05-24 | 1990-12-25 | Matsushita Electron Corp | Semiconductor integrated circuit |
| US5696587A (en) * | 1994-12-14 | 1997-12-09 | United Microelectronics Corporation | Metal target for laser repair of dies |
| JP2006173218A (en) * | 2004-12-14 | 2006-06-29 | Ricoh Co Ltd | Semiconductor wafer, its positioning method and laser trimming method |
| JP6076123B2 (en) | 2013-02-14 | 2017-02-08 | オリンパス株式会社 | Semiconductor substrate, imaging device, and imaging apparatus |
| CN109727920B (en) * | 2018-12-18 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | TFT substrate manufacturing method and TFT substrate |
-
1986
- 1986-11-07 JP JP61266046A patent/JPH0666240B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63119528A (en) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635567B2 (en) | Method of producing alignment marks | |
| US4824254A (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| KR950002171B1 (en) | Alignment Marks and Semiconductor Devices | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US5128283A (en) | Method of forming mask alignment marks | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| US5580831A (en) | Sawcut method of forming alignment marks on two faces of a substrate | |
| US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
| KR100246149B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0666240B2 (en) | Method for manufacturing semiconductor device | |
| US5264310A (en) | Alignment mark having regions formed by energy beam irradiation therein and method of manufacturing the same | |
| JP2000323576A (en) | Method for manufacturing semiconductor device | |
| JP2650182B2 (en) | Alignment mark, electronic device having the mark, and method of manufacturing the same | |
| US6153941A (en) | Semiconductor registration measurement mark | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| US5614767A (en) | Alignment accuracy check pattern | |
| JPH07161684A (en) | Method for manufacturing semiconductor device | |
| KR100317581B1 (en) | How to Create Nested Marks Using a Frame-in-Frame Mesa Structure Mask | |
| JPS6211491B2 (en) | ||
| JPH01272133A (en) | Semiconductor device | |
| KR100356791B1 (en) | Method for forming fuse of semiconductor device | |
| JPS6097639A (en) | Manufacture of semiconductor device | |
| JPS6154247B2 (en) | ||
| JPH0555111A (en) | Manufacture of semiconductor device | |
| KR20060046876A (en) | OS Formation Method for Measuring Thin Film Thickness |