JPH0662562A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH0662562A JPH0662562A JP4207672A JP20767292A JPH0662562A JP H0662562 A JPH0662562 A JP H0662562A JP 4207672 A JP4207672 A JP 4207672A JP 20767292 A JP20767292 A JP 20767292A JP H0662562 A JPH0662562 A JP H0662562A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- clock
- level
- upthrusting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】チャージポンプ回路において、余剰な押し上げ
による消費電力の増加を防ぐこと。 【構成】チャージポンプ２の押し上げコンデンサに入力
されるクロックを、クロック切換回路３によって選択で
きるので、チャージポンプ２の押し上げのスピードを早
くし、また一度チャージポンプ２による押し上げが完了
した後は、低い周波数のクロックを入力することによ
り、余剰な押し上げを防ぎ、消費電力を小さくする。
による消費電力の増加を防ぐこと。 【構成】チャージポンプ２の押し上げコンデンサに入力
されるクロックを、クロック切換回路３によって選択で
きるので、チャージポンプ２の押し上げのスピードを早
くし、また一度チャージポンプ２による押し上げが完了
した後は、低い周波数のクロックを入力することによ
り、余剰な押し上げを防ぎ、消費電力を小さくする。
Description
【０００１】
【産業上の利用分野】本発明はチャージポンプ回路に関
し、特にチャージポンプ回路の消費電力低減回路に関す
る。
し、特にチャージポンプ回路の消費電力低減回路に関す
る。
【０００２】
【従来の技術】図４において、従来の本チャージポンプ
回路は、Ｎ−ｃｈａｎ（チャネル）トランジスタＮ１〜
Ｎ６と、インバータＩ１と、コンデンサＣ１，Ｃ２と、
Ｐ−ｃｈａｎトランジスタＰ１，Ｐ２とを備えている。
回路は、Ｎ−ｃｈａｎ（チャネル）トランジスタＮ１〜
Ｎ６と、インバータＩ１と、コンデンサＣ１，Ｃ２と、
Ｐ−ｃｈａｎトランジスタＰ１，Ｐ２とを備えている。
【０００３】従来のチャージポンプ回路は、図４に示す
ように、クロックφを押し上げ用コンデンサＣ１，Ｃ２
に入力している。クロックφが高（Ｈｉｇｈ）レベルの
時は、コンデンサＣ１の容量によりＢ点の電圧が押し上
げられ、クロックφが低（Ｌｏｗ）レベルの時は、コン
デンサＣ２の容量により、Ｃ点の電圧が押し上げられ
る。
ように、クロックφを押し上げ用コンデンサＣ１，Ｃ２
に入力している。クロックφが高（Ｈｉｇｈ）レベルの
時は、コンデンサＣ１の容量によりＢ点の電圧が押し上
げられ、クロックφが低（Ｌｏｗ）レベルの時は、コン
デンサＣ２の容量により、Ｃ点の電圧が押し上げられ
る。
【０００４】この動作により、ＯＵＴ点のレベルを押し
上げている。又、ＯＵＴ点のレベルの上昇スピードを早
くするために、従来のチャージポンプでは、クロックφ
の周波数を高くしたり、複数個の押し上げ用コンデンサ
を使用している。図４は、２個の押し上げ用コンデンサ
Ｃ１，Ｃ２を使用。Ｎ−ｃｈａｎトランジスタＮ５，Ｎ
６は、ＯＵＴ点のレベルが、ある任意のレベル以上にな
るのを防ぐもので、レベルが設定以上になると、トラン
ジスタＮ５，Ｎ６がＯＮし、電源ＶＣＣへ電流を流し込
むことによって、ＯＵＴ点のレベルの上昇を防いでい
る。
上げている。又、ＯＵＴ点のレベルの上昇スピードを早
くするために、従来のチャージポンプでは、クロックφ
の周波数を高くしたり、複数個の押し上げ用コンデンサ
を使用している。図４は、２個の押し上げ用コンデンサ
Ｃ１，Ｃ２を使用。Ｎ−ｃｈａｎトランジスタＮ５，Ｎ
６は、ＯＵＴ点のレベルが、ある任意のレベル以上にな
るのを防ぐもので、レベルが設定以上になると、トラン
ジスタＮ５，Ｎ６がＯＮし、電源ＶＣＣへ電流を流し込
むことによって、ＯＵＴ点のレベルの上昇を防いでい
る。
【０００５】
【発明が解決しようとする課題】このような従来のチャ
ージポンプ回路では、電圧の押し上げのスピードを確保
するために、クロックの周波数を早くしたり、複数個の
押し上げ用コンデンサＣ１，Ｃ２等を使用している。実
際には、押し上げたラインの電圧を安定させるために、
必要なレベル以上に電圧を押し上げ、その余剰分を逃が
している。高い周波数を与えることは、電圧の押し上げ
スピードを早くするには有効であるが、一度レベルを押
し上げた後は、電圧レベルがほとんど下がらないことを
考えれば、低い周波数を与えればよく、高い周波数を与
え続けることは、電圧の余剰分を増やすことになり、消
費電力を増加させるという問題点がある。
ージポンプ回路では、電圧の押し上げのスピードを確保
するために、クロックの周波数を早くしたり、複数個の
押し上げ用コンデンサＣ１，Ｃ２等を使用している。実
際には、押し上げたラインの電圧を安定させるために、
必要なレベル以上に電圧を押し上げ、その余剰分を逃が
している。高い周波数を与えることは、電圧の押し上げ
スピードを早くするには有効であるが、一度レベルを押
し上げた後は、電圧レベルがほとんど下がらないことを
考えれば、低い周波数を与えればよく、高い周波数を与
え続けることは、電圧の余剰分を増やすことになり、消
費電力を増加させるという問題点がある。
【０００６】本発明の目的は、前記問題点を解決し、消
費電力を増加させないようにしたチャージポンプ回路を
提供することにある。
費電力を増加させないようにしたチャージポンプ回路を
提供することにある。
【０００７】
【課題を解決するための手段】本発明のチャージポンプ
回路の構成は、相異なった周波数をもつ複数のクロック
が入力され、前記のクロックを選択して出力するクロッ
ク切り換え回路と、前記クロック切り換え回路から出力
クロックによりチャージポンプの出力レベルを押し上げ
るようにしたことを特徴とする。
回路の構成は、相異なった周波数をもつ複数のクロック
が入力され、前記のクロックを選択して出力するクロッ
ク切り換え回路と、前記クロック切り換え回路から出力
クロックによりチャージポンプの出力レベルを押し上げ
るようにしたことを特徴とする。
【０００８】
【実施例】図１は本発明の第１の実施例のチャージポン
プ回路の制御回路を示すブロック図である。図１におい
て、本実施例のチャージポンプの制御回路は、チャージ
ポンプの動作開始信号７をカウンタ４に入力し、チャー
ジポンプ２による押し上げが完了した後、カウンタ４か
らの信号がクロック切換回路３に入力されるような構成
とする。
プ回路の制御回路を示すブロック図である。図１におい
て、本実施例のチャージポンプの制御回路は、チャージ
ポンプの動作開始信号７をカウンタ４に入力し、チャー
ジポンプ２による押し上げが完了した後、カウンタ４か
らの信号がクロック切換回路３に入力されるような構成
とする。
【０００９】この構成により、押し上げ完了前はクロッ
ク（φ１）５により押し上げのスピードを確保し、一度
押し上げ完了した後は、クロック（φ１）５より周波数
の低いクロック（φ２）６を使用することにより、消費
電力を小さくすることができる。
ク（φ１）５により押し上げのスピードを確保し、一度
押し上げ完了した後は、クロック（φ１）５より周波数
の低いクロック（φ２）６を使用することにより、消費
電力を小さくすることができる。
【００１０】図２は本発明の第２の実施例を示すブロッ
ク図である。図２において、本実施例は、チャージポン
プの押し上げコンデンサに入力するクロックを分周回路
１２により生成する実施例である。
ク図である。図２において、本実施例は、チャージポン
プの押し上げコンデンサに入力するクロックを分周回路
１２により生成する実施例である。
【００１１】開始信号１４が入力されるカウンタ１１，
チャージポンプ９等は、図１と同様である。
チャージポンプ９等は、図１と同様である。
【００１２】クロック（φ）１３が入力される分周回路
１２により、異なる周波数のクロックを複数生成し、ク
ロック切換回路１０によりチャージポンプの押し上げコ
ンデンサに入力するクロックを選択する。
１２により、異なる周波数のクロックを複数生成し、ク
ロック切換回路１０によりチャージポンプの押し上げコ
ンデンサに入力するクロックを選択する。
【００１３】ここで、デバイスの評価結果を解析し、チ
ャージポンプの立ち上げ時に必要な周波数と、出力ライ
ンのレベルを維持させるのに必要な最低周波数とを、ク
ロック切換回路１０により選択することにより、最適な
周波数の組み合わせを実現できる。
ャージポンプの立ち上げ時に必要な周波数と、出力ライ
ンのレベルを維持させるのに必要な最低周波数とを、ク
ロック切換回路１０により選択することにより、最適な
周波数の組み合わせを実現できる。
【００１４】図３は図１のチャージポンプのタイミング
図である。図３において、押し上げコンデンサに入力す
るクロックと、出力ラインのレベルを示している。ま
ず、チャージポンプ２による押し上げのスピードを早く
するためにクロックは高い周波数となっている。その
後、チャージポンプ２の出力ライン１が必要なレベル以
上に上昇すると、低いクロックと切り換える。ＶＣは電
圧の過上昇を防ぐリミットの電圧であり、このＶＣより
上の部分が逃がされ、それが消費電力の増加となってい
る。故にクロックの周波数を低くすることにより、消費
電力を小さくできる。図２においても、図１と同様に消
費電力を小さくできる。
図である。図３において、押し上げコンデンサに入力す
るクロックと、出力ラインのレベルを示している。ま
ず、チャージポンプ２による押し上げのスピードを早く
するためにクロックは高い周波数となっている。その
後、チャージポンプ２の出力ライン１が必要なレベル以
上に上昇すると、低いクロックと切り換える。ＶＣは電
圧の過上昇を防ぐリミットの電圧であり、このＶＣより
上の部分が逃がされ、それが消費電力の増加となってい
る。故にクロックの周波数を低くすることにより、消費
電力を小さくできる。図２においても、図１と同様に消
費電力を小さくできる。
【００１５】
【発明の効果】以上説明したように、本発明は、チャー
ジポンプの押し上げ用コンデンサに入力するクロックを
切り換えることにより、出力ラインの押し上げのスピー
ドの確保と、一度押し上げが完了した後は、余剰な押し
上げを少なくすることにより、消費電力を小さくするこ
とができるという効果がある。
ジポンプの押し上げ用コンデンサに入力するクロックを
切り換えることにより、出力ラインの押し上げのスピー
ドの確保と、一度押し上げが完了した後は、余剰な押し
上げを少なくすることにより、消費電力を小さくするこ
とができるという効果がある。
【図１】本発明の第１の実施例のチャージポンプ回路を
示すブロック図である。
示すブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】本実施例のチャージポンプのタイミング図であ
る。
る。
【図４】従来のチャージポンプの回路図である。
１，８ チャージポンプ出力ライン ２，９ チャージポンプ ３，１０ クロック切換回路 ４，１１ カウンタ ５，６，１３ クロック ７，１４ チャージポンプ動作開始信号 １２ 分周回路
Claims (2)
- 【請求項１】 相異なった周波数をもつ複数のクロック
が入力され、前記複数のクロックを選択して出力するク
ロック切り換え回路を設け、前記クロック切り換え回路
から出力されたクロックによりチャージポンプの出力レ
ベルを押し上げるようにしたことを特徴とするチャージ
ポンプ回路。 - 【請求項２】 複数のクロックが、基本クロックと前記
基本クロックを分周した得られた分周クロックとからな
る請求項１に記載のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207672A JPH0662562A (ja) | 1992-08-04 | 1992-08-04 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207672A JPH0662562A (ja) | 1992-08-04 | 1992-08-04 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0662562A true JPH0662562A (ja) | 1994-03-04 |
Family
ID=16543657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4207672A Pending JPH0662562A (ja) | 1992-08-04 | 1992-08-04 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0662562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355893B2 (en) | 2005-02-15 | 2008-04-08 | Fujitsu Limited | Semiconductor memory device and method for writing to semiconductor memory device |
| JP2010502165A (ja) * | 2006-09-28 | 2010-01-21 | インテル・コーポレーション | 駆動オーバーライドを備えた電圧レギュレータ |
-
1992
- 1992-08-04 JP JP4207672A patent/JPH0662562A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355893B2 (en) | 2005-02-15 | 2008-04-08 | Fujitsu Limited | Semiconductor memory device and method for writing to semiconductor memory device |
| JP2010502165A (ja) * | 2006-09-28 | 2010-01-21 | インテル・コーポレーション | 駆動オーバーライドを備えた電圧レギュレータ |
| US8930741B2 (en) | 2006-09-28 | 2015-01-06 | Intel Corporation | Voltage regulator with drive override |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100342899B1 (ko) | 전력 소비가 감소된 전하 펌핑 회로를 포함하는 승압기 및그 동작 방법 | |
| US6249446B1 (en) | Cascadable, high efficiency charge pump circuit and related methods | |
| US7274248B2 (en) | Booster circuit and semiconductor device having same | |
| JP2003219633A (ja) | 昇圧回路 | |
| JPS646618B2 (ja) | ||
| CN107294506B (zh) | 晶体振荡器电路 | |
| JP2006314130A (ja) | 低電力発振器 | |
| US20110227634A1 (en) | Semiconductor circuit device | |
| JP2004120922A (ja) | 電源制御回路 | |
| JPH0662562A (ja) | チャージポンプ回路 | |
| US5798915A (en) | Progressive start-up charge pump and method therefor | |
| JP5475612B2 (ja) | 電源装置 | |
| JPH08280170A (ja) | スイッチング電源回路 | |
| JPH0564429A (ja) | 半導体装置及び電子機器 | |
| EP0925635A1 (en) | A progressive start-up charge pump and method therefor | |
| JPH11299224A (ja) | スイッチングレギュレータコントロール回路 | |
| JP3171963B2 (ja) | 半導体集積回路 | |
| JPH05161262A (ja) | 直流給電回路 | |
| JPH10228793A (ja) | 半導体装置 | |
| US20230231473A1 (en) | Switching regulator, system-on-chip including the switching regulator, and operating method of the switching regulator | |
| US11144081B2 (en) | Bandgap voltage generating apparatus and operation method thereof | |
| KR20060030652A (ko) | 펌핑 회로 및 펌핑 전압 생성 방법 | |
| JP2003318725A (ja) | レベルシフト回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH07245551A (ja) | パルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990810 |