JPH0660152U - Monolithic integrated circuit device - Google Patents
Monolithic integrated circuit deviceInfo
- Publication number
- JPH0660152U JPH0660152U JP647393U JP647393U JPH0660152U JP H0660152 U JPH0660152 U JP H0660152U JP 647393 U JP647393 U JP 647393U JP 647393 U JP647393 U JP 647393U JP H0660152 U JPH0660152 U JP H0660152U
- Authority
- JP
- Japan
- Prior art keywords
- active element
- integrated circuit
- resistor
- monolithic integrated
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001066 destructive effect Effects 0.000 abstract 1
- 238000012544 monitoring process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 目的の抵抗と直列接続された抵抗との合成抵
抗を所要範囲内に押さえて抵抗値のバラツキを吸収する
とともに、能動素子であるダイオードのバラツキをも吸
収したモノリシック集積回路装置を提供すること。
【構成】 モノリシック集積回路において、直列接続さ
れた複数の抵抗の少なくとも一つに能動素子と抵抗との
直列接続回路を並列接続し、該能動素子と抵抗との接続
点をザッピング端子と成し、該ザッピング端子を介して
該能動素子を破壊ショートさせることにより、該複数の
抵抗の合成抵抗値を可変するようにしている。
(57) [Abstract] [Purpose] A monolithic device that suppresses the variation in resistance value by suppressing the combined resistance of the target resistance and the series-connected resistance within the required range, and also absorbs the variation in the diode that is the active element. To provide an integrated circuit device. In a monolithic integrated circuit, a series connection circuit of an active element and a resistor is connected in parallel to at least one of a plurality of resistors connected in series, and a connection point between the active element and the resistor forms a zapping terminal, By destructive short-circuiting the active element via the zapping terminal, the combined resistance value of the plurality of resistors is made variable.
Description
【0001】[0001]
本考案は、モノリシック集積回路装置に関し、更に詳しく述べるならば、抵抗 に並列接続された能動素子を適宜破壊ショートさせることによりそれに直列接続 された抵抗との合成抵抗値を可変するようにしたモノリシック集積回路装置の改 良に関する。 The present invention relates to a monolithic integrated circuit device. More specifically, the present invention relates to a monolithic integrated circuit device in which an active element connected in parallel with a resistor is appropriately short-circuited to change the combined resistance value of the resistor connected in series. Regarding the improvement of circuit devices.
【0002】[0002]
この種モノリシック集積回路装置については、本願出願人が実願平2−798 43号としてすでに出願しているが、本考案はこの改良に関するものである。 図2は、このモノリシック集積回路装置による電源電圧監視回路を示す。トラ ンジスタQ21、Q22により構成されるコンパレータの入力に、電源Vccの 電圧を分圧する抵抗R15、R11〜R14が接続されている。このコンパレー タ回路は分圧抵抗で設定されたある電源電圧を境にオン、オフ動作を行い、スイ ッチングの出力を行うようにしたもので、電源電圧の変動を監視する電源電圧監 視回路に使用されている。 The applicant of the present application has already applied for this type of monolithic integrated circuit device as Japanese Patent Application No. 2-79843, and the present invention relates to this improvement. FIG. 2 shows a power supply voltage monitoring circuit using this monolithic integrated circuit device. Resistors R15 and R11 to R14 for dividing the voltage of the power supply Vcc are connected to the input of the comparator constituted by the transistors Q21 and Q22. This comparator circuit is designed to turn on and off at a certain power supply voltage set by a voltage dividing resistor to output switching, and is used as a power supply voltage monitoring circuit that monitors fluctuations in the power supply voltage. It is used.
【0003】 コンパレータがオン、オフを行うしきい値電圧は抵抗R15、R11〜R14 により決定され、例えばその時の電源電圧を4.5Vとすると、オン、オフの動 作範囲は4.5V±0.2Vの範囲内でスイッチングを行うことが必要とされて いた。ところが最近では、電子機器の機能の複雑化、高機能化が進み、スイッチ ングの動作電圧範囲の更に小さいものが要求されるようになってきた。 そこで本願出願人は、直列接続された複数の抵抗の少なくとも一つに能動素子 を並列接続し、能動素子を破壊ショート(ザッピングという)させることにより 、複数の抵抗の合成抵抗値を可変するようにしたモノリシック集積回路装置を提 案した。なお、Gはゲート回路、Iは定電流源である。The threshold voltage at which the comparator turns on and off is determined by the resistors R15 and R11 to R14. For example, if the power supply voltage at that time is 4.5V, the operating range of on and off is 4.5V ± 0. It was required to switch within the range of 0.2V. In recent years, however, the functions of electronic devices have become more complex and more sophisticated, and there has been a demand for a smaller operating voltage range for switching. Therefore, the applicant of the present application changes the combined resistance value of a plurality of resistors by connecting an active element in parallel to at least one of a plurality of resistors connected in series and destructively shorting the active element (called zapping). We proposed a monolithic integrated circuit device. Note that G is a gate circuit and I is a constant current source.
【0004】[0004]
【考案が解決しようとする課題】 しかしながらこのような従来の回路構成では、抵抗値R11〜R14のバラツ キは吸収されたが、能動素子であるダイオードD11およびD12のバラツキが 大きいため十分ではなく、その動作範囲の狭小化にも限界があった。 すなわち、例えば能動素子であるダイオードD11をザッピングした場合、ト ランジスタQ21、Q22の各ベース間の合成抵抗RAは、ザッピング後のダイ オードD11の抵抗をRD1とすると、However, in such a conventional circuit configuration, variations in the resistance values R11 to R14 are absorbed, but the variations in the diodes D11 and D12, which are active elements, are not sufficient, There was a limit to the narrowing of the operating range. That is, for example, when the diode D11 which is an active element is zapping, the combined resistance RA between the bases of the transistors Q21 and Q22 is RD1 when the resistance of the diode D11 after zapping is RD1.
【0005】[0005]
【数1】 [Equation 1]
【0006】 となる。 従ってダイオードD11は部品精度のバラツキが大きいため、合成抵抗RAは このダイオードD1の影響に左右されて、大きくバラツクという欠点が生じるが 、これらダイオードのバラツキを吸収するモノリシック集積回路装置の開発が望 まれていた。 この考案の目的は、前記従来の欠点を除去するために成されたもので、極めて 精度の高いモノリシック集積回路装置を提供することにある。[0006] Therefore, since the diode D11 has a large variation in component accuracy, the synthetic resistance RA is greatly affected by the influence of the diode D1 and a large variation occurs, but it is desired to develop a monolithic integrated circuit device that absorbs the variation in these diodes. Was there. An object of the present invention is to eliminate the above-mentioned conventional drawbacks, and it is an object of the present invention to provide a monolithic integrated circuit device with extremely high accuracy.
【0007】[0007]
この目的を達成するために本考案は、モノリシック集積回路において、直列接 続された複数の抵抗の少なくとも一つに能動素子と抵抗との直列接続回路を並列 接続し、該能動素子と抵抗との接続点をザッピング端子と成し、該ザッピング端 子を介して該能動素子を破壊ショートさせることにより、該複数の抵抗の合成抵 抗値を可変するように構成した点に特徴がある。 In order to achieve this object, the present invention provides a monolithic integrated circuit in which a series connection circuit of an active element and a resistor is connected in parallel to at least one of a plurality of resistors connected in series, and the active element and the resistor are connected in parallel. It is characterized in that the connection point is made up of a zapping terminal, and the combined resistance value of the plurality of resistors is varied by destructively short-circuiting the active element via the zapping terminal.
【0008】[0008]
抵抗に並列接続された能動素子と抵抗との直列接続回路のうちザッピング端子 を介して能動素子を破壊ショートさせることにより、抵抗は能動素子によりショ ートされ、これに直列接続された抵抗R3,R4との合成抵抗値を減少させるこ とができ、更に直列接続回路の抵抗R7、R8により能動素子のバラツキを吸収 させることができる。 The resistor is short-circuited by the active element by breaking the active element through the zapping terminal in the series connection circuit of the active element and the resistor connected in parallel to the resistor, and the resistor R3 connected in series to this resistor. The combined resistance value with R4 can be reduced, and further, the resistors R7 and R8 of the series connection circuit can absorb the variation of the active element.
【0009】[0009]
以下本考案を図面に基づいて詳細に説明する。図1は本考案の一実施例を示す モノリシック集積回路装置を適用した基準電圧回路4を示す。 トランジスタQ1およびQ2は第1のカレントミラー回路を形成し、Q3およ びQ4は 第2のカレントミラー回路を形成し、そのコレクタ側はトランジスタ Q5、Q6のコレクタとそれぞれ接続されている。トランジスタQ5、Q6は差 動増幅回路でコンパレータを形成している。電源端子1(VCC)に供給される 電圧は抵抗R2〜R6によりそれぞれ分圧される。コンパレータの入力端子とな るトランジスタQ5およびQ6の各ベースは直列接続された抵抗R3、R4の両 端に接続される。コンパレータの出力はトランジスタQ6のコレクタからダーリ ントン接続のトランジスタQ10、Q11を経て出力端子2と共通端子3(GN D)間に出力される。なお、Q8、Q9は電流源を形成する。 Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 shows a reference voltage circuit 4 to which a monolithic integrated circuit device according to an embodiment of the present invention is applied. Transistors Q1 and Q2 form a first current mirror circuit, Q3 and Q4 form a second current mirror circuit, and their collector sides are connected to the collectors of transistors Q5 and Q6, respectively. The transistors Q5 and Q6 form a comparator with a differential amplifier circuit. The voltage supplied to the power supply terminal 1 (VCC) is divided by the resistors R2 to R6. The bases of the transistors Q5 and Q6, which are the input terminals of the comparator, are connected to both ends of resistors R3 and R4 connected in series. The output of the comparator is output between the output terminal 2 and the common terminal 3 (GND) from the collector of the transistor Q6 through the Darlington-connected transistors Q10 and Q11. Note that Q8 and Q9 form a current source.
【0010】 一点鎖線内は半導体で形成されたモノリシック集積回路5である。この差動増 幅器のベース間には△VBEのオフセット電圧を有している。電源端子Vccの電 圧が変化しても抵抗R3、R4の両端電圧a,b間が△VBEとなっているので、 抵抗R3、R4には定電流I1が流れる。この為に基準電圧が出力される出力端 子2の電圧V2はV2=I1(R2+R3+R4+R5+R6)+VBE7となる。V BE7 はQ7のベース、エミッタ間の順方向電圧である。抵抗R4およびR5には 、抵抗R7とダイオードD1の直列接続回路および抵抗R8とダイオードD2の 直列接続回路がそれぞれ接続されている。P1〜P3はそれぞれ抵抗R4、R5 の両端から導出されているザッピング端子である。The area surrounded by the alternate long and short dash line is the monolithic integrated circuit 5 formed of a semiconductor. ΔV is placed between the bases of this differential amplifierBEHas an offset voltage of. Even if the voltage of the power supply terminal Vcc changes, the voltage across the resistors R3 and R4 is ΔV.BETherefore, the constant current I is applied to the resistors R3 and R4.1Flows. Therefore, the voltage V of the output terminal 2 from which the reference voltage is output2Is V2= I1(R2 + R3 + R4 + R5 + R6) + VBE7Becomes V BE7 Is the forward voltage between the base and emitter of Q7. A series connection circuit of a resistance R7 and a diode D1 and a series connection circuit of a resistance R8 and a diode D2 are connected to the resistances R4 and R5, respectively. P1 to P3 are zapping terminals derived from both ends of the resistors R4 and R5, respectively.
【0011】 高精度の基準電圧回路4では出力電圧が1.25±0.04Vの範囲で出力が 出る様に形成される。各抵抗値の製造時のバラツキにより、出力電圧V2が目標 範囲外になることがある。この時は抵抗R4、またはR5に並列接続されている ダイオードD1またはD2に対して、ザッピングの際ザッピング端子P1、P2 間またはP2、P3間を介してダイオードD1またはD2に対して順方向の電流 (例えば500〜600mA)を流してそのダイオードをショート破壊させる。 これにより抵抗R4またはR5はダイオードD1またはD2によりショートされ 、ノードa、b間またはb、c間は抵抗R4またはR5の抵抗値が減少し、a、 b間およびb、c間の合成抵抗値が調整される。The high-precision reference voltage circuit 4 is formed so that the output voltage is output in the range of 1.25 ± 0.04V. The output voltage V 2 may fall outside the target range due to variations in the manufacture of the respective resistance values. At this time, for the diode D1 or D2 connected in parallel to the resistor R4 or R5, a forward current to the diode D1 or D2 via the zapping terminals P1 and P2 or between P2 and P3 during zapping. (For example, 500 to 600 mA) is caused to flow to short-circuit the diode. As a result, the resistor R4 or R5 is short-circuited by the diode D1 or D2, the resistance value of the resistor R4 or R5 decreases between the nodes a and b or between b and c, and the combined resistance value between a and b and between b and c. Is adjusted.
【0012】 なお、ダイオードD4およびD5が破壊ショートしない場合は、それらのダイ オードの両端に40mV程度の電圧しか印加されず、従つてダイオードはオフ状 態でありインピーダンスは充分に高く、回路動作には影響を与えない。 基準電圧回路4では出力電圧が予め定められた電圧より高い場合はダイオード D4を破壊ショートさせ、逆に予め定められた電圧より低いときはダイオードD 5を破壊ショートさせて、それぞれ1.25V±0.04Vの範囲内で定電圧を 出力するように選択的にダイオードを破壊ショートさせる。When the diodes D4 and D5 are not destroyed and short-circuited, only a voltage of about 40 mV is applied to both ends of these diodes, and accordingly, the diodes are in the off state and the impedance is sufficiently high, which causes circuit operation. Has no effect. In the reference voltage circuit 4, when the output voltage is higher than a predetermined voltage, the diode D4 is destroyed and short-circuited. Conversely, when the output voltage is lower than the predetermined voltage, the diode D5 is destroyed and short-circuited to 1.25 V ± 0 respectively. The diode is selectively broken and short-circuited so that a constant voltage is output within the range of 0.04V.
【0013】 このように半導体抵抗がその製造上のバラツキ範囲より更にバラツキ精度を必 要とするときは、目的の抵抗R3またはR6に直列に抵抗R4またはR5を接続 し、これにダイオードD1またはD2を接続して適宜これをショートさせること によりバラツキ精度を簡易に向上させることができる。 なお、この直列接続されるショート用の抵抗は複数直列接続し、適宜数選択的 にショートさせることにより更に精度を向上させることが可能である。As described above, when the semiconductor resistor requires a variation accuracy higher than the manufacturing variation range, the resistor R4 or R5 is connected in series to the target resistor R3 or R6, and the diode D1 or D2 is connected thereto. It is possible to easily improve the variation accuracy by connecting and shorting them appropriately. In addition, it is possible to further improve the accuracy by connecting a plurality of short-circuiting resistors connected in series in series and selectively short-circuiting them appropriately.
【0014】 一方、本考案の構成によれば、例えば能動素子であるダイオードD1をザッピ ングした場合、トランジスタQ5、Q6の各ベース間の合成抵抗RA′は、ザッ ピング後のダイオードD1の抵抗をRD1とすると、On the other hand, according to the configuration of the present invention, when the diode D1 which is an active element is zapped, for example, the combined resistance RA ′ between the bases of the transistors Q5 and Q6 is the resistance of the diode D1 after the zap. RD1
【0015】[0015]
【数2】 [Equation 2]
【0016】 となる。 従って抵抗RD1に抵抗R7が直列に挿入接続されているために、ダイオード D1にバラツキがあつてもダイオードのみに影響されることがなく、従来回路に 比較して極めてバラツキを減少させることができる。[0016] Therefore, since the resistor R7 is inserted and connected in series with the resistor RD1, even if the diode D1 has a variation, it is not affected by only the diode, and the variation can be greatly reduced as compared with the conventional circuit.
【0017】[0017]
以上の説明から明らかなように、本考案は簡易な構成でもって目的の抵抗と直 列接続された抵抗との合成抵抗を所要範囲内にすることができるとともに、更に 能動素子であるダイオードのバラツキをも吸収させることができるので、スイッ チングの動作電圧範囲の極めて小さな、精度の高いモノリシック集積回路装置を 得ることができるという効果があり、各種電子回路へ適用すればそれらの特性の 向上が図れる利点を有する。 As is clear from the above description, the present invention can keep the combined resistance of the target resistance and the series-connected resistance within the required range with a simple configuration, and further, the variation of the diode which is the active element. Can also be absorbed, so that it is possible to obtain a highly accurate monolithic integrated circuit device with an extremely small operating voltage range for switching, and when applied to various electronic circuits, those characteristics can be improved. Have advantages.
【図1】本考案の一実施例を示すモノリシック集積回路
装置を適用した電源電圧監視回路の回路構成図である。FIG. 1 is a circuit configuration diagram of a power supply voltage monitoring circuit to which a monolithic integrated circuit device according to an embodiment of the present invention is applied.
【図2】従来のモノリシック集積回路装置を適用した電
源電圧監視回路の回路構成図でである。FIG. 2 is a circuit configuration diagram of a power supply voltage monitoring circuit to which a conventional monolithic integrated circuit device is applied.
1、11 電源端子(Vcc) 2、12 出力端子 3、13 共通端子(GND) 4 定電圧回路 6 電源電圧監視回路 5、7 モノリシック集積回路装置 Q1〜Q11、Q21、Q22 トランジスタ R1〜R8、R11〜R17 抵抗 D1、D2、D11〜D13 能動素子(ダイオード) P1〜P3、P11〜P14 ザッピング端子 G ゲート回路 I 定電流源 1, 11 Power supply terminal (Vcc) 2, 12 Output terminal 3, 13 Common terminal (GND) 4 Constant voltage circuit 6 Power supply voltage monitoring circuit 5, 7 Monolithic integrated circuit device Q1 to Q11, Q21, Q22 Transistor R1 to R8, R11 -R17 resistance D1, D2, D11-D13 active element (diode) P1-P3, P11-P14 zapping terminal G gate circuit I constant current source
Claims (1)
続された複数の抵抗の少なくとも一つに能動素子と抵抗
との直列接続回路を並列接続し、該能動素子と抵抗との
接続点をザッピング端子と成し、該ザッピング端子を介
して該能動素子を破壊ショートさせることにより、該複
数の抵抗の合成抵抗値を可変するようにしたことを特徴
とするモノリシック集積回路装置。1. In a monolithic integrated circuit, a series connection circuit of an active element and a resistor is connected in parallel to at least one of a plurality of resistors connected in series, and a connection point between the active element and the resistor forms a zapping terminal. Then, the monolithic integrated circuit device is characterized in that the combined resistance value of the plurality of resistors is made variable by destructively short-circuiting the active element via the zapping terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1993006473U JP2597029Y2 (en) | 1993-01-28 | 1993-01-28 | Monolithic integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1993006473U JP2597029Y2 (en) | 1993-01-28 | 1993-01-28 | Monolithic integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0660152U true JPH0660152U (en) | 1994-08-19 |
JP2597029Y2 JP2597029Y2 (en) | 1999-06-28 |
Family
ID=11639436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1993006473U Expired - Lifetime JP2597029Y2 (en) | 1993-01-28 | 1993-01-28 | Monolithic integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2597029Y2 (en) |
-
1993
- 1993-01-28 JP JP1993006473U patent/JP2597029Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2597029Y2 (en) | 1999-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06503452A (en) | circuit protection device | |
JPH03119812A (en) | Current detecting circuit | |
KR910009809B1 (en) | Buffer and sample-hold circuit | |
JPH0660152U (en) | Monolithic integrated circuit device | |
JPH0321927B2 (en) | ||
JPS59221A (en) | Bistable multivibrator circuit | |
JP3183187B2 (en) | Hysteresis comparator | |
US7057443B2 (en) | Temperature independent current source and active filter circuit using the same | |
JPH0413692Y2 (en) | ||
JP3676595B2 (en) | Current detection circuit | |
US5015967A (en) | Integratable amplifier circuit | |
JP3870906B2 (en) | Hysteresis circuit | |
JP2749159B2 (en) | Constant voltage circuit | |
JPH0227567Y2 (en) | ||
JPH0513064Y2 (en) | ||
JP3327938B2 (en) | Semiconductor integrated circuit | |
JPH06260925A (en) | Level shift circuit | |
JP2996551B2 (en) | Current mirror circuit device | |
JPH029729B2 (en) | ||
JPH0675017U (en) | Reference power supply circuit | |
JPH0537350A (en) | Ecl circuit | |
JPS6046572B2 (en) | Malfunction prevention circuit at power-on | |
JPS5922967B2 (en) | constant current circuit | |
JPH03172907A (en) | constant voltage circuit | |
JPH05290186A (en) | Power supply voltage monitoring device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |