JPH0654117A - Image sensor and driving method therefor - Google Patents
Image sensor and driving method thereforInfo
- Publication number
- JPH0654117A JPH0654117A JP4350252A JP35025292A JPH0654117A JP H0654117 A JPH0654117 A JP H0654117A JP 4350252 A JP4350252 A JP 4350252A JP 35025292 A JP35025292 A JP 35025292A JP H0654117 A JPH0654117 A JP H0654117A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- voltage
- image sensor
- photodiodes
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、イメ−ジスキャナやフ
ァクシミリ等に用いられ画像読み取りを行うイメ−ジセ
ンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor used for image scanners, facsimiles and the like for reading an image.
【0002】[0002]
【従来の技術】従来、この種のイメ−ジセンサの一つ
に、例えば特願平2−265362号公報に示されるよ
うに、多数のフォトダイオ−ドを直線状に配列すると共
に、各フォトダイオ−ドに直列に薄膜トランジスタ(以
下、「TFT」と言う。)を接続し、各フォトダイオ−
ドで発生した電荷をこのTFTを介してフォトダイオ−
ドの特定のブロック単位で配線間の静電容量に一次的に
蓄積することによって、電気信号として数百KHz乃至
数百MHzまでの速度でこの蓄積された電荷を時系列的
に順次読み出すようにしてなるTFT駆動型イメ−ジセ
ンサがあり、既に公知・周知となっている。かかるTF
T駆動型イメ−ジセンサにおいては、いわゆる残像がな
く明瞭な画像信号を得るためにはTFTによりフォトダ
イオ−ドで発生した電荷が読み出された後のフォトダイ
オ−ドに、残留電荷が存在しないことが望まれる。2. Description of the Related Art Conventionally, as shown in, for example, Japanese Patent Application No. 2-265362, one of the image sensors of this type has a large number of photodiodes arranged linearly and each photodiode is -A thin film transistor (hereinafter, referred to as "TFT") is connected in series to each photo diode, and each photo diode is connected.
Charge generated in the photo diode through this TFT.
By temporarily accumulating in the capacitance between the wirings in a specific block unit of the code, the accumulated charges are sequentially read out in time series as an electric signal at a speed of several hundred KHz to several hundred MHz. There is a TFT drive type image sensor formed of the above, and it is already publicly known. Such TF
In the T drive type image sensor, in order to obtain a clear image signal without so-called afterimage, there is no residual charge in the photodiode after the charge generated in the photodiode is read by the TFT. Is desired.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、現実に
はフォトダイオ−ドの寄生容量とTFTのドレイン・ゲ
−ト電極間のオ−バラップ容量があるために、これらの
容量部分に未転送の電荷が残留し、フォトダイオ−ドか
ら電荷の読み出しの後に新たな画像の読み取りにより発
生する電荷にこの未転送電荷が加算されることとなり、
いわゆる残像現象が発生し、正確な画像読み取りがなさ
れなくなるという問題があった。However, in reality, since there is a parasitic capacitance of the photodiode and an overlap capacitance between the drain and gate electrodes of the TFT, untransferred charges are stored in these capacitance portions. Remains, and the untransferred charges are added to the charges generated by reading a new image after reading the charges from the photodiode.
There is a problem that a so-called afterimage phenomenon occurs and accurate image reading cannot be performed.
【0004】本発明は上記実情に鑑みてなされたもの
で、未転送電荷による残像現象のない正確な画像信号を
得ることのできるイメ−ジセンサ及び未転送電荷を簡易
に除去できるイメ−ジセンサの駆動方法を提供すること
にある。The present invention has been made in view of the above circumstances, and an image sensor capable of obtaining an accurate image signal without an afterimage phenomenon due to untransferred charges and an image sensor capable of easily removing untransferred charges. To provide a method.
【0005】[0005]
【課題を解決するための手段】上記問題点を解決するた
め請求項1記載の発明に係るイメ−ジセンサは、複数の
フォトダイオ−ドを具備し、これら複数のフォトダイオ
−ドを逆バイアス状態にして当該フォトダイオ−ドに発
生した光電荷を画像読み取り信号として読み出すように
したイメ−ジセンサにおいて、前記フォトダイオ−ドの
カソ−ド電極に接続され前記フォトダイオ−ドから光電
荷が読み出される間は、前記フォトダイオ−ドのアノ−
ド電極側の電位より高い第1の電圧を、前記光電荷が読
み出された後は前記第1の電圧より小さい電圧を、その
後前記第1の電圧を、それぞれ前記カソ−ド電極に印加
する主バイアス手段と、前記主バイアス手段が第1の電
圧より小さな電圧を出力するのと同期して前記フォトダ
イオ−ドのアノ−ド電極にコンデンサを介して前記フォ
トダイオ−ドを順バイアス状態とする電位変化を与える
補助バイアス手段と、を具備してなるものである。In order to solve the above problems, an image sensor according to the present invention comprises a plurality of photodiodes, and these plurality of photodiodes are reverse-biased. In the image sensor in which the photocharge generated in the photodiode is read out as an image reading signal, the photocharge is read from the photodiode by being connected to the cathode electrode of the photodiode. In between, the photo diode ano
A first voltage higher than the potential on the side of the cathode electrode, a voltage smaller than the first voltage after the photocharges are read out, and then the first voltage are applied to the cathode electrode, respectively. The main bias means and the forward bias state of the photodiode are connected to the anode electrode of the photodiode via a capacitor in synchronization with the main bias means outputting a voltage smaller than the first voltage. And an auxiliary bias means for applying a potential change.
【0006】また、請求項2記載の発明に係るイメ−ジ
ンサの駆動方法は、複数のフォトダイオ−ドを具備し、
これらフォトダイオ−ドを逆バイアス状態にして当該フ
ォトダイオ−ドに発生する光電荷を画像読み取り信号と
して読み出すようにしたイメ−ジセンサにおいて、前記
フォトダイオ−ドに発生した光電荷を読み出した後に、
該フォトダイ−ドを一旦順バイアス状態にし、その後、
該フォトダイオ−ドを逆バイアス状態に戻すようにして
なるものである。According to a second aspect of the present invention, there is provided an imager driving method comprising a plurality of photodiodes.
In an image sensor in which these photodiodes are reverse-biased and the photocharges generated in the photodiodes are read out as image reading signals, after reading the photocharges generated in the photodiodes,
Once the photodiode is forward biased, then
The photodiode is returned to the reverse bias state.
【0007】請求項3記載の発明に係るイメ−ジセンサ
の駆動方法は、複数のフォトダイオ−ドを具備し、これ
らフォトダイオ−ドを逆バイアス状態にして当該フォト
ダイオ−ドに発生する光電荷を画像読み取り信号として
読み出すようにしたイメ−ジセンサにおいて、前記フォ
トダイオ−ドのアノ−ドをコンデンサを介して接地電位
とすると共に、前記フォトダイオ−ドのカソ−ドに前記
フォトダイオ−ドの順方向における電圧降下以上の正電
圧を印加することによって前記フォトダイオ−ドを逆バ
イアス状態にした状態から前記コンデンサの一端に正電
位パルスを印加すると同時に前記フォトダイオ−ドのカ
ソ−ドを前記正電位パルスが発生している間接地電位と
することによって前記フォトダイオ−ドを一定時間順バ
イアス状態としてなるものである。そして、フォトダイ
オ−ドのアノ−ドに接続されたコンデンサの容量は、こ
のコンデンサの一端に正極性パルスを印加した際に生ず
るフィ−ドスル−電圧が、前記フォトダイオ−ドのカソ
−ドを接地電位とした際に生ずるフィ−ドスル−電圧よ
り大となる値に設定されたものが好適である。また、コ
ンデンサを2つの平行平板電極を用いて構成し、この2
つの電極の対向面積により、コンデンサの一端に正極性
パルスを印加した際に生ずるフィ−ドスル−電圧が決定
されるようにしたものも好適である。または、コンデン
サの一端に正極性パルスを印加した際に生ずるフィ−ド
スル−電圧を、前記正極性パルスの大きさによって調整
するようにしても好適である。According to a third aspect of the present invention, there is provided a method for driving an image sensor, which comprises a plurality of photodiodes, and these photodiodes are reverse-biased to generate photocharges in the photodiodes. In the image sensor for reading out as an image reading signal, the anode of the photodiode is set to the ground potential via a capacitor, and the cathode of the photodiode is connected to the cathode of the photodiode. A positive potential pulse is applied to one end of the capacitor from a state in which the photodiode is reversely biased by applying a positive voltage higher than a voltage drop in the forward direction, and at the same time, the cathode of the photodiode is By setting the photodiode to the ground potential while the positive potential pulse is generated, the photodiode is kept in the forward bias state for a certain time. Is shall. The capacitance of the capacitor connected to the anode of the photodiode is such that the feedthrough voltage generated when a positive polarity pulse is applied to one end of this capacitor is the cathode of the photodiode. It is preferable that the voltage is set to a value higher than the feedthrough voltage generated when it is set to the ground potential. In addition, the capacitor is composed of two parallel plate electrodes,
It is also preferable that the opposing area of the two electrodes determines the feedthrough voltage generated when a positive polarity pulse is applied to one end of the capacitor. Alternatively, the feedthrough voltage generated when a positive polarity pulse is applied to one end of the capacitor is preferably adjusted by the magnitude of the positive polarity pulse.
【0008】[0008]
【作用】したがって、請求項1記載の発明に係るイメ−
ジセンサにおいては、フォトダイオ−ドからの光電荷の
読み出しの後に、フォトダイオ−ドは主バイアス手段と
補助バイアス手段とによって確実に一旦順バイアス状態
とされ、そのためフォトダイオ−ドからの光電荷の読み
出しの後に残った残留電荷がフォトダイオ−ドに流れる
順方向電流により一掃されることとなり、いわゆる残像
現象が生じることがなく正確な画像信号を得ることので
きるイメ−ジセンサを提供することができることとな
る。また、請求項2記載の発明に係るイメ−ジセンサの
駆動方法においては、フォトダイオ−ドに発生した光電
荷を読み出した後に、フォトダイオ−ドを一旦順バイア
ス状態とするので、光電荷の読み出し後にもフォトダイ
オ−ドの寄生容量に残留した電荷が順バイアスによって
一掃されることとなり、そのため、いわゆる残像現象が
生じることがなく正確な画像信号を得ることのできるも
のである。さらに、請求項3記載の発明に係るイメ−ジ
センサの駆動方法において、特に請求項4記載の如くコ
ンデンサの一端に正極性パルスを印加した際に生ずるフ
ィ−ドスル−電圧が、前記フォトダイオ−ドのカソ−ド
を接地電位とした際に生ずるフィ−ドスル−電圧より大
となるようにすることによって、フォトダイオ−ドが光
電荷蓄積を始める際のアノ−ド側の電位が従来に比して
降下するので、従来に比し出力信号のオフセット電圧が
小さくなり、イメ−ジセンサが接続される回路における
ダイナミックレンジを大きくとることができることとな
る。Therefore, the image according to the invention of claim 1
In the di-sensor, after reading out the photocharges from the photodiodes, the photodiodes are positively biased once by the main bias means and the auxiliary bias means. It is possible to provide an image sensor capable of obtaining an accurate image signal without causing a so-called afterimage phenomenon, because the residual electric charge remaining after reading is swept by the forward current flowing in the photodiode. Becomes In the image sensor driving method according to the second aspect of the present invention, since the photo diode generated in the photo diode is read and then the photo diode is once put in the forward bias state, the photo charge is read. Even after that, the electric charge remaining in the parasitic capacitance of the photodiode is swept away by the forward bias, so that a so-called afterimage phenomenon does not occur and an accurate image signal can be obtained. Further, in the image sensor driving method according to the third aspect of the present invention, in particular, the feedthrough voltage generated when a positive polarity pulse is applied to one end of the capacitor as described in the fourth aspect is the photodiode. The potential on the anode side when the photodiode starts accumulating the photocharge is set to be higher than the feedthrough voltage generated when the cathode of the photodiode is set to the ground potential. As a result, the offset voltage of the output signal becomes smaller than in the conventional case, and the dynamic range in the circuit to which the image sensor is connected can be increased.
【0009】[0009]
【実施例】以下、本発明に係るイメ−ジセンサ及びイメ
−ジセンサの駆動方法の一実施例について図1乃至図3
を参照しつつ説明する。ここで、図1は本発明に係るイ
メ−ジセンサ全体の電気的等価回路、図2は本発明に係
るイメ−ジセンサの一画素分の電気的等価回路、図3は
本発明に係るイメ−ジセンサの主要部における信号波形
を示す波形図である。先ず、このイメ−ジセンサは、図
1にその等価回路が示されているように、図示されない
原稿の横幅と略同じ長さで直線状に配されたフォトダイ
オ−ドアレイ1と、フォトダイオ−ド2毎に設けられた
複数の付加容量Cadと、フォトダイオ−ド2毎に接続さ
れた複数の薄膜トランジスタTTi,j (i=1〜N,j=1
〜n)と、駆動用IC3と、ゲ−トパルス発生回路4
と、可変電圧回路5と、を主な構成要素としてなるもの
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of an image sensor and an image sensor driving method according to the present invention will be described below with reference to FIGS.
Will be described with reference to. Here, FIG. 1 is an electrical equivalent circuit of the entire image sensor according to the present invention, FIG. 2 is an electrical equivalent circuit of one pixel of the image sensor according to the present invention, and FIG. 3 is an image sensor according to the present invention. FIG. 3 is a waveform diagram showing a signal waveform in the main part of FIG. First, as shown in the equivalent circuit of FIG. 1, the image sensor includes a photodiode array 1 linearly arranged with a length substantially the same as the lateral width of a document (not shown), and a photodiode. A plurality of additional capacitors Cad provided for each of the two and a plurality of thin film transistors TTi, j (i = 1 to N, j = 1) connected for each photodiode 2.
To n), the driving IC 3, and the gate pulse generating circuit 4
And the variable voltage circuit 5 as main constituent elements.
【0010】フォトダイオ−ドアレイ1は、N個のブロ
ックのフォトダイオ−ド群6からなり、さらに、このフ
ォトダイオ−ド群6は、n個のフォトダイオ−ド2から
構成されている。各フォトダイオ−ド2は、カソ−ド電
極が主バイアス手段としての可変電圧回路5に接続され
る一方、アノ−ド電極は、薄膜トランジスタTTi,j(i
=1〜N,j=1〜n)のドレイン電極にそれぞれ接続さ
れている。そして、この薄膜トランジスタTTi,j は、
電荷転送部7を構成しており、各薄膜トランジスタTT
i,j のソ−ス電極は、マトリックス状に接続された多層
配線の配線群8に接続されている。さらに、この配線群
8は、共通信号線9を介して駆動用IC3に接続されて
いる。ここで、共通信号線9はフォトダイオ−ド群6を
構成するフォトダイオ−ド2の数nと同数本設けられて
おり、各共通信号線9には、各フォトダイオ−ド群6か
ら一つの薄膜トランジスタTTi,j のソ−ス電極が配線
群8を介して接続されるようになっている。したがっ
て、一つの共通信号線9にはN個の薄膜トランジスタT
Ti,j のソ−ス電極が配線群8を介して接続されること
となる。The photo diode array 1 is composed of N blocks of photo diode groups 6, and the photo diode group 6 is composed of n photo diodes 2. In each photodiode 2, the cathode electrode is connected to the variable voltage circuit 5 as the main bias means, while the anode electrode is connected to the thin film transistor TTi, j (i
= 1 to N, j = 1 to n), respectively. The thin film transistor TTi, j is
The charge transfer unit 7 is configured, and each thin film transistor TT
The i, j source electrodes are connected to a wiring group 8 of multi-layer wirings connected in a matrix. Further, the wiring group 8 is connected to the driving IC 3 via the common signal line 9. Here, the common signal lines 9 are provided in the same number as the number n of the photodiodes 2 constituting the photodiode group 6, and each common signal line 9 is connected to one of the photodiode groups 6 by one. The source electrodes of the two thin film transistors TTi, j are connected via the wiring group 8. Therefore, one common signal line 9 has N thin film transistors T.
The source electrode of Ti, j is connected through the wiring group 8.
【0011】また、各薄膜トランジスタTTi,j のゲ−
ト電極は、フォトダイオ−ド群6毎にまとめて補助バイ
アス手段としてのゲ−トパルス発生回路4に接続されて
いる。一方、フォトダイオ−ド2のカソ−ド電極はブロ
ック毎に可変電圧回路5に接続されており、ブロック単
位で後述するような電圧が印加されるようになってい
る。Further, the gate of each thin film transistor TTi, j
The gate electrodes are collectively connected to the gate pulse generating circuit 4 as an auxiliary bias means for each photodiode group 6. On the other hand, the cathode electrode of the photodiode 2 is connected to the variable voltage circuit 5 for each block, and a voltage as described later is applied in block units.
【0012】かかる構成におけるイメ−ジセンサの全体
的な動作を概略的に説明すれば、先ず、ゲ−トパルス発
生回路4からブロックの数(フォトダイオ−ド群6の数
と同意義)と同数のゲ−ト線GTi(i=1〜N)を経
由してゲ−トパルスΦGTがブロック毎に順に送出され
る。このゲ−トパルスΦGTの送出により、例えば、最
初のゲ−トパルスΦGT1が入力される第1のブロック
においては、薄膜トランジスタTT1,1 が導通状態とな
り、第1のブロックの各フォトダイオ−ド2で発生した
電荷が配線容量CL1に転送、蓄積される。他のブロック
においても上述したと同様に各フォトダイオ−ド2から
配線容量CLiへの電荷の転送、蓄積が行われる。The overall operation of the image sensor having such a structure will be briefly described. First, the gate pulse generating circuit 4 has the same number of blocks (same meaning as the number of photodiode groups 6). A gate pulse .phi.GT is sequentially transmitted for each block via the gate line GTi (i = 1 to N). By sending out the gate pulse .PHI.GT, for example, in the first block to which the first gate pulse .PHI.GT1 is input, the thin film transistors TT1,1 become conductive and are generated in the respective photodiodes 2 of the first block. The generated charges are transferred and accumulated in the wiring capacitance CL1. In the other blocks, charges are transferred and accumulated from each photodiode 2 to the wiring capacitance CLi in the same manner as described above.
【0013】そして、各配線容量CLiに蓄積された電荷
により各共通信号線15の電位が変化し、駆動用IC3
内にフォトダイオ−ド群6の数と同数設けられたアナロ
グスイッチが順次オン状態とされることにより、出力端
子10に先の共通信号線9の電位が時系列的に出力され
ることとなる。その後、フォトダイオ−ド2のカソ−ド
電極への印加電圧ΦVBが可変電圧回路5により、ま
た、付加容量Cadの一方の電極側(フォトダイオ−ド2
のアノ−ド電極に接続された電極と反対側の電極)への
印加電圧ΦVRがゲ−トパルス発生回路4により、それ
ぞれ所定のレベルだけ変化(詳細は後述)することによ
りフォトダイオ−ド2が実効的に順バイアス状態とさ
れ、各フォトダイオ−ド2に寄生容量Cp と付加容量C
adと薄膜トランジスタTTi,j のドレイン・ゲ−ト間の
オ−バラップ容量Cgdに残された未転送電荷がリセット
されることとなる。上述の動作が各ブロック毎に行われ
ることによって原稿の主走査方向における1ラインの画
素信号が得られ、ついで、ロ−ラ等の公知・周知の原稿
送り手段により原稿(図示せず)を移動させて、再び上
述した動作を繰り返されることにより原稿の全体画像が
得られることとなる。Then, the potential of each common signal line 15 is changed by the charges accumulated in each wiring capacitance CLi, and the driving IC 3
The same number of analog switches as the number of the photodiode groups 6 are sequentially turned on, so that the potential of the common signal line 9 is output to the output terminal 10 in time series. . Thereafter, the voltage ΦVB applied to the cathode electrode of the photo diode 2 is changed by the variable voltage circuit 5 and also on one electrode side of the additional capacitance Cad (photo diode 2).
The gate voltage generating circuit 4 changes the applied voltage .PHI.VR to the anode electrode (the electrode on the opposite side of the electrode connected to the anode electrode) by predetermined levels (details will be described later). Effectively in the forward bias state, each photodiode 2 has a parasitic capacitance Cp and an additional capacitance Cp.
The untransferred charges remaining in the overlap capacitance Cgd between ad and the drain-gate of the thin film transistor TTi, j are reset. By performing the above operation for each block, a pixel signal of one line in the main scanning direction of the document is obtained, and then the document (not shown) is moved by a known / known document feeding means such as a roller. Then, by repeating the above-mentioned operation again, the entire image of the document is obtained.
【0014】次に、上記構成におけるイメ−ジセンサの
一画素分の等価回路について図2を参照しつつ説明す
る。このイメ−ジセンサの一画素分の等価回路に示され
たように、フォトダイオ−ド2は寄生容量を有してお
り、同図においてCp の記号をもって表されている。ま
た、薄膜トランジスタTTi,j のゲ−ト電極とドレイン
電極との間には、オ−バラップ容量が形成されCgdの記
号をもって、また、薄膜トランジスタTTi,j のゲ−ト
電極とソ−ス電極との間に形成される容量はCgsの記号
をもって、それぞれ表されている。そして、前述した配
線群8や共通信号線9とア−スとの間には配線容量が形
成され、同図においてはCL の記号をもって表されてい
る。Next, an equivalent circuit for one pixel of the image sensor having the above structure will be described with reference to FIG. As shown in the equivalent circuit of one pixel of the image sensor, the photodiode 2 has a parasitic capacitance, which is represented by the symbol Cp in the figure. In addition, an overlap capacitance is formed between the gate electrode and the drain electrode of the thin film transistor TTi, j with the symbol Cgd, and the gate electrode and the source electrode of the thin film transistor TTi, j are connected. The capacitance formed between them is represented by the symbol Cgs. A wiring capacitance is formed between the wiring group 8 or the common signal line 9 and the ground, which is represented by the symbol CL in the figure.
【0015】またさらに、付加容量Cadがフォトダイオ
−ド2のアノ−ド電極とゲ−トパルス発生回路4との間
に接続されている。この付加容量Cadは、上述したオ−
バラップ容量Cgd等のように電気的に形成されるのとは
異なり、よく知られているように二つの電極とこの電極
の間に設けられる誘電材とで形成されるものである。一
方、薄膜トランジスタTTi,j のソ−ス電極は、駆動用
IC3内において増幅器11に接続されると共に、配線
容量CL のリセット用のMOSトランジスタ12のドレ
イン電極に接続されている。そして、このMOSトラン
ジスタ12のソ−ス電極は接地される一方、ゲ−ト電極
は駆動用IC3内に設けられた図示しない駆動パルス発
生部に接続されて、リセット時にパルス信号が入力され
るようになっている。Further, an additional capacitance Cad is connected between the anode electrode of the photodiode 2 and the gate pulse generating circuit 4. This additional capacitance Cad is equal to
As well known, it is formed of two electrodes and a dielectric material provided between the electrodes, unlike the case of electrically forming the burlap capacitance Cgd or the like. On the other hand, the source electrode of the thin film transistor TTi, j is connected to the amplifier 11 in the driving IC 3 and also to the drain electrode of the MOS transistor 12 for resetting the wiring capacitance CL. The source electrode of the MOS transistor 12 is grounded, while the gate electrode is connected to a drive pulse generator (not shown) provided in the drive IC 3 so that a pulse signal is input at the time of reset. It has become.
【0016】しかして、上記構成における動作を以下に
説明する。先ず、フォトダイオ−ド2に発生した電荷の
読み出し動作について説明すれば、フォトダイオ−ド2
が図示しない原稿からの反射光を受けることによって発
生する光電荷は、最初、一定時間前述した寄生容量Cp
、付加容量Cad及びオ−バラップ容量Cgdにそれぞれ
蓄積される。この光電荷蓄積時における薄膜トランジス
タTTi,j のドレイン電極及びソ−ス電極の電位変化を
見ると図3(d)及び(e)に示されるように、いわゆ
る明状態にあっては、ゲ−トパルスΦGTが入力される
以前においてドレイン電極電圧は比較的大きく上昇して
ゆく(図3(d)参照)のに対して、いわゆる暗状態に
おいては除々に上昇する(図3(d)参照)。The operation of the above configuration will be described below. First, the operation of reading out the charges generated in the photodiode 2 will be described.
Is generated by receiving reflected light from an original (not shown).
, The additional capacitance Cad and the overlap capacitance Cgd, respectively. Looking at changes in the potentials of the drain electrode and the source electrode of the thin film transistor TTi, j during the accumulation of photocharge, as shown in FIGS. 3D and 3E, in the so-called bright state, the gate pulse is obtained. The drain electrode voltage rises relatively large before ΦGT is input (see FIG. 3D), but gradually rises in a so-called dark state (see FIG. 3D).
【0017】そして、一定時間経過後、薄膜トランジス
タTTi,j にゲ−トパルスΦGTが入力され薄膜トラン
ジスタTTi,j が導通することにより、先の寄生容量C
p 等に蓄積された電荷はこの薄膜トランジスタTTi,j
を介して配線容量CL に転送、蓄積される。この配線容
量CL により薄膜トランジスタTTi,j のドレイン電極
に比してソ−ス電極の電位が立ち上がり、同トランジス
タTTi,j は非導通状態となる一方、配線容量CL に蓄
積された電荷による薄膜トランジスタTTi,jのソ−ス
電極側の電圧の上昇が増幅器11により増幅されて駆動
用IC3からその出力端子10に、フォトダイオ−ド2
に発生した光電荷が画像読み取り信号として出力される
こととなる。After a lapse of a certain time, the gate pulse .PHI.GT is input to the thin film transistor TTi, j and the thin film transistor TTi, j becomes conductive, whereby the parasitic capacitance C
The electric charge accumulated in p etc. is the thin film transistor TTi, j
Is transferred to and accumulated in the wiring capacitance CL via. Due to this wiring capacitance CL, the potential of the source electrode rises in comparison with the drain electrode of the thin film transistor TTi, j, and the transistor TTi, j becomes non-conductive, while the thin film transistor TTi, j due to the charge accumulated in the wiring capacitance CL. The increase in the voltage on the source electrode side of j is amplified by the amplifier 11 and is output from the driving IC 3 to the output terminal 10 of the photodiode 2
The photocharges generated in the above are output as an image reading signal.
【0018】画像読み取り信号の出力後は、MOSトラ
ンジスタ12のゲ−ト電極に図示しない回路部分からの
ゲ−ト信号が入力されることにより導通状態となって、
先の配線容量CL がリセットされる。そして、この配線
容量CL のリセット後の増幅器11の入力側の電位は、
本イメ−ジセンサから画像読み取り信号出力がない場合
の基準電位(図3(e)においてΔVs と記載された電
圧)とされるようになっている。尚、ゲ−トパルスΦG
Tが入力されてからMOSトランジスタ12が導通状態
となって配線容量CL がリセットされるまでにおける薄
膜トランジスタTTi,j のソ−ス電極側の電位の変化を
見ると図3(e)に示されたようになる。すなわち、ソ
−ス電極側の電位は、ゲ−トパルスΦGTの入力と同時
に、いわゆるフィ−ドスル−による電位変化分だけ急俊
に上昇する。そして、ゲ−トパルスΦGTの立ち下がる
と、今度はフィ−ドスル−による電圧変化分だけ急俊に
下降し、一旦ある電位に落ち着く。この電位は、配線容
量CL に電荷が転送、蓄積されたことにより生ずる電位
である。この後、先に述べたようにMOSトランジスタ
12が導通状態となって配線容量CL がリセットされる
ことによって、ソ−ス電極側の電位は接地電位となり、
さらにMOSトランジスタ12が非導通となることによ
ってフィ−ドスル−による電圧変分ΔVs だけ電位上昇
することとなり、この電位が駆動用IC3の無出力状態
における基準電圧とされる。After the image reading signal is output, the gate electrode of the MOS transistor 12 is supplied with a gate signal from a circuit portion (not shown) to be in a conductive state.
The previous wiring capacitance CL is reset. The potential of the input side of the amplifier 11 after the resetting of the wiring capacitance CL is
The reference potential (the voltage described as ΔVs in FIG. 3 (e)) when there is no image reading signal output from the image sensor is set. Gate pulse ΦG
The change in the potential on the source electrode side of the thin film transistor TTi, j from when T is input until the MOS transistor 12 becomes conductive and the wiring capacitance CL is reset is shown in FIG. 3 (e). Like That is, the potential on the source electrode side rapidly increases at the same time as the gate pulse .PHI.GT is input, by the amount of potential change due to the so-called feedthrough. Then, when the gate pulse ΦGT falls, this time it rapidly drops by the amount of the voltage change due to the feedthrough, and once settles to a certain potential. This potential is a potential generated by the charge being transferred and accumulated in the wiring capacitance CL. Thereafter, as described above, the MOS transistor 12 becomes conductive and the wiring capacitance CL is reset, so that the potential on the source electrode side becomes the ground potential,
Further, when the MOS transistor 12 becomes non-conductive, the potential increases by the voltage variation ΔVs due to the feedthrough, and this potential becomes the reference voltage in the non-output state of the driving IC 3.
【0019】そして、配線容量CL のリセット後、フォ
トダイオ−ド2のカソ−ド電極への印加電圧ΦVBは図
3(a)に示されるように、可変電圧回路5が動作して
所定のリセット電位にされる。本実施例においては、こ
のリセット電位は接地電位に設定されている。また、こ
のフォトダイオ−ド2のカソ−ド電極側の電位の変化と
同時に付加容量Cadの一方の電極側(フォトダイオ−ド
2のアノ−ド電極に接続された電極と反対側の電極)の
への印加電圧は、ゲ−トパルス発生回路4の動作により
図3(b)に示されるように負の電圧から所定電圧だけ
上昇する。ここで、このゲ−トパルス発生回路4の出力
電圧ΦVRは、先のカソ−ド印加電圧ΦVBの変化に同
期しており且つ上昇電圧の大きさはフォトダイオ−ド2
を逆バイアス状態とするに十分な電位変化となるように
ゲ−トパルス発生回路4において、電圧設定がなされて
いる。本実施例においては、−5Vから0Vへ変化する
ように設定されている。After the wiring capacitance CL is reset, the voltage ΦVB applied to the cathode electrode of the photodiode 2 is reset to a predetermined value by operating the variable voltage circuit 5 as shown in FIG. 3 (a). It is brought to a potential. In this embodiment, this reset potential is set to the ground potential. Further, at the same time as the potential on the cathode electrode side of the photodiode 2 changes, one electrode side of the additional capacitance Cad (the electrode opposite to the electrode connected to the anode electrode of the photodiode 2). As shown in FIG. 3B, the voltage applied to the gate voltage rises from the negative voltage by a predetermined voltage due to the operation of the gate pulse generating circuit 4. The output voltage .PHI.VR of the gate pulse generating circuit 4 is synchronized with the change in the cathode applied voltage .PHI.VB and the magnitude of the rising voltage is the same as that of the photodiode 2.
The voltage is set in the gate pulse generation circuit 4 so that the potential change is sufficient to bring the signal into the reverse bias state. In this embodiment, it is set to change from -5V to 0V.
【0020】このようにフォトダイオ−ド2のカソ−ド
印加電圧ΦVBが立ち下がると同時にアノ−ド印加電圧
ΦVRが立ち上がることによってフォトダイオ−ド2
は、順バイアス状態となって、先に述べた各容量Cp 、
Cad、Cgdに残留している未転送電荷が一掃される。そ
して、ΦVBが立ち上がり、また、ΦVRが立ち下がっ
て、それぞれ元の電位に戻ると、図3(d)に示される
ようにフォトダイオ−ド2のアノ−ド電極の電位はいわ
ゆるフィ−ドスル−電圧分急俊に降下し、これによりフ
ォトダイオ−ド2は再び逆バイアス状態となって光電荷
の蓄積状態となる。尚、図3におていは、明状態の後に
続いて暗状態における主要部の電位変化が示されてい
る。In this way, the cathode applied voltage ΦVB of the photodiode 2 rises and the anode applied voltage ΦVR rises at the same time, so that the photodiode 2
Becomes a forward bias state, and each capacitance Cp,
The untransferred charges remaining in Cad and Cgd are swept away. When .PHI.VB rises and .PHI.VR falls and returns to their original potentials, the potential of the anode electrode of the photodiode 2 is a so-called feedthrough, as shown in FIG. 3 (d). The voltage suddenly drops, and the photodiode 2 is again in the reverse bias state and the photocharge is stored. Note that FIG. 3 shows the potential change of the main part in the dark state after the bright state.
【0021】次に、本発明において上述したように、フ
ォトダイオ−ド2の両端の電位を変化させて逆バイアス
状態とする意義を明らかにするために、フォトダイオ−
ド2のカソ−ド電極側の電位のみを変化させた場合のフ
ォトダイオ−ド2の動作について説明する。先ず、ゲ−
トパルスΦGTが立ち下がるとフォトダイオ−ド2のア
ノ−ド電極側の電位は、図3(f)に示されるようにい
わゆるフィ−ドスル−分だけ急俊に下降する。このフィ
−ドスル−によるフォトダイオ−ド2のアノ−ド電極の
電位変化量ΔVFT(T)は、(Cgd×ΔVG )/(Cp +
Cad+Cgd)と表される。ここで、ΔVG は、図3
(b)にも示されているようにゲ−トパルスΦGTの変
化量である。Next, as described above in the present invention, in order to clarify the significance of changing the potentials at both ends of the photodiode 2 to the reverse bias state, the photodiode is used.
The operation of the photodiode 2 when only the potential of the cathode 2 on the cathode electrode side is changed will be described. First,
When the pulse .PHI.GT falls, the potential on the anode electrode side of the photodiode 2 rapidly drops by the so-called feedthrough, as shown in FIG. 3 (f). The potential change amount .DELTA.VFT (T) of the anode electrode of the photodiode 2 due to this feedthrough is (Cgd.times..DELTA.VG) / (Cp +
It is expressed as Cad + Cgd). Here, ΔVG is shown in FIG.
As shown in (b), it is the amount of change in the gate pulse ΦGT.
【0022】そして、ゲ−トパルスΦGTの印加終了後
所定時間経過後、カソ−ド電極側の電圧ΦVRのみが図
3(b)のように所定の正電圧から基準電圧に立ち下げ
られると、フォトダイオ−ド2のアノ−ド電極側の電位
は図3(f)に示されるように、このカソ−ド電極側の
電位の変化がフィ−ドスル−によりアノ−ド電極側の電
圧変化ΔVFT(p)をもたらし、アノ−ド電極側の電位は
このΔVFT(p)分だけさらに下降することとなる(図3
(f)参照)。ここで、フィ−ドスル−による電圧変化
量ΔVFT(p)は、(Cp ×ΔVB )/(Cp +Cad+C
gd)と表される。したがって、フォトダイオ−ド2のア
ノ−ド電極側の電位は、フィ−ドスル−によるゲ−トパ
ルスΦGT及びカソ−ド電圧ΦVBの変化の影響を受け
る結果、フォトダイオ−ド2のカソ−ド電圧が本来フォ
トダイオ−ドを逆バイアスにし得る程度の変化であって
も、依然として負電位のままであるために、フォトダイ
オ−ド2は、常に逆バイアス状態のままとなってしま
い、残留電荷による残像という不都合が生じることとな
る。Then, after a lapse of a predetermined time after the application of the gate pulse ΦGT, only the voltage ΦVR on the cathode electrode side is lowered from the predetermined positive voltage to the reference voltage as shown in FIG. As shown in FIG. 3 (f), the potential on the anode electrode side of the diode 2 is shown in FIG. 3 (f). p), and the potential on the anode electrode side further decreases by this ΔVFT (p) (Fig. 3
(See (f)). Here, the voltage change amount ΔVFT (p) due to the feedthrough is (Cp × ΔVB) / (Cp + Cad + C
gd). Therefore, the potential on the anode electrode side of the photodiode 2 is affected by the changes in the gate pulse ΦGT and the cathode voltage ΦVB due to the feedthrough, and as a result, the cathode voltage of the photodiode 2 is increased. Is still at a negative potential even if the change is such that the photodiode can be reverse-biased, the photodiode 2 always remains in the reverse-biased state, and the residual charge is generated. The problem of afterimage occurs.
【0023】そこで、本発明においては、既に述べたよ
うに付加容量Cadの一方の電極側(フォトダイオ−ド2
のアノ−ド電極に接続された電極と反対側の電極)への
印加電圧ΦVRをフォトダイオ−ド2のカソ−ド電圧Φ
VBの変化に同期して所定レベルだけ立ち上げることに
よりフォトダイオ−ド2を実効的に順バイアス状態にし
ている。そして、ΦVRの変化においてもフィ−ドスル
−が生じてフォトダイオ−ド2のアノ−ド電極側の電位
が変化するが、その変化量ΔVFT(ad) は、ΦVRの変
化量をΔVR とすると、(Cad×ΔVR )/(Cp +C
ad+Cgd)と表される。したがって、フォトダイオ−ド
2を実効的に順バイアス状態とするには、ここで述べた
フィ−ドスル−による変化量ΔVFT(ad) から先のΦV
Bの変化に起因するフィ−ドスル−の変化量ΔVFT(p)
を減算した変化量がフォトダイオ−ド2の順方向の閾値
よりも大となるようにΦVRの大きさを調節、設定すれ
ばよいこととなる。Therefore, in the present invention, as described above, one electrode side (photodiode 2) of the additional capacitance Cad is used.
Applied voltage ΦVR to the anode electrode connected to the anode electrode of the photo diode 2).
The photodiode 2 is effectively put into the forward bias state by raising the voltage by a predetermined level in synchronization with the change of VB. Then, even when ΦVR changes, a field surge occurs and the potential on the anode electrode side of the photodiode 2 changes. The amount of change ΔVFT (ad) is ΦVR, where ΔVR is (Cad x ΔVR) / (Cp + C
It is expressed as ad + Cgd). Therefore, in order to effectively put the photodiode 2 in the forward bias state, the change amount ΔVFT (ad) due to the feedthrough described here is calculated from the above ΦV.
Change in feedthrough due to change in B ΔVFT (p)
It is sufficient to adjust and set the magnitude of ΦVR so that the variation amount obtained by subtracting is larger than the threshold value of the photodiode 2 in the forward direction.
【0024】本実施例においては、フォトダイオ−ド2
を実効的に順バイアス状態とするために、カソ−ド電極
への印加電圧ΦVBを一時的に+5vから0vとすると
同時にフォトダイオ−ド2のアノ−ド電極に一端が接続
された付加容量Cadの他端において印加電圧ΦVRを−
5vから0vへ変化させて、フォトダイオ−ド2を一時
的に逆バイアス状態にしたが、ΦVB及びΦVRの電圧
値は実施例の値に限定されるものでないことは勿論であ
る。すなわち、ΦVB及びΦVRの極性が問題なのでは
なく、フォトダイオ−ド2のカソ−ド電極側の電位とア
ノ−ド電極側の電位との差が、フォトダイ−ド2を順バ
イアス及び逆バイアス状態とするに充分な相対関係にあ
ればよいものである。In this embodiment, the photodiode 2 is used.
In order to effectively put the capacitor in the forward bias state, the voltage ΦVB applied to the cathode electrode is temporarily changed from + 5v to 0v, and at the same time, the additional capacitance Cad whose one end is connected to the anode electrode of the photodiode 2 is added. Applied voltage ΦVR at the other end of −
Although the photodiode 2 was temporarily set in the reverse bias state by changing from 5v to 0v, it goes without saying that the voltage values of ΦVB and ΦVR are not limited to the values of the embodiment. That is, the polarities of ΦVB and ΦVR do not matter, but the difference between the potential on the cathode electrode side and the potential on the anode electrode side of the photodiode 2 causes the photodiode 2 to be forward-biased and reverse-biased. It suffices if there is a sufficient relative relationship to establish the state.
【0025】上述したように本実施例においては、フォ
トダイオ−ド2から光電荷が読み出された後に、このフ
ォトダイオ−ド2を実効的に順バイアス状態とするべく
アノ−ド電極への印加電圧ΦVBを一時的に接地電位に
すると同時に、フォトダイオ−ド2のアノ−ド電極に接
続された付加容量Cadの一方の電極(フォトダイオ−ド
2に接続されている側の電極と反対側の電極)を電位を
接地電位とすることによって、フィ−ドスル−によるア
ノ−ド電極における電位変化を考慮しつつフォトダイオ
−ド2が実質的に順バイアス状態となるようにしたの
で、フォトダイオ−ド2が確実に順バイアス状態となっ
て、寄生容量Cp 、付加容量Cad、オ−バ−ラップ容量
Cgdに蓄積された残留電荷を一掃することができ、この
ため、残像現象を生ずることのない正確な画像信号を得
ることができることとなる。As described above, in this embodiment, after the photocharges are read out from the photodiode 2, the photodiode 2 is effectively forward-biased to the anode electrode. The applied voltage ΦVB is temporarily set to the ground potential, and at the same time, one electrode of the additional capacitance Cad connected to the anode electrode of the photodiode 2 (opposite to the electrode on the side connected to the photodiode 2). Since the potential of the anode 2) is set to the ground potential, the photodiode 2 is substantially forward-biased while considering the potential change in the anode electrode due to the feedthrough. The diode 2 is surely put in a forward bias state, and the residual charges accumulated in the parasitic capacitance Cp, the additional capacitance Cad, and the overlap capacitance Cgd can be swept away, which causes an afterimage phenomenon. Therefore, it is possible to obtain an accurate image signal without any trouble.
【0026】また、本実施例においては、フォトダイオ
−ドのいわゆるバイアス電圧を変化できるようにしたの
で、フォトダイオ−ド自体及びその周辺の半導体素子部
分は従来と同様の構成であるので製造プロセスは何等変
わることがなく、その点いわゆる残像現象が生ずること
のないイメ−ジセンサを簡易に得ることができることと
なる。Further, in the present embodiment, the so-called bias voltage of the photodiode can be changed, so that the photodiode itself and the semiconductor element portion in the periphery thereof have the same structure as the conventional one, and therefore the manufacturing process. Does not change at all, and in that respect it is possible to easily obtain an image sensor in which a so-called afterimage phenomenon does not occur.
【0027】ところで、上述の実施例において、駆動用
IC3から外部へ出力される画像信号は、理想的には暗
状態における暗電流等に起因するオフセット電圧がない
状態において、明状態で配線容量CL のリセット(図4
(g)参照)の直前に駆動用IC3に読み込まれた電圧
信号Vpが画像信号となるものである。しかし、実際に
は、暗電流等によるオフセット電圧によりこのような理
想的出力とはならずに次述するような出力となる。すな
わち、画像信号は、明状態(原稿読み込みの状態)にお
ける読取電圧Vaと暗状態における読取電圧Vbとの差
電圧Vで表されるものとなる。ここで、明状態における
読取電圧Vaは、配線容量CL のリセット(図4(g)
参照)直前に駆動用IC3に読み込まれた電圧Vpと、
リセット後の駆動用IC3の入力側に生ずる電圧ΔVs
との差であり、また、暗状態における電圧Vbは配線容
量CL のリセット(図4(g)参照)直前に読み込まれ
た電圧VL とリセット後の駆動回路IC3の入力側にお
ける電圧ΔVsとの差である。By the way, in the above embodiment, the image signal output from the driving IC 3 to the outside ideally has the wiring capacitance CL in the bright state in the absence of the offset voltage due to the dark current in the dark state. Reset (Fig. 4
The voltage signal Vp read into the driving IC 3 immediately before (see (g)) becomes an image signal. However, in reality, due to the offset voltage due to the dark current or the like, such an ideal output is not obtained but an output as described below is obtained. That is, the image signal is represented by the difference voltage V between the read voltage Va in the bright state (state of reading the original) and the read voltage Vb in the dark state. Here, the read voltage Va in the bright state is the reset voltage of the wiring capacitance CL (FIG. 4 (g)).
The voltage Vp read into the driving IC 3 immediately before,
Voltage ΔVs generated on the input side of the driving IC 3 after reset
Further, the voltage Vb in the dark state is the difference between the voltage VL read immediately before the resetting of the wiring capacitance CL (see FIG. 4 (g)) and the voltage ΔVs at the input side of the drive circuit IC3 after the resetting. Is.
【0028】このように、実際には暗状態においても電
圧Vb、すなわちオフセット電圧が生ずるために、上述
の実施例におけるイメ−ジセンサの出力信号を増幅して
各種の画像処理を施す画像処理回路(図示せず)におい
ては、そのダイナミックレンジが先のオフセット電圧V
bの分だけ小さくなり、それに伴い、いわゆるノイズマ
−ジンも小さくなるので、画像品位を低下させることと
なるという不都合が生ずる。As described above, since the voltage Vb, that is, the offset voltage is actually generated even in the dark state, the image processing circuit (amplifies the output signal of the image sensor in the above-described embodiment to perform various image processes ( (Not shown), the dynamic range is the offset voltage V
Since it becomes smaller by the amount of b, the so-called noise margin becomes smaller accordingly, which causes a disadvantage that the image quality is deteriorated.
【0029】上述したオフセット電圧Vbを抑圧する技
術としての第2の実施例を図4を参照しつつ以下に説明
する。尚、図4において(a)乃至(c)は、図3と同
一であり、それぞれゲ−トパルスΦGT、カソ−ド電圧
ΦVB、付加容量Cadへの印加電圧ΦVRを示し、
(d)は第2の実施例におけるフォトダイオ−ドのアノ
−ド電位を、(e)は第2の実施例における薄膜トラン
ジスタのソ−ス電位を、(f)及び(g)はそれぞれ図
3の(d)、(e)と同じもので、(f)は第1の実施
例におけるフォトダイオ−ドのアノ−ド電位を、(g)
は第1の実施例における薄膜トランジスタのソ−ス電位
を、それぞれ表している。この第2の実施例の回路構成
は、基本的には図1乃び図2で示された回路構成と同一
であるが、その駆動方法が次述するように先の第1の実
施例とは異なるものである。この第2の実施例におい
て、フォトダイオ−ド2の残留電荷を一掃するためにフ
ォトダイオ−ド2のカソ−ド電極への印加電圧ΦVBを
リセット電位へ降下させると同時に、付加容量Cadの一
方の電極への印加電圧ΦVRを所定の電圧へ立ち上げる
点においては、第1の実施例と同じであるが、この際、
付加容量Cadの一方の電極への印加電圧ΦVRの変化で
生ずるフィ−ドスル−量ΔVFT(ad)が、カソ−ド電極へ
の印加電圧ΦVBの変化によって生ずるフィ−ドスル−
量ΔVFT(p) より大きく設定してある点が第1の実施例
と異なる点である。このようにフィ−ドスル−量を一定
の関係に保つことによって、フォトダイ−オ−ド2のア
ノ−ド側におけるデ−タ読み込み(付加容量CL に蓄積
された電荷を駆動用IC3へ入力する動作)動作開始時
におけるフォトダイ−オ−ド2のアノ−ド側の電位(図
4(d)の符号イで示された電位参照)が、第1の実施
例の場合(図4(f)の符号ロの電位参照)に比して低
くなり、その結果、従来暗状態において生じていた電圧
VL (図4(g)参照)を零とすることができ(図4
(e)の暗状態参照)、このため、このイメ−ジセンサ
の出力信号を処理する回路(図示せず)におけるダイナ
ミックレンジが従来に比して大となる。A second embodiment as a technique for suppressing the above-mentioned offset voltage Vb will be described below with reference to FIG. 4A to 4C are the same as those in FIG. 3, showing the gate pulse ΦGT, the cathode voltage ΦVB, and the applied voltage ΦVR to the additional capacitance Cad, respectively.
(D) is the anode potential of the photodiode in the second embodiment, (e) is the source potential of the thin film transistor in the second embodiment, and (f) and (g) are respectively FIG. (D) and (e), and (f) is the anodic potential of the photodiode in the first embodiment, (g)
Represents the source potential of the thin film transistor in the first embodiment. The circuit configuration of the second embodiment is basically the same as the circuit configuration shown in FIGS. 1 and 2, but its driving method is the same as that of the first embodiment as described below. Is different. In the second embodiment, the applied voltage .PHI.VB to the cathode electrode of the photodiode 2 is lowered to the reset potential in order to wipe out the residual charge of the photodiode 2, and at the same time, one of the additional capacitors Cad This is the same as the first embodiment in that the voltage ΦVR applied to the electrodes of the above is raised to a predetermined voltage, but at this time,
The feedthrough amount ΔVFT (ad) generated by the change in the voltage ΦVR applied to one electrode of the additional capacitor Cad is the feedthrough generated by the change in the voltage ΦVB applied to the cathode electrode.
It is different from the first embodiment in that it is set larger than the amount ΔVFT (p). In this way, by keeping the feedthrough amount constant, the data reading on the anode side of the photodiode 2 (the charge accumulated in the additional capacitance CL is input to the driving IC 3). Operation) At the start of the operation, the potential on the anode side of the photodiode 2 (see the potential indicated by the symbol a in FIG. 4 (d)) is the case of the first embodiment (FIG. 4 (f). ), The voltage VL (see FIG. 4 (g)), which has been conventionally generated in the dark state, can be made zero (see FIG. 4).
(Refer to the dark state in (e)). Therefore, the dynamic range in the circuit (not shown) for processing the output signal of the image sensor becomes larger than the conventional one.
【0030】ここで、フィ−ドスル−量ΔVFT(ad)をフ
ィ−ドスル−量ΔVFT(p) より大きく設定することにつ
いて具体的に説明すれば、先ず、フィ−ドスル−量ΔV
FT(ad)は、先に第1の実施例において説明したように、
付加容量Cadの一方の電極への印加電圧ΦVRの変化量
をΔVR とすると、ΔVFT(ad)=(Cad×ΔVR )/
(Cp +Cad+Cgd)と表される。したがって、ΔVFT
を大きくするには、Cad又はΔVR を大きくするか、C
p 又はCgdのいずれかを小さくすることによって理論的
には可能であるが、現実に好適な方法としては、第1に
付加容量Cadを大きくする、第2にΔVR を大とするこ
とが、それぞれ考えられる。例えば、付加容量Cadをい
わゆる平板コンデンサで構成する場合には、電極面積を
できる限り大きくすると共に、電極間隔をできる限り小
さくし且つ電極間に介在する誘電体には誘電率のをでき
る限り大きいものを用いるようにすることによって付加
容量Cadの値を大きくすることができる。Here, the setting of the feedthrough amount ΔVFT (ad) larger than the feedthrough amount ΔVFT (p) will be specifically described. First, the feedthrough amount ΔV.
FT (ad) is as described above in the first embodiment,
If the amount of change in the voltage ΦVR applied to one electrode of the additional capacitance Cad is ΔVR, then ΔVFT (ad) = (Cad × ΔVR) /
It is represented by (Cp + Cad + Cgd). Therefore, ΔVFT
To increase C, increase Cad or ΔVR, or increase C
Although it is theoretically possible to reduce either p or Cgd, as a practically suitable method, firstly, the additional capacitance Cad is increased, and secondly, ΔVR is increased. Conceivable. For example, when the additional capacitance Cad is composed of a so-called plate capacitor, the electrode area is made as large as possible, the electrode interval is made as small as possible, and the dielectric material interposed between the electrodes has as large a dielectric constant as possible. Is used, the value of the additional capacitance Cad can be increased.
【0031】この第2の実施例においては、付加容量C
adへの印加電圧ΦVRの変化によって生じるフィ−ドス
ル−量ΔVFT(ad)がフォトダイオ−ド2のカソ−ド電極
への印加電圧ΦVBの変化によって生じるフィ−ドスル
−量ΔVFT(p) より大きくなるようにすることによっ
て、いわゆるオフセット電圧VL を抑圧することがで
き、そのため、このイメ−ジセンサが接続され、イメ−
ジセンサの出力信号を増幅して必要な信号処理を施す外
部回路においてダイナミックレンジを大きくとることが
できることとなる。そして、付加容量Cadを調整するこ
とによってフィ−ドスル−量ΔVFT(ad)を大きくする場
合には、薄膜トランジスタTTi,J のゲ−ト電極に印加
するゲ−ト電圧、フォトダイオ−ド2のカソ−ド電極へ
の印加電圧ΦVB、さらに付加容量Cadの一方の電極へ
の印加電圧ΦVRのいずれかが他の電圧に比して極端に
ことなる値をとることがなくなるので、同一の電源を使
用することができることとなり、コスト低減に寄与する
ことができる。In this second embodiment, the additional capacitance C
The feedthrough amount ΔVFT (ad) generated by the change of the applied voltage ΦVR to ad is larger than the feedthrough amount ΔVFT (p) generated by the change of the applied voltage ΦVB to the cathode electrode of the photodiode 2. By so doing, the so-called offset voltage VL can be suppressed, so that this image sensor is connected and the image
It is possible to increase the dynamic range in the external circuit that amplifies the output signal of the sensor and performs necessary signal processing. When the feedthrough amount .DELTA.VFT (ad) is increased by adjusting the additional capacitance Cad, the gate voltage applied to the gate electrode of the thin film transistor TTi, J and the cathode of the photodiode 2 are used. -The same power supply is used because either the voltage ΦVB applied to the negative electrode or the voltage ΦVR applied to one electrode of the additional capacitance Cad does not take an extremely different value compared to the other voltage. Therefore, the cost can be reduced.
【0032】また、付加容量Cadの一方の電極への印加
電圧ΦVRの変化量を調節することによってフィ−ドス
ル−量ΔVFT(ad)を大きくする場合には、付加容量Cad
の大きさ、形状、さらには、薄膜トランジスタTTi,J
及びフォトダイオ−ド2の大きさ、形状を考慮する必要
がなくなるので、これらの設計に際し設計の自由度が増
すこととなる。When the feedthrough amount ΔVFT (ad) is increased by adjusting the amount of change in the voltage ΦVR applied to one electrode of the additional capacitance Cad, the additional capacitance Cad
Size and shape, and further, thin film transistor TTi, J
Also, since it is not necessary to consider the size and shape of the photodiode 2, the degree of freedom in design is increased in these designs.
【0033】[0033]
【発明の効果】以上、述べたように請求項1記載の発明
によれば、フォトダイオ−ドのカソ−ド電極に電圧を印
加する主バイアス手段とフォトダイオ−ドのアノ−ド電
極にコンデンサを介して電圧を印加する補助バイアス手
段とを設けて、光電荷の読み出しが行われたフォトダイ
オ−ドを一時的に順バイアス状態とするように構成する
ことにより、光電荷の読み出し後にフォトダイオ−ドに
残留した電荷を一掃することができるので、いわゆる残
像現象がなくなり正確な画像信号を得ることができるイ
メ−ジセンサを提供することができる。また、請求項2
記載の発明によれば、フォトダイオ−ドからの光電荷の
読み出し後にこのフォトダイオ−ドを一時的に順バイア
ス状態とするように構成することにより、光電荷の読み
出し後にフォトダイオ−ドに残留した電荷を一掃できる
ので、いわゆる残像現象がなくし正確な画像信号を得る
ことができるという効果を奏するものである。As described above, according to the first aspect of the invention, the main bias means for applying a voltage to the cathode electrode of the photodiode and the capacitor for the anode electrode of the photodiode are provided. By providing an auxiliary bias means for applying a voltage via the photo diode, the photo diode from which the photo charge is read is configured to be temporarily in the forward bias state. It is possible to provide an image sensor which can eliminate the so-called afterimage phenomenon and can obtain an accurate image signal because the electric charge remaining in the image can be wiped out. In addition, claim 2
According to the above-mentioned invention, the photodiode is temporarily set to the forward bias state after the photocharge is read out from the photodiode, so that the photodiode remains after the photocharge is read out. Since it is possible to clean up the electric charges, it is possible to eliminate an afterimage phenomenon and obtain an accurate image signal.
【0034】さらに、請求項4記載の発明によれば、フ
ォトダイオ−ドのアノ−ドに接続されたコンデンサの容
量を調節することで、フィ−ドスル−量を所望な量に設
定するように構成することにより、フォトダイオ−ドが
光電荷蓄積を始める際のアノ−ド側の電位が従来に比し
て降下するので、その分、出力信号のオフセット電圧が
小さくなり、イメ−ジセンサが接続される回路における
ダイナミックレンジを大きくとることができる。そし
て、薄膜トランジスタのゲ−ト電極に印加するゲ−ト電
圧、フォトダイオ−ドのカソ−ド電極への印加電圧ΦV
B、さらに付加容量Cadの一方の電極への印加電圧ΦV
Rのいずれかが他の電圧に比して極端にことなる値をと
ることがなくなるので同一の電源を使用でき、コストの
低減を図ることができるという効果を奏するものであ
る。Further, according to the invention of claim 4, the capacitance of the capacitor connected to the anode of the photodiode is adjusted to set the feedthrough amount to a desired amount. With this configuration, the potential on the anode side when the photodiode starts accumulating photocharges drops compared to the conventional one, so the offset voltage of the output signal becomes smaller by that amount, and the image sensor is connected. It is possible to secure a large dynamic range in the circuit. The gate voltage applied to the gate electrode of the thin film transistor and the voltage .PHI.V applied to the cathode electrode of the photodiode.
B, and the applied voltage ΦV to one electrode of the additional capacitance Cad
Since any one of R does not take an extremely different value as compared with the other voltages, the same power supply can be used, and the cost can be reduced.
【0035】またさらに、請求項5記載の発明によれ
ば、フォトダイオ−ドのアノ−ドに接続されたコンデン
サへの印加電圧を調整することによって、フィ−ドスル
−量を調節するようにしたので、フォトダイオ−ドのア
ノ−ドに接続されたコンデンサの容量を微妙に調整する
必要がなくなり、そのためコンデンサの形状、大きさの
設計を行う際の自由度が増し設計が容易となるという効
果を奏するものである。また、フォトダイオ−ドのアノ
−ドに接続されたコンデンサへの印加電圧を調整するこ
とによって、フィ−ドスル−量を調節することにより、
フォトダイオ−ド及び薄膜トランジスにおいてもその形
状、大きさを自由に設定することができ、設計の自由度
が増し設計が容易となるという効果を奏するものであ
る。Further, according to the invention of claim 5, the feedthrough amount is adjusted by adjusting the voltage applied to the capacitor connected to the anode of the photodiode. Therefore, it is not necessary to finely adjust the capacitance of the capacitor connected to the photodiode node, which increases the degree of freedom in designing the shape and size of the capacitor and facilitates the design. Is played. In addition, by adjusting the voltage applied to the capacitor connected to the anode of the photodiode, by adjusting the feedthrough amount,
Also in the photodiode and the thin film transistor, the shape and the size thereof can be freely set, and the degree of freedom in design is increased and the design is facilitated.
【図1】 本発明に係るイメ−ジセンサの一実施例にお
ける電気的等回路を示す回路図である。FIG. 1 is a circuit diagram showing an electrical equal circuit in one embodiment of an image sensor according to the present invention.
【図2】 本発明に係るイメ−ジセンサにおける一画素
当りの電気的等価回路を示す回路図である。FIG. 2 is a circuit diagram showing an electrically equivalent circuit per pixel in the image sensor according to the present invention.
【図3】 図2に示された等価回路の主要部の動作を説
明するための主要部の波形図である。FIG. 3 is a waveform chart of the main part for explaining the operation of the main part of the equivalent circuit shown in FIG.
【図4】 駆動方法の第2の実施例を説明するための主
要部の波形図である。FIG. 4 is a waveform chart of a main part for explaining a second embodiment of a driving method.
2…フォトダイオ−ド、 3…駆動用IC、 4…ゲ−
トパルス発生回路、5…可変電圧回路、 Cad…付加容
量、 Cgd…オ−バ−ラップ容量、 CL …配線容量、
Cp …寄生容量、 TTi,j …薄膜トランジスタ2 ... Photodiode, 3 ... Driving IC, 4 ... Gate
Pulse generation circuit, 5 ... Variable voltage circuit, Cad ... Additional capacitance, Cgd ... Overlap capacitance, CL ... Wiring capacitance,
Cp ... parasitic capacitance, TTi, j ... thin film transistor
Claims (6)
ら複数のフォトダイオ−ドを逆バイアス状態にして当該
フォトダイオ−ドに発生した光電荷を画像読み取り信号
として読み出すようにしたイメ−ジセンサにおいて、前
記フォトダイオ−ドのカソ−ド電極に接続され前記フォ
トダイオ−ドから光電荷が読み出される間は、前記フォ
トダイオ−ドのアノ−ド電極側の電位より高い第1の電
圧を、前記光電荷が読み出された後は前記第1の電圧よ
り小さい電圧を、その後前記第1の電圧を、それぞれ前
記カソ−ド電極に印加する主バイアス手段と、前記主バ
イアス手段が第1の電圧より小さな電圧を出力するのと
同期して前記フォトダイオ−ドのアノ−ド電極にコンデ
ンサを介して前記フォトダイオ−ドを順バイアス状態と
する電位変化を与える補助バイアス手段と、を具備する
ことを特徴とするイメ−ジセンサ。1. An image sensor comprising a plurality of photodiodes, wherein the plurality of photodiodes are reverse-biased and the photocharges generated in the photodiodes are read out as an image reading signal. , While the photoelectric charge is read from the photodiode by being connected to the cathode electrode of the photodiode, a first voltage higher than the potential on the anode electrode side of the photodiode is applied, After the photocharge is read out, a voltage smaller than the first voltage and then the first voltage are applied to the cathode electrode, respectively. In synchronization with the output of a voltage smaller than the voltage, a potential change is applied to the anode electrode of the photodiode through a capacitor to put the photodiode in a forward bias state. And an auxiliary biasing means for providing the image sensor.
らフォトダイオ−ドを逆バイアス状態にして当該フォト
ダイオ−ドに発生する光電荷を画像読み取り信号として
読み出すようにしたイメ−ジセンサにおいて、前記フォ
トダイオ−ドに発生した光電荷を読み出した後に、該フ
ォトダイ−ドを一旦順バイアス状態にし、その後、該フ
ォトダイオ−ドを逆バイアス状態に戻すようにしたこと
を特徴とするイメ−ジセンサの駆動方法。2. An image sensor comprising a plurality of photodiodes, wherein the photodiodes are reverse-biased and the photocharges generated in the photodiodes are read out as image reading signals. After reading out the photocharges generated in the photodiode, the photodiode is once put in a forward bias state, and then the photodiode is returned to a reverse bias state. Driving method of the di-sensor.
らフォトダイオ−ドを逆バイアス状態にして当該フォト
ダイオ−ドに発生する光電荷を画像読み取り信号として
読み出すようにしたイメ−ジセンサにおいて、前記フォ
トダイオ−ドのアノ−ドをコンデンサを介して接地電位
とすると共に、前記フォトダイオ−ドのカソ−ドに前記
フォトダイオ−ドの順方向における電圧降下以上の正電
圧を印加することによって前記フォトダイオ−ドを逆バ
イアス状態にした状態から前記コンデンサの一端に正極
性パルスを印加すると同時に前記フォトダイオ−ドのカ
ソ−ドを前記正極性パルスが発生している間接地電位と
することによって前記フォトダイオ−ドを一定時間順バ
イアス状態とすることを特徴とするイメ−ジセンサの駆
動方法。3. An image sensor comprising a plurality of photodiodes, wherein the photodiodes are reverse-biased and the photocharges generated in the photodiodes are read out as image reading signals. By setting the anode of the photodiode to the ground potential via a capacitor and applying a positive voltage equal to or higher than the voltage drop in the forward direction of the photodiode to the cathode of the photodiode. Applying a positive polarity pulse to one end of the capacitor from the state in which the photodiode is reverse-biased, and at the same time, setting the cathode of the photodiode to the ground potential while the positive polarity pulse is generated. A method for driving an image sensor, characterized in that the photodiode is forward-biased for a certain period of time.
たコンデンサの容量は、このコンデンサの一端に正極性
パルスを印加した際に生ずるフィ−ドスル−電圧が、前
記フォトダイオ−ドのカソ−ドを接地電位とした際に生
ずるフィ−ドスル−電圧より大となる値に設定されるこ
とを特徴とする請求項3記載のイメ−ジセンサの駆動方
法。4. The capacitance of the capacitor connected to the anode of the photodiode is such that the feedthrough voltage generated when a positive pulse is applied to one end of the capacitor is the cathode of the photodiode. 4. The method of driving an image sensor according to claim 3, wherein the voltage is set to a value higher than the feedthrough voltage generated when the ground potential is set to ground.
てなり、この2つの電極の対向面積により、コンデンサ
の一端に正極性パルスを印加した際に生ずるフィ−ドス
ル−電圧が決定されることを特徴とする請求項4記載の
イメ−ジセンサの駆動方法。5. The capacitor comprises two parallel plate electrodes, and the facing area of the two electrodes determines the feedthrough voltage generated when a positive polarity pulse is applied to one end of the capacitor. The image sensor driving method according to claim 4.
した際に生ずるフィ−ドスル−電圧を、前記正極性パル
スの大きさによって調整することを特徴とする請求項4
記載のイメ−ジセンサの駆動方法。6. The feedthrough voltage generated when a positive polarity pulse is applied to one end of a capacitor is adjusted by the magnitude of the positive polarity pulse.
A method for driving the image sensor described.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4350252A JPH0654117A (en) | 1992-06-03 | 1992-12-04 | Image sensor and driving method therefor |
US08/623,055 US5774180A (en) | 1992-12-04 | 1996-03-28 | Image sensor capable of producing an image signal free from an afterimage |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16670692 | 1992-06-03 | ||
JP4-166706 | 1992-06-03 | ||
JP4350252A JPH0654117A (en) | 1992-06-03 | 1992-12-04 | Image sensor and driving method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0654117A true JPH0654117A (en) | 1994-02-25 |
Family
ID=26490985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4350252A Pending JPH0654117A (en) | 1992-06-03 | 1992-12-04 | Image sensor and driving method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0654117A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551306B2 (en) | 2005-07-29 | 2009-06-23 | Canon Kabushiki Kaisha | Image forming apparatus and method for controlling the image forming apparatus |
-
1992
- 1992-12-04 JP JP4350252A patent/JPH0654117A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7551306B2 (en) | 2005-07-29 | 2009-06-23 | Canon Kabushiki Kaisha | Image forming apparatus and method for controlling the image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9123613B2 (en) | Image sensor and display | |
US9490291B2 (en) | Solid state imaging device and camera system | |
US5493423A (en) | Resettable pixel amplifier for an image sensor array | |
JP2991354B2 (en) | Picture reader and picture information processing unit having the same | |
US5119202A (en) | Scan circuit with bootstrap drive | |
GB2439098A (en) | Image sensor and display | |
US20060192079A1 (en) | Image sensor | |
US5376782A (en) | Image pickup device providing decreased image lag | |
EP0577391B1 (en) | Solid state image pickup apparatus | |
US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
CN1716622A (en) | CMOS image sensor, reset transistor control circuit and voltage switching circuit | |
EP0258861A2 (en) | Contact-type linear image sensor | |
NL8200719A (en) | PHOTO SCAN. | |
US5774180A (en) | Image sensor capable of producing an image signal free from an afterimage | |
JPH0654117A (en) | Image sensor and driving method therefor | |
US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
US5235174A (en) | Image sensor having dual shift registers and a plurality of capacitors | |
US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
JP3053721B2 (en) | Solid-state imaging device | |
JP3141698B2 (en) | Driving method of image sensor | |
JP2559407B2 (en) | Scanning circuit | |
JPH06152856A (en) | Solid-state image pickup device | |
JP2818193B2 (en) | Driving method of CCD solid-state imaging device | |
JP3279094B2 (en) | Image sensor | |
JP2551658B2 (en) | Photoelectric conversion device |