JPH0652070A - 集積回路のデータ保護装置およびデータ保護方法 - Google Patents

Abstract

(57)【要約】 【目的】 内部状態データを保持した多数の各種レジス
タを有する集積回路において、電源中断時に内部状態デ
ータを確実に外部メモリに退避させて、電源中断時のデ
ータ保護を実現することができる集積回路のデータ保護
装置を提供することにある。 【構成】 データ退避モード時に、スキャンパスを通じ
て集積回路２に設けられたスキャン出力端子ＳＯから内
部状態データを読出し、外部メモリ３に格納する。デー
タ復帰モード時に、外部メモリ３に退避していた内部状
態データを読出し、集積回路２に設けられたスキャン入
力端子ＳＩから入力し、スキャンパスを通じて復帰す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ等に使用
される集積回路の内部状態データを保護するための集積
回路のデータ保護装置に関する。

【０００２】

【従来の技術】パーソナルコンピュータ等のコンピュー
タシステムにおいては、レジューム機能を備えるものが
多い。レジューム機能は、コンピュータの電源がオフさ
れたとき、各種レジスタの記憶データを不揮発性メモリ
に退避し、電源が再びオンされたときに、退避していた
記憶データを元のレジスタに設定し、電源オフの直前の
状態からデータ処理を実行可能とする機能である。

【０００３】

【発明が解決しようとする課題】しかし、従来では、退
避すべきデータが大量にある場合、データの退避に時間
がかかる。このため、スイッチをオフしてから実際にコ
ンピュータがオフされるまでの時間が異常に長くなった
り、場合により、データを完全に退避できないという問
題があった。

【０００４】例えば、グラフィック・コントローラ等
の、従前の状態に依存して次の状態に遷移するいわゆる
ステートマシンは、テンポラリレジスタや制御用レジス
タ等の各種レジスタを内部に多数有する集積回路（ＬＳ
Ｉ）を使用する。このため、集積回路の内部状態データ
を退避するときに、データ転送に時間がかかり過ぎ、レ
ジューム機能が実現できない場合がある。

【０００５】本発明の目的は、上記実情に鑑みてなされ
たもので、多数のレジスタを有する集積回路において、
電源中断時に内部状態データを確実に外部メモリに退避
させることができる集積回路のデータ保護装置を提供す
ることにある。本発明の他の目的は、内部レジスタの保
持データを高速に退避させることができる集積回路を提
供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の集積回路は、スキャンパスを形成す
るように接続された複数のレジスタと、外部信号に応答
し、データ退避モード時に、前記複数のレジスタにスキ
ャンパスを形成させ、形成されたスキャンパスを介して
各レジスタの保持データを外部に読み出すデータ退避手
段と、外部信号に応答し、データ復帰モード時に、前記
複数のレジスタにスキャンパスを形成させ、形成された
スキャンパスを介して退避していたデータをもとのレジ
スタに復帰させるデータ復帰手段、を具備する。

【０００７】また、請求項２記載の方法は、データ退避
モード時に、集積回路内の複数のレジスタにスキャンパ
スを形成させ、形成されたスキャンパスを介して各レジ
スタの保持データを外部に読み出し、読みだしたデータ
を保護用メモリに保存するデータ退避工程と、データ復
帰モード時に、前記保護用の保存データを読み出すと共
に前記複数のレジスタにスキャンパスを形成させ、形成
されたスキャンパスを介して退避していたデータをもと
のレジスタに復帰させるデータ復帰工程、を具備する。

【０００８】さらに、請求項３記載の装置は、データ退
避モード時に集積回路の内部状態データを格納するデー
タ保護用メモリ手段と、前記集積回路に対する所定のビ
ット幅のデータの入出力を行なうためのデータ入出力手
段と、前記データ退避モード時に、前記スキャンパスを
通じて読出された前記内部状態データを前記所定のビッ
ト幅のデータに直列／並列変換し、前記データ入出力手
段を通じて前記データ保護用メモリ手段に格納するデー
タ退避手段と、データ復帰モード時に、前記データ保護
用メモリ手段から前記内部状態データを読出して前記デ
ータ入出力手段から入力し、前記所定のビット幅のデー
タを直列の前記内部状態データに変換して前記スキャン
パスを通じて復帰するデータ復帰手段を具備する。

【０００９】また、請求項４記載の方法はデータ退避モ
ード時に集積回路の内部状態データをデータ保護用メモ
リ手段に記憶するステップと、前記集積回路に対する所
定のビット幅のデータの入出力を行なうステップと、前
記データ退避モード時に、前記スキャンパスを通じて読
出された前記内部状態データを前記所定のビット幅のデ
ータに直列／並列変換し、前記データ保護用メモリ手段
に記憶して退避するステップと、データ復帰モード時
に、前記データ保護用メモリ手段から前記内部状態デー
タを読出しし、前記所定のビット幅のデータを直列の前
記内部状態データに変換して前記スキャンパスを通じて
復帰するステップを備える。

【００１０】

【作用】請求項１ないし４記載の発明によれば、データ
退避時及びデータ復帰次にデータはレジスタから構成さ
れるスキャンパス（シフトレジスタ）内を順次転送され
て外部に読み出され、或いは、元のレジスタにセットさ
れる。従って、内部レジスタの数が多い場合でも、短時
間に保持データを退避・復帰できる。

【００１１】

【実施例】以下図面を参照して本発明の実施例を説明す
る。

【００１２】図１は第１の実施例に係るデータ保護装置
の構成を示すブロック図である。本装置は、ＬＳＩテス
ト装置１、集積回路（ＬＳＩ）２、外部メモリ３および
カウンタ４を有する。集積回路２の内部レジスタの保持
データが、本実施例における退避・保護の対象となる。

【００１３】ＬＳＩテスト装置１はスキャンパス方式に
より、集積回路２内のスキャンパスを利用して、集積回
路２をテストする装置である。集積回路２は、内部に有
する一連のレジスタ（フリップフロップ）により構成さ
れるスキャンパス（シフトパス回路）を有し、例えばグ
ラフィックコントローラ等のステートマシンに使用され
るＬＳＩ（大規模集積回路）である。集積回路２は、例
えば、図示せぬコンピュータシステムのプロセッサ（Ｃ
ＰＵ）により制御される。

【００１４】外部メモリ３は、例えば、バッテリにより
バックアップされたＲＡＭであり、リジューム機能のデ
ータ退避モード時に、集積回路２の内部データの退避先
となる。外部メモリ３は不揮発性メモリでもよい。カウ
ンタ４の出力データは外部メモリ３にアドレスＡとして
供給される。カウンタ４はスキャン・クロックＳＣに同
期してカウント値を更新する。次に、図１のデータ保護
装置の動作を図３のフローチャートを参照して説明す
る。

【００１５】通常のテストモード（集積回路２のテス
ト）では、ＬＳＩテスト装置１は、集積回路２のスキャ
ン制御端子ＳＣに指示信号を供給して内部レジスタをシ
リアルに接続してスキャンパスを形成すると共にスキャ
ン・クロック端子ＳＣＫにスキャン・クロックＳＣを入
力し、スキャンパス方式のテストを実行する（ステップ
Ｓ１のＹＥＳ）。ＬＳＩテスト装置１は、集積回路２の
スキャン入力端子ＳＩを通じて、シリアルデータである
テストデータ（スキャンパスデータＳＰ1 ）をスキャン
・クロックＳＣに同期して供給する（ステップＳ２）。

【００１６】一方、ＬＳＩテスト装置１は、集積回路２
のスキャン出力端子ＳＯを介して、テストデータに応じ
た出力データ（スキャンパスデータＳＰ2 ）を、スキャ
ン・クロックＳＣに同期して受信する（ステップＳ
３）。このスキャンパスデータＳＰ2 と予め用意された
基準データとを比較し、集積回路２の回路テストを実行
する。

【００１７】次に、集積回路２を含むシステムの電源が
中断し、かつ、リジューム機能が設定されており、集積
回路２の内部状態データを外部メモリ３に退避する場合
（ステップＳ１のＮＯ）の動作を説明する。リジューム
機能のデータ退避モードでは、システムのＣＰＵが集積
回路２の通常動作を中断させる（ステップＳ４のＹＥ
Ｓ，Ｓ５）。なお、データ退避モードは、リジューム機
能だけでなく、タスク切換え、割り込み処理等の場合に
も実行される。

【００１８】ＣＰＵは、集積回路２のスキャン制御端子
ＳＣに指示信号を供給して内部レジスタをシリアルに接
続してスキャンパスを形成させると共にスキャン・クロ
ック端子ＳＣＫにスキャン・クロックＳＣを供給させ、
かつ、スキャン・クロックＳＣをカウンタ４に供給して
起動させる（ステップＳ６）。カウンタ４はスキャン・
クロックＳＣをカウントして、集積回路２から出力され
るデータを格納する外部メモリ３のアドレスＡを出力す
る。

【００１９】集積回路２は、スキャン・クロックＳＣに
同期して、スキャン出力端子ＳＯから内部状態データを
出力する。この内部状態データは外部メモリ３のデータ
入力端子ＤＩに供給され、外部メモリ３のカウンタ４に
よりアドレス指定された位置に格納される（ステップＳ
７）。

【００２０】即ち、集積回路２のスキャンパスを利用し
て、スキャン・クロックＳＣに同期して転送される内部
状態データをスキャン出力端子ＳＯから出力させて、外
部メモリ３に退避させる。外部メモリ３はバッテリによ
りバックアップされているため、集積回路２の内部状態
データは、システムの電源オフの間も、確実に保存され
る。

【００２１】なお、外部メモリ３の記憶容量に余裕があ
る場合、ＣＰＵがメモリバンク切換え信号ＳＥＬを外部
メモリ３に出力して、外部メモリ３のバンク切換え制御
を行なうようにしてもよい。これにより、外部メモリ３
の通常のデータ処理に使用されるメモリバンクとは別の
メモリバンクに内部状態データを格納することが可能と
なる。また、外部メモリ３のバンクをタスク切換えに応
じて切り換えると、複数のタスクが共有する１つのＬＳ
Ｉの内部状態データをタスク毎に対応するメモリバンク
に格納できる。

【００２２】次に、システムの電源が復帰すると、リジ
ューム機能のデータ復帰モードとなり、システムは退避
された内部状態データを集積回路２に復帰させる処理を
行なう（ステップＳ８のＹＥＳ）。システムのＣＰＵは
カウンタ４をプリセットし、スキャン・クロックＳＣを
供給して起動させ、そのカウント値を更新させる（ステ
ップＳ９）。カウンタ４のプリセット値は、データ退避
モード時に内部状態データを格納した外部メモリ３のア
ドレスＡである。また、ＣＰＵは外部メモリ３を読み出
しモードに設定する。

【００２３】外部メモリ３は、カウンタ４から供給され
るアドレスにより指定される記憶位置からデータを読み
だし、データ出力端子ＤＯに出力する。この出力データ
は集積回路２のスキャン入力端子ＳＩに供給させる（ス
テップＳ１０）。集積回路２はスキャン・クロックＳＣ
に同期して、スキャン入力端子ＳＩに供給される内部状
態データを入力し、スキャンパス上をシフトする。すべ
てのデータが元のレジスタにセットされた時点で、ＣＰ
ＵはスキャンクロックのＳＣの供給を停止し、さらに、
スキャン制御ＳＣに供給していた指示信号の供給を停止
し、内部レジスタを通常状態に設定し、スキャンパスを
解消する。以上のようにして、集積回路２内のレジスタ
のデータの退避および復帰がスキャンパスを用いて実現
できる。

【００２４】図２はこの発明の第２の実施例に係わるデ
ータ保護装置の構成を示すブロック図である。第２の実
施例は、集積回路２のデータ退避およびデータ復帰の各
モードを、システムのＩ／Ｏポート５に接続されるデー
タバス（例えば８ビット幅）６を利用して実行する。

【００２５】集積回路２は、具体的には図２に示すよう
に、マルチプレクサ７、２０、２１一連のレジスタＲ1
〜Ｒn 、内部制御回路８、カウンタ９、Ｐ／Ｓ回路１０
およびデータ入出力端子１２を通じてシステムのデータ
バス６に接続された内部データバス１１、バッファ回路
１３を有する。

【００２６】レジスタＲ1 〜Ｒn はスキャンパスを構成
する一連のシフトレジスタまたはフリップフロップであ
る。レジスタＲ2 ，Ｒ3 は、タスク切換え時には内部状
態を保持する必要のないフリップフロップであると仮定
する。

【００２７】レジスタＲ1 〜Ｒn には、内部制御回路８
からのスキャンパス制御信号とスキャンクロック端子Ｓ
Ｃからのスキャンクロック信号ＳＣＫが供給される。レ
ジスタＲ1 〜Ｒn は通常用のデータ入力端と出力端と共
にスキャンパス用のデータ入力端と出力端を有し、スキ
ャンパス制御信号がオフの時は、通常の動作を可能とす
るために所定の論理回路を構成するように接続された通
常用の入出力端子が有効となり、スキャンパス制御信号
がオンの時は、レジスタＲ1 〜Ｒn からなるスキャンパ
スを形成するために図２に示すようにシリアルに接続さ
れたスキャンパス用の入出力端子が有効となる。８個の
レジスタＲn-7 〜Ｒn スキャンパス用の出力端はバッフ
ァ１３に供給される。バッファ１３は、内部制御回路８
からの制御信号に応答して、スキャンパス上の８ビット
データを内部データバス１１にパラレルで出力する。

【００２８】マルチプレクサ２０は、内部制御回路８か
らの切り換え信号に応答して、レジスタＲ１から供給さ
れるデータをレジスタＲ2 とマルチプレクサ２１の一方
に供給する。また、マルチプレクサ２１は、切り換え信
号に応答して、レジスタＲ3から供給されるデータとマ
ルチプレクサ２１から供給されるデータの一方をレジス
タＲ４に供給する。

【００２９】マルチプレクサ７は、内部制御回路８から
の制御信号に応答して、スキャン入力端子ＳＩから供給
されるテストデータとＰ／Ｓ（パラレル／シリアル）変
換回路から供給される内部状態データの一方を選択して
出力する。

【００３０】内部制御回路８は、制御端子２２を介して
システムのＣＰＵと接続されており、各種信号をレジス
タ、マルチプレクサに供給すると共に、ＣＰＵが集積回
路２をアクセスするタイミングを制御する。

【００３１】カウンタ９は、スキャン・クロック端子Ｓ
ＣＫに供給されるスキャン・クロックＳＣによりカウン
ト動作を行い、カウント値を内部制御回路８とＰ／Ｓ回
路１０に供給する。

【００３２】Ｐ／Ｓ回路１０は、並列／直列変換回路で
あり、内部データバス１１を通じて復帰されるパラレル
データを、カウンタ９のカウント値に応答して、シリア
ルデータに変換する。バッファ１３は、レジスタＲn-7
〜Ｒn の出力データ（８ビット）を内部制御回路８から
の制御信号に応答して、内部データバス１１上に出力す
る。次に、第２実施例にかかる回路の動作を図４を参照
して説明する。 （１）通常動作時は、図２に示されるスキャンパスは機
能せず、各レジスタは必要な論理回路を構成すべく動作
する。

【００３３】（２）通常のテストモードでは、ＣＰＵは
内部制御回路８に制御データを供給し、スキャンパスの
形成を指示する。この制御データに応答し、内部制御回
路８は、レジスタＲ1 乃至Ｒn に制御信号を供給してス
キャンパスを形成させ、さらに、マルチプレクサ２０に
データをレジスタＲ２に供給させ、マルチプレクサ２１
にレジスタＲ３の出力を選択させる。

【００３４】その後、ＣＰＵは、ＬＳＩテスト装置１に
テストの開始を指示する。この指示に応答し、ＬＳＩテ
スト装置１は集積回路２のスキャン・クロック端子ＳＣ
Ｋにスキャン・クロックＳＣを入力し、スキャン方式の
テスト処理を実行する（ステップＳ２０のＹＥＳ）。即
ち、ＬＳＩテスト装置１は、集積回路２のスキャン入力
端子ＳＩに、テストデータ（スキャンパスデータＳＰ1
）をスキャン・クロックＳＣに同期してシリアルに供
給する（ステップＳ２１）。マルチプレクサ７は、内部
制御回路８からの制御信号に応答して、スキャン入力端
子ＳＩから供給されるテストデータを、レジスタＲ1 〜
Ｒn から構成されるスキャンパスへ出力する。レジスタ
Ｒ1 〜Ｒn はスキャン・クロックＳＣに同期して供給さ
れたデータを取り込み、また、保持データを出力する。

【００３５】ＬＳＩテスト装置１は、集積回路２のスキ
ャン出力端子ＳＯから、テストデータに応じた出力デー
タ（スキャンパスデータＳＰ2 ）を、スキャン・クロッ
クＳＣに同期して受信する（ステップＳ２２）。このス
キャンパスデータＳＰ2 と予め用意された基準データと
を比較し、集積回路２の回路テストを実行する。

【００３６】（３） レジューム機能がオンされた状態
で、集積回路２を含むシステムの電源が中断されると
（ステップＳ２０のＮＯ）、集積回路２の内部状態デー
タを退避する処理が実行される（ステップＳ２３のＹＥ
Ｓ）。

【００３７】より詳細には、ＣＰＵは内部制御回路８に
制御データを供給し、データの退避を指示する。内部制
御回路８は、レジスタＲ1 乃至Ｒn に制御信号を供給し
てスキャンパスを形成させ、さらに、マルチプレクサ２
０にデータをレジスタＲ２に供給させ、マルチプレクサ
２１にレジスタＲ３の出力を選択させる。さらに、内部
制御回路８はカウンタ４を起動する。

【００３８】ＣＰＵはＬＳＩテスト装置１にスキャン・
クロックＳＣを出力させる。カウンタ４は、８進カウン
タであり、スキャン・クロックＳＣを８クロックカウン
トする度に内部制御回路８に信号を出力する。内部制御
回路８は、カウンタ４からのカウント値に応答してバッ
ファＢを制御し、８スキャン・クロック毎にレジスタＲ
n-7 からＲn の出力を内部データバス１１に出力させ
る。即ち、スキャンパスを転送されるシリアルの内部状
態データは８ビットのパラレルデータに変換され、内部
データバス１１に出力される（ステップＳ２４）。ま
た、内部制御回路８は８スキャンクロック毎にＣＰＵに
アクセスタイミングを通知する。

【００３９】集積回路２の内部データバス１１およびデ
ータ入出力端子１２を通じて読出された内部状態データ
は、システムのデータバス６に出力される。ＣＰＵは、
内部制御回路８から供給されるタイミング信号に応答し
て、データバス６上のデータを外部メモリ３に対応する
Ｉ／Ｏポート５に送出する（ステップＳ２５）。ＣＰＵ
は、Ｉ／Ｏポート５に読出した内部状態データを外部メ
モリ３に格納する（ステップＳ２６）。ＣＰＵは予め用
意されたステータスレジスタによるチェック処理または
割込み処理等により、集積回路２からの内部状態データ
の読出し終了を制御する。

【００４０】このようにして、システムの電源が中断す
る以前に、集積回路２に保持されている内部状態データ
を外部メモリ３に退避させることができる。外部メモリ
３はバッテリによりバックアップされているため、退避
された集積回路２の内部状態データを確実に保存する。

【００４１】システムの電源が復帰されると、システム
は退避させた内部状態データを集積回路２に復帰させる
処理を行なう（ステップＳ２７のＹＥＳ）。ＣＰＵは外
部メモリ３に退避させた内部状態データを、データ退避
モード時に読出した順番で８ビットづつに割りＩ／Ｏポ
ート５に一時的に保持させる（ステップＳ２８）。ま
た、ＣＰＵは、スキャン・クロックＳＣを供給してカウ
ンタ４を起動させる。

【００４２】ＣＰＵはＩ／Ｏポート５に保持された内部
状態データを８ビット単位で、システムのデータバス６
およびデータ入出力端子１２を通じて集積回路２の内部
データバス１１に入力させる。Ｐ／Ｓ回路１０は、内部
データバス１１に入力されたパラレルの内部状態データ
をラッチする。カウンタ９は８進カウンタであり、スキ
ャン・クロックＳＣのクロック数をカウントし、カウン
ト出力をＰ／Ｓ回路１０に供給する。Ｐ／Ｓ回路１０
は、カウント出力に応じて、ラッチした８ビットパラレ
ルデータをシリアルデータに変換する（ステップＳ２
９）。

【００４３】マルチプレクサ７は、Ｐ／Ｓ回路１０から
供給されるシリアルの内部状態データをレジスタＲ1 〜
Ｒn からなるスキャンパスへ出力する（ステップＳ３
０）。レジスタＲ1 〜Ｒn は、スキャン・クロックＳＣ
に同期して、供給されたデータをシフトする。即ち、集
積回路２にはスキャンパスを利用して、外部メモリ３に
退避された内部状態データを元のレジスタに復帰する。
ＣＰＵはステータスレジスタによるチェック処理または
割込み処理等により、退避されたデータが元のレジスタ
に再設定された時点で、内部状態データの書込み（復
帰）処理を終了する。

【００４４】このようにして、スキャンパスおよびデー
タバスを利用して、電源中断時に、内部状態データを退
避し、電源復帰時に退避した内部状態データを復帰でき
る。したがって、集積回路２の各レジスタを順番にアド
レスして、その保持値を読み出す場合に比較して、内部
状態データを、高速かつ確実に読みだし、退避させるこ
とができる。従って、レジスタ数が多い場合でも、短時
間に、内部データを退避できる。

【００４５】（４）タスク切り換え時の動作は、マルチ
プレクサ２０がデータをマルチプレクサ２１に供給し、
マルチプレクサ２１がマルチプレクサ２０の出力データ
を選択する以外は、前述のデータ退避・復帰時の動作と
同一である。 次にこの発明の第３実施例を図５ないし図８を参照して
説明する。

【００４６】この実施例は、本願発明をマイクロプロセ
ッサに適用した例である。図５において、符号１１１
は、バスインターフェースであり、外部回路との間で命
令とデータなどの授受を行う。符号１１２は命令バッフ
ァであり、バスインタフェース１１１によって取り込ま
れた命令を保持する。符号１１３はデコーダであり、命
令バッファ１１２に保持されている命令をデコードし、
制御信号を生成する。符号１１４は実行ユニットであ
り、デコーダ１１３でデコードされた命令を実行する。
符号１１５はステートコントローラであり、マイクロプ
ロセッサ全体の制御を行う。符号１１６はインタフェー
ス用の信号であり、アドレス、データ、制御信号を含
む。

【００４７】図５の実効ユニット１１４及びステートコ
ントローラ１１５内にあるレジューム動作に必要な状態
情報ならびにデータを保持するレジスタ１２１は図６に
示すように、直列に接続する。各レジスタ１２１には、
通常動作用のデータ入力（Ｄ）、クロック入力（Ｃ
Ｐ），データ出力（Ｑ）の他にシリアルデータ入力（Ｓ
Ｉ）、シリアルデータ出力（ＳＤ），スキャンロック入
力（Ａ，Ｂ）を有する。

【００４８】通常動作では、Ａ＝Ｂ＝“Ｈ”とし、レジ
スタ１２１はクロックＣＰの立上がりエッジで動作す
る。このとき、ＳＩ入力の値は動作に影響を与えない。
一方、スキャン動作時はＣＰ＝“Ｈ”とし、Ａ＝負パル
スでデータを取り込み、Ｂ＝正パルスでデータを出力す
る。この時Ｄ入力の値は動作に影響を与えない。シフト
レジスタ１２１の動作を、図７にタイミングチャートの
形式で、図８に真理値表の形式で示す。

【００４９】図５のインタフェース信号１１６のコント
ロール信号の１つにリジューム要求信号があり、外部回
路からレジューム要求が本マイクロプロセッサに入力さ
れると、ステートコントローラ１１５は、マイクロプロ
セッサの通常動作を停止し、レジューム動作を開始す
る。

【００５０】インタフェース信号１１６のデータ信号
は、シリアルデータアウト（図６のレジスタｎのＳＤ出
力）を含んでおり、まず、この値をバスインタフェース
１１１に接続された外部メモリ（図示せず）に保存す
る。次に、ステートコントローラ１１５は、クロックＣ
Ｐを“Ｈ”に固定し、クロックＡとＢを使って、直列接
続されたレジスタの保持データをシフトする。即ち、レ
ジスタ（ｉ−１）の値をレジスタ（ｉ）に移す（ｉは１
ないしｎ）。この動作を必要回数繰り返すことによっ
て、直列接続されたレジスタの値をすべて外部メモリに
保存する。

【００５１】以上の動作によって、すべてのレジスタの
保持データを退避し終えた後、マイクロプロセッサはＨ
ＡＬＴ状態に入り、それを示すＨＡＬＴ信号をバスイン
タフェース１１１を介して外部に出力する。このＨＡＬ
Ｔ信号を外部回路で検出すれば、装置の電源を切断し、
装置を停止させることができる。

【００５２】装置に電源が再投入されると、マイクロプ
ロセサはレジスタ退避時と同様な手法を用いて外部メモ
リに退避されていたデータを、レジスタ１２１のＳＩ入
力に順次供給し、シフトレジスタ内を順次転送させる。
すべてのレジスタにデータが復帰すると、レジューム動
作を終了し、通常動作に復帰する。

【００５３】

【発明の効果】以上詳述したように本発明によれば、集
積回路のスキャン方式のテスト回路として使用されるス
キャンパスを利用して、電源中断時に内部状態データを
確実に退避させ、かつ電源復帰時に内部状態データを集
積回路に復帰させることができる。したがって、多数の
各種レジスタが設けられた集積回路の内部状態データ
を、高速かつ確実に退避させることが可能となるため、
集積回路のデータを確実に保護することができる。ま
た、複数の内部状態を保持すれば、複数のタスクから１
つのＬＳＩをアクセスすることが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る集積回路のデータ
保護装置の構成を示すブロック図。

【図２】本発明の第２の実施例に係る集積回路のデータ
保護装置の構成を示すブロック図。

【図３】第１の実施例の動作を説明するためのフローチ
ャート。

【図４】第２の実施例の動作を説明するためのフローチ
ャート。

【図５】本発明の第３の実施例に係る集積回路の構成を
示すブロック図。

【図６】図５に示す集積回路のレジスタの構成を示すブ
ロック図。

【図７】第６に示すレジスタの動作を説明するためのタ
イミングチャート。

【図８】第６に示すレジスタの動作を説明するための
図。

【符号の説明】

２…集積回路（ＬＳＩ）、３…外部メモリ、４，９…カ
ウンタ、Ｒ1 〜Ｒn …レジスタ、１１１…バスインター
フェース、１１２…命令バッファ、１１３…デコーダ、
１１４…実行ユニット、１１５…ステートコントロー
ラ、１１６…インタフェース用信号、１２１…レジス
タ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】スキャンパスを形成するように接続された
   複数のレジスタと、 外部信号に応答し、データ退避モード時に、前記複数の
   レジスタにスキャンパスを形成させ、形成されたスキャ
   ンパスを介して各レジスタの保持データを外部に読み出
   すデータ退避手段と、 外部信号に応答し、データ復帰モード時に、前記複数の
   レジスタにスキャンパスを形成させ、形成されたスキャ
   ンパスを介して退避していたデータをもとのレジスタに
   復帰させるデータ復帰手段、を具備したことを特徴とす
   る集積回路。
2. 【請求項２】データ退避モード時に、集積回路内の複数
   のレジスタにスキャンパスを形成させ、形成されたスキ
   ャンパスを介して各レジスタの保持データを外部に読み
   出し、読みだしたデータを保護用メモリに保存するデー
   タ退避工程と、 データ復帰モード時に、前記保護用の保存データを読み
   出すと共に前記複数のレジスタにスキャンパスを形成さ
   せ、形成されたスキャンパスを介して退避していたデー
   タをもとのレジスタに復帰させるデータ復帰工程、を具
   備したことを特徴とする集積回路の内部レジスタの保持
   データの退避・復帰方法。
3. 【請求項３】 集積回路の内部に構成されるスキャンパ
   スを使用して回路テストを行なうスキャン方式を利用す
   る集積回路のデータ保護装置において、 データ退避モード時に前記集積回路の内部状態データを
   格納するデータ保護用メモリ手段と、 前記集積回路に対する所定のビット幅のデータの入出力
   を行なうためのデータ入出力手段と、 前記データ退避モード時に、前記スキャンパスを通じて
   読出された前記内部状態データを前記所定のビット幅の
   データに直列／並列変換し、前記データ入出力手段を通
   じて前記データ保護用メモリ手段に格納するデータ退避
   手段と、 データ復帰モード時に、前記データ保護用メモリ手段か
   ら前記内部状態データを読出して前記データ入出力手段
   から入力し、前記所定のビット幅のデータを直列の前記
   内部状態データに変換して前記スキャンパスを通じて復
   帰するデータ復帰手段とを具備したことを特徴とする集
   積回路のデータ保護装置。
4. 【請求項４】 集積回路の内部に構成されるスキャンパ
   スを使用して回路テストを行なうスキャン方式を利用す
   る集積回路のデータ保護方法において、 データ退避モード時に前記集積回路の内部状態データを
   データ保護用メモリ手段に記憶するステップと、 前記集積回路に対する所定のビット幅のデータの入出力
   を行なうステップと、 前記データ退避モード時に、前記スキャンパスを通じて
   読出された前記内部状態データを前記所定のビット幅の
   データに直列／並列変換し、前記データ保護用メモリ手
   段に記憶して退避するステップと、 データ復帰モード時に、前記データ保護用メモリ手段か
   ら前記内部状態データを読出しし、前記所定のビット幅
   のデータを直列の前記内部状態データに変換して前記ス
   キャンパスを通じて復帰するステップとからなることを
   特徴とするデータ保護方法。