JPH0651277A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH0651277A JPH0651277A JP20763192A JP20763192A JPH0651277A JP H0651277 A JPH0651277 A JP H0651277A JP 20763192 A JP20763192 A JP 20763192A JP 20763192 A JP20763192 A JP 20763192A JP H0651277 A JPH0651277 A JP H0651277A
- Authority
- JP
- Japan
- Prior art keywords
- vgg
- liquid crystal
- crystal display
- line
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 28
- 239000011159 matrix material Substances 0.000 title description 6
- 238000005070 sampling Methods 0.000 abstract description 2
- 238000007599 discharging Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【構成】スイッチング素子を各画素ごとに配してなる液
晶表示装置において、スイッチング素子に駆動電圧を供
給する経路途中に放電抵抗を設ける。 【効果】電源ＯＦＦ時に、特定のスイッチング素子に長
時間にわたって直流電圧が印加されることを防止し、ス
イッチング素子の特性の変動による表示ムラの発生を抑
えることができる。
晶表示装置において、スイッチング素子に駆動電圧を供
給する経路途中に放電抵抗を設ける。 【効果】電源ＯＦＦ時に、特定のスイッチング素子に長
時間にわたって直流電圧が印加されることを防止し、ス
イッチング素子の特性の変動による表示ムラの発生を抑
えることができる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に係り、特
に各画素毎にスイッチング素子を設けてなるアクティブ
マトリクス型液晶表示装置に関する。
に各画素毎にスイッチング素子を設けてなるアクティブ
マトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置
は、各画素毎に設けられたスイッチング素子によって画
素電極の制御を行うため、高密度、高精細な画像表示を
得ることができる。以下に、従来のアクティブマトリク
ス型液晶表示装置について説明する。
は、各画素毎に設けられたスイッチング素子によって画
素電極の制御を行うため、高密度、高精細な画像表示を
得ることができる。以下に、従来のアクティブマトリク
ス型液晶表示装置について説明する。
【０００３】図４は、アクティブマトリクス液晶表示装
置の基本構成を示す等価回路図である。即ち、アレイ基
板上には、走査線４０及び信号線４１がマトリクス状に
形成され、その各々の交点部分には、薄膜トランジスタ
からなるスイッチング素子（以下、ＴＦＴと称する）４
２を介して画素電極４３が接続されている。ＴＦＴ４２
のゲート電極は走査線４０に接続され、ドレイン電極は
信号線４１に接続されている。また、ソース電極は画素
電極４３に接続されている。一方、対向基板上には、対
向電極４４が全面に形成されており、この対向電極４４
と画素電極４３との間に液晶層４５が挾持されている。
置の基本構成を示す等価回路図である。即ち、アレイ基
板上には、走査線４０及び信号線４１がマトリクス状に
形成され、その各々の交点部分には、薄膜トランジスタ
からなるスイッチング素子（以下、ＴＦＴと称する）４
２を介して画素電極４３が接続されている。ＴＦＴ４２
のゲート電極は走査線４０に接続され、ドレイン電極は
信号線４１に接続されている。また、ソース電極は画素
電極４３に接続されている。一方、対向基板上には、対
向電極４４が全面に形成されており、この対向電極４４
と画素電極４３との間に液晶層４５が挾持されている。
【０００４】次に、従来の液晶表示装置の駆動方法を説
明する。走査線４９にロウドライバ４６から送られる所
定の選択電圧ＶGGが印加されると、ＴＦＴ４２が導通状
態となり、画素電極４３にはカラムドライバ４７から送
られる映像信号が書き込まれる。そして、走査線４０に
非選択電圧が印加されると、ＴＦＴ４２は非導通状態と
なり、次に選択電圧が印加されるまでの期間、画素電極
４３は書き込まれた電位を保持する。一方、対向電極４
４は所定の電位に設定されており、画素電極４３と対向
電極４４との電位差に応じて液晶層４５の透過率が変化
し、表示が行われる。
明する。走査線４９にロウドライバ４６から送られる所
定の選択電圧ＶGGが印加されると、ＴＦＴ４２が導通状
態となり、画素電極４３にはカラムドライバ４７から送
られる映像信号が書き込まれる。そして、走査線４０に
非選択電圧が印加されると、ＴＦＴ４２は非導通状態と
なり、次に選択電圧が印加されるまでの期間、画素電極
４３は書き込まれた電位を保持する。一方、対向電極４
４は所定の電位に設定されており、画素電極４３と対向
電極４４との電位差に応じて液晶層４５の透過率が変化
し、表示が行われる。
【０００５】図５は、従来の液晶表示装置の駆動回路の
一例を示す。制御回路５１内部には、外部入力電圧に基
づいて、画素部のＴＦＴ素子駆動電圧ＶGG及び回路の動
作電圧ＶDDを発生する電源回路５２が設けられている。
駆動電圧ＶGG及び動作電圧ＶDDは、それぞれフィルタ５
３、平滑化コンデンサ５４などを介してロウドライバ５
７に送られる。
一例を示す。制御回路５１内部には、外部入力電圧に基
づいて、画素部のＴＦＴ素子駆動電圧ＶGG及び回路の動
作電圧ＶDDを発生する電源回路５２が設けられている。
駆動電圧ＶGG及び動作電圧ＶDDは、それぞれフィルタ５
３、平滑化コンデンサ５４などを介してロウドライバ５
７に送られる。
【０００６】ＶGGは画素部分のＴＦＴのスイッチングを
するための電圧であり、通常基準電位に対して２０〜２
５Ｖの電圧に設定される。一方ＶDDは駆動回路素子の動
作電圧であり、通常５Ｖ程度の電圧に設定される。
するための電圧であり、通常基準電位に対して２０〜２
５Ｖの電圧に設定される。一方ＶDDは駆動回路素子の動
作電圧であり、通常５Ｖ程度の電圧に設定される。
【０００７】
【発明が解決しようとする課題】ところで、従来の液晶
表示装置では、電源投入時に黒いスジ状の表示欠陥が生
じるという問題があった。特にこの表示欠陥が特定の表
示ラインにおいて発生した場合、著しく表示品位を損な
うこととなってしまう。本発明は、このような表示欠陥
を解消し、表示品位の高い液晶表示装置を得ることを目
的とする。
表示装置では、電源投入時に黒いスジ状の表示欠陥が生
じるという問題があった。特にこの表示欠陥が特定の表
示ラインにおいて発生した場合、著しく表示品位を損な
うこととなってしまう。本発明は、このような表示欠陥
を解消し、表示品位の高い液晶表示装置を得ることを目
的とする。
【０００８】
【課題を解決するための手段】本発明は、このような課
題を解決するために、各画素毎にトランジスタからなる
スイッチング素子を配してなる液晶パネルと、この液晶
パネルに対しスイッチング素子駆動電圧及び回路動作電
圧を供給する制御回路と、スイッチング素子を制御する
ためのロウドライバとを具備する液晶表示装置におい
て、制御回路の電源ＯＦＦ時に前記ロウドライバに入力
されるスイッチング素子駆動電圧が速やかに立ち下げら
れる液晶表示装置を用いる。さらには、制御回路からロ
ウドライバに入力されるスイッチング素子駆動電圧経路
途中に、放電用の抵抗素子を設けた液晶表示装置を用い
る。
題を解決するために、各画素毎にトランジスタからなる
スイッチング素子を配してなる液晶パネルと、この液晶
パネルに対しスイッチング素子駆動電圧及び回路動作電
圧を供給する制御回路と、スイッチング素子を制御する
ためのロウドライバとを具備する液晶表示装置におい
て、制御回路の電源ＯＦＦ時に前記ロウドライバに入力
されるスイッチング素子駆動電圧が速やかに立ち下げら
れる液晶表示装置を用いる。さらには、制御回路からロ
ウドライバに入力されるスイッチング素子駆動電圧経路
途中に、放電用の抵抗素子を設けた液晶表示装置を用い
る。
【０００９】
【作用】発明者らは、上述の課題について鋭意検討を進
めた結果、以下のことを見いだした。即ち、駆動電圧Ｖ
GGは、画素部のＴＦＴ素子を駆動するための電圧であ
る。したがって、このＶGGをロウドライバに入力するた
めの途中経路での内部負荷は、基本的に図示するような
フィルタ及び平滑化コンデンサなどの整流素子にとどま
る。このため、ＶGGの経路における電力消費は数十μＡ
と極めて少なく、例えば平滑化コンデンサなどに蓄えら
れた電圧は、数十分程度かかって、極めて緩慢に放電さ
れる。このような電圧が、画素部のＴＦＴに直流的に印
加されることによって、ＴＦＴの電流−電圧特性に変動
が生じてしまう。この理由は明らかでないが、ＴＦＴ素
子あるいはアレイ基板に直流電圧が長時間印加されるこ
とによって、帯電現象が生じることが原因であると考え
られる。このようにしてＴＦＴの特性が変動すると、画
素電極に不要な映像信号が印加されてしまい、黒すじな
どの表示不良が発生する。
めた結果、以下のことを見いだした。即ち、駆動電圧Ｖ
GGは、画素部のＴＦＴ素子を駆動するための電圧であ
る。したがって、このＶGGをロウドライバに入力するた
めの途中経路での内部負荷は、基本的に図示するような
フィルタ及び平滑化コンデンサなどの整流素子にとどま
る。このため、ＶGGの経路における電力消費は数十μＡ
と極めて少なく、例えば平滑化コンデンサなどに蓄えら
れた電圧は、数十分程度かかって、極めて緩慢に放電さ
れる。このような電圧が、画素部のＴＦＴに直流的に印
加されることによって、ＴＦＴの電流−電圧特性に変動
が生じてしまう。この理由は明らかでないが、ＴＦＴ素
子あるいはアレイ基板に直流電圧が長時間印加されるこ
とによって、帯電現象が生じることが原因であると考え
られる。このようにしてＴＦＴの特性が変動すると、画
素電極に不要な映像信号が印加されてしまい、黒すじな
どの表示不良が発生する。
【００１０】本発明の液晶表示装置においては、電源Ｏ
ＦＦ時、回路内部に蓄積された電荷を放電し、画素部の
ＴＦＴ素子に対し、直流電圧が長時間印加されることを
防ぐことができる。
ＦＦ時、回路内部に蓄積された電荷を放電し、画素部の
ＴＦＴ素子に対し、直流電圧が長時間印加されることを
防ぐことができる。
【００１１】
（実施例１）以下に、本発明の一実施例を説明する。図
１は、本実施例における液晶表示装置の駆動回路を示
す。
１は、本実施例における液晶表示装置の駆動回路を示
す。
【００１２】ディスプレイモジュール６は、液晶パネル
の駆動回路であり、画素部のＴＦＴを駆動するためのロ
ウドライバ及び映像信号を制御するためのカラムドライ
バなどから構成される。
の駆動回路であり、画素部のＴＦＴを駆動するためのロ
ウドライバ及び映像信号を制御するためのカラムドライ
バなどから構成される。
【００１３】電源回路２は、外部入力電圧に基づいて画
素部のＴＦＴ素子駆動電圧ＶGG及び駆動回路の動作電圧
ＶDDを発生させる回路であり、例えばＤＣ−ＤＣコンバ
ータで構成される。駆動電圧ＶGGは、ＶGGライン８を介
してディスプレイモジュール６内部のロウドライバに入
力される。
素部のＴＦＴ素子駆動電圧ＶGG及び駆動回路の動作電圧
ＶDDを発生させる回路であり、例えばＤＣ−ＤＣコンバ
ータで構成される。駆動電圧ＶGGは、ＶGGライン８を介
してディスプレイモジュール６内部のロウドライバに入
力される。
【００１４】ロウドライバの具体的な構成の一例を図２
に示す。即ち、データライン１３からは、駆動電圧ＶGG
が入力される。各走査線１５には、アナログスイッチ１
１が設けられており、シフトレジスタ１０から送られる
サンプリングパルスに基づいてＶGGを選択し、走査線に
出力する。
に示す。即ち、データライン１３からは、駆動電圧ＶGG
が入力される。各走査線１５には、アナログスイッチ１
１が設けられており、シフトレジスタ１０から送られる
サンプリングパルスに基づいてＶGGを選択し、走査線に
出力する。
【００１５】本実施例では、ディスプレイモジュール６
内部において、データライン１３は、抵抗素子１４を介
して基準電位、例えばＧＮＤレベルに接続される。抵抗
素子１４としては、１００ＫΩ〜１ＭΩの高抵抗素子を
用いることができる。このような抵抗素子を用いること
によって、動作時には、ＴＦＴ素子は通常の動作を行う
とともに、電源ＯＦＦ時に発生する従来の問題点を解決
することができる。
内部において、データライン１３は、抵抗素子１４を介
して基準電位、例えばＧＮＤレベルに接続される。抵抗
素子１４としては、１００ＫΩ〜１ＭΩの高抵抗素子を
用いることができる。このような抵抗素子を用いること
によって、動作時には、ＴＦＴ素子は通常の動作を行う
とともに、電源ＯＦＦ時に発生する従来の問題点を解決
することができる。
【００１６】即ち、例えば特定のアナログスイッチ１１
がＶGG側に接続された状態で電源ＯＦＦとなったときで
も、制御回路１内部のＶGG経路に蓄積された電荷は、抵
抗素子１４を介して放電される。このため、特定の走査
線に長時間にわたって直流電圧が印加されることを防止
することができる。したがって、ＴＦＴ素子の電流−電
圧特性の変動を抑え、電源投入時の黒すじなどの表示不
良の発生を抑えることができる。
がＶGG側に接続された状態で電源ＯＦＦとなったときで
も、制御回路１内部のＶGG経路に蓄積された電荷は、抵
抗素子１４を介して放電される。このため、特定の走査
線に長時間にわたって直流電圧が印加されることを防止
することができる。したがって、ＴＦＴ素子の電流−電
圧特性の変動を抑え、電源投入時の黒すじなどの表示不
良の発生を抑えることができる。
【００１７】尚上述の実施例では、ＶGGをロウドライバ
に入力するための途中経路に蓄積された電荷を放電させ
るために、抵抗素子１４を介してデータライン１３を基
準電位と接続したが、この方法に限られるものではな
い。以下に、本発明の他の実施例を説明する。 （実施例２）
に入力するための途中経路に蓄積された電荷を放電させ
るために、抵抗素子１４を介してデータライン１３を基
準電位と接続したが、この方法に限られるものではな
い。以下に、本発明の他の実施例を説明する。 （実施例２）
【００１８】図３に、本実施例におけるディスプレイモ
ジュールの回路図を示す。即ち、制御回路から入力され
たＶGGは、トランジスタＱ１を介してロウドライバ２０
側に入力されるとともに、抵抗素子Ｒ１を介して基準電
位に接続される。
ジュールの回路図を示す。即ち、制御回路から入力され
たＶGGは、トランジスタＱ１を介してロウドライバ２０
側に入力されるとともに、抵抗素子Ｒ１を介して基準電
位に接続される。
【００１９】一方、制御回路から入力されるＶDDは、駆
動回路素子の動作電圧である。ＶDDライン側では、回路
内部での消費電力が大きいために、ＶGGライン８側と比
較して電源ＯＦＦ時、急峻に電位が立ち下がる。このと
き、ＶDDライン９に接続されたトランジスタＱ２からト
ランジスタＱ１に供給される電位はＶGG電位となり、ト
ランジスタＱ１がＯＦＦ状態となることによって、ロウ
ドライバ２０とＶGGラインとは電気的に遮断された状態
となる。
動回路素子の動作電圧である。ＶDDライン側では、回路
内部での消費電力が大きいために、ＶGGライン８側と比
較して電源ＯＦＦ時、急峻に電位が立ち下がる。このと
き、ＶDDライン９に接続されたトランジスタＱ２からト
ランジスタＱ１に供給される電位はＶGG電位となり、ト
ランジスタＱ１がＯＦＦ状態となることによって、ロウ
ドライバ２０とＶGGラインとは電気的に遮断された状態
となる。
【００２０】即ち本実施例においては、駆動回路の動作
電圧ＶDDの立ち下がりによって、ロウドライバ２０をＶ
GGライン８から遮断するために、画素部のＴＦＴ素子に
長時間直流電位が印加されることを防ぐことができる。
電圧ＶDDの立ち下がりによって、ロウドライバ２０をＶ
GGライン８から遮断するために、画素部のＴＦＴ素子に
長時間直流電位が印加されることを防ぐことができる。
【００２１】さらに、このような構成を用いることによ
って、次のような効果が得られる。即ち、電源ＯＮ時に
駆動回路の動作電圧ＶDDのロウドライバへの入力がＶGG
よりも遅れると、ロウドライバに瞬時的な誤動作が生
じ、特定ラインへＶGG電位が供給されることによって、
ＴＦＴの特性劣化が生じてしまうおそれがある。
って、次のような効果が得られる。即ち、電源ＯＮ時に
駆動回路の動作電圧ＶDDのロウドライバへの入力がＶGG
よりも遅れると、ロウドライバに瞬時的な誤動作が生
じ、特定ラインへＶGG電位が供給されることによって、
ＴＦＴの特性劣化が生じてしまうおそれがある。
【００２２】本実施例では、電源ＯＮ時ＶDDが印加され
ることによって、ロウドライバ２０がＶGGラインと接続
されるために、ＶDDの入力がＶGGより遅れることはな
い。このため、ロウドライバＩＣの誤動作により特定走
査ラインへＶGG電位が供給されるという問題を解消でき
る。
ることによって、ロウドライバ２０がＶGGラインと接続
されるために、ＶDDの入力がＶGGより遅れることはな
い。このため、ロウドライバＩＣの誤動作により特定走
査ラインへＶGG電位が供給されるという問題を解消でき
る。
【００２３】
【発明の効果】以上詳述したように、本発明の液晶表示
装置においては、電源ＯＦＦ時に、回路内部に蓄積され
ていた電荷によって、ロウドライバに長時間にわたって
直流電位が印加されることを防ぐことができる。このた
め、画素部のＴＦＴ素子の電流−電圧に変動が生じるこ
とを防止し、黒すじなどの表示不良の発生を抑制するこ
とができる。
装置においては、電源ＯＦＦ時に、回路内部に蓄積され
ていた電荷によって、ロウドライバに長時間にわたって
直流電位が印加されることを防ぐことができる。このた
め、画素部のＴＦＴ素子の電流−電圧に変動が生じるこ
とを防止し、黒すじなどの表示不良の発生を抑制するこ
とができる。
【図１】本発明の液晶表示装置の駆動回路を示す回路図
である。
である。
【図２】本発明の一実施例における駆動回路の一部を示
す回路図である。
す回路図である。
【図３】本発明の他の実施例における駆動回路の一部を
示す回路図である。
示す回路図である。
【図４】液晶表示装置の一画素の基本構造を示す断面図
である。
である。
【図５】従来の液晶表示装置を示す回路図である。
１…制御回路 ２…電源回路 ５…内部負荷 ６…ディスプレイモジュール １４…抵抗素子
Claims (1)
- 【請求項１】各画素毎にトランジスタからなるスイッチ
ング素子を配してなる液晶パネルと、前記液晶パネルに
対しスイッチング素子駆動電圧及び回路動作電圧を供給
する制御回路と、スイッチング素子を制御するためのロ
ウドライバとを具備する液晶表示装置において、 前記制御回路の電源ＯＦＦ時に前記ロウドライバに入力
されるスイッチング素子駆動電圧が速やかに立ち下げら
れることを特徴とするアクティブマトリクス型液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20763192A JPH0651277A (ja) | 1992-08-04 | 1992-08-04 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20763192A JPH0651277A (ja) | 1992-08-04 | 1992-08-04 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651277A true JPH0651277A (ja) | 1994-02-25 |
Family
ID=16542997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20763192A Pending JPH0651277A (ja) | 1992-08-04 | 1992-08-04 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0651277A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP2008299025A (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corp | 自発光型表示器及び自発光型表示器を備えた携帯電子機器 |
| JP2009157031A (ja) * | 2007-12-26 | 2009-07-16 | Epson Imaging Devices Corp | 電気光学装置及びその電気光学装置を備えた電子機器 |
-
1992
- 1992-08-04 JP JP20763192A patent/JPH0651277A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189714A (ja) * | 2005-01-07 | 2006-07-20 | Casio Comput Co Ltd | 表示駆動装置及び表示装置並びにその駆動制御方法 |
| JP2008299025A (ja) * | 2007-05-30 | 2008-12-11 | Kyocera Corp | 自発光型表示器及び自発光型表示器を備えた携帯電子機器 |
| JP2009157031A (ja) * | 2007-12-26 | 2009-07-16 | Epson Imaging Devices Corp | 電気光学装置及びその電気光学装置を備えた電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0764932B1 (en) | A screen clearing circuit, a liquid crystal display device having the same and a method of driving the same | |
| KR100345260B1 (ko) | 동일 극성의 엠아이에스 트랜지스터를 사용한 시프트 레지스터 | |
| EP1362339B1 (en) | Low-power organic light emitting diode pixel circuit | |
| US8390552B2 (en) | Display device, and circuit and method for driving the same | |
| US7698573B2 (en) | Power source apparatus for display and image display apparatus | |
| US8111221B2 (en) | Display panel device and control method thereof | |
| US6724359B2 (en) | Electronic device and method for driving the same | |
| US20090009459A1 (en) | Display Device and Method for Driving Same | |
| US7019735B2 (en) | Pumping circuit and flat panel display device | |
| EP0881622A1 (en) | Power-off screen clearing circuit for active matrix liquid crystal display | |
| JP4180743B2 (ja) | 液晶表示装置 | |
| US6917236B2 (en) | Method and apparatus for level shifting | |
| US20020080109A1 (en) | Active matrix substrate, display device and method for driving the display device | |
| US20020130827A1 (en) | Device for controlling a matrix display cell | |
| US6232949B1 (en) | Passive matrix LCD with drive circuits at both ends of the scan electrode applying equal amplitude voltage waveforms simultaneously to each end | |
| KR20050018749A (ko) | 디스플레이 및 디스플레이 구동 방법 | |
| US20040066474A1 (en) | Liquid crystal display apparatus | |
| JPH0651277A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0572995A (ja) | 液晶表示装置 | |
| KR100760929B1 (ko) | 액정표시장치의 공통 전압 조절회로 | |
| JP2003122311A (ja) | 画像表示パネルの放電方法、画像表示パネルの放電装置、画像表示パネル、画像表示装置 | |
| JPH0513320B2 (ja) | ||
| JP2005017934A (ja) | 表示装置 | |
| JP2000029436A (ja) | 液晶駆動装置 | |
| JP3364949B2 (ja) | 液晶表示装置、及び情報処理装置 |