JPH0650787Y2 - Ｉｃ試験用入出力回路 - Google Patents
Ｉｃ試験用入出力回路Info
- Publication number
- JPH0650787Y2 JPH0650787Y2 JP16604587U JP16604587U JPH0650787Y2 JP H0650787 Y2 JPH0650787 Y2 JP H0650787Y2 JP 16604587 U JP16604587 U JP 16604587U JP 16604587 U JP16604587 U JP 16604587U JP H0650787 Y2 JPH0650787 Y2 JP H0650787Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- switch
- driver
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は被試験IC素子へ試験信号を供給し、また被試
験IC素子の試験出力を取込むIC試験用入出力回路に関す
る。
験IC素子の試験出力を取込むIC試験用入出力回路に関す
る。
「従来の技術」 従来のIC試験用入出力回路は第６図に示すように構成さ
れていた。テストプロセッサから任意波形データが制御
部11を通じて波形メモリ12に一旦格納され、その波形メ
モリ12は読み出されてDA変換器13でアナログ信号に変換
され、そのアナログ信号はローパスフイルタ14で整形さ
れ、更にピンエレクトロニクス15により設定振幅とされ
て出力され、これより被試験IC素子へ供給される。被試
験IC素子の出力はピンエレクトロニクス16により所定の
振幅に正規化され、ローパスフイルタ17を通過した後、
AD変換器18でデジタル信号に変換されてバッファメモリ
19に一旦格納され、制御部21を通じてバッファメモリ19
が読み出されテストプロセッサで解析される。
れていた。テストプロセッサから任意波形データが制御
部11を通じて波形メモリ12に一旦格納され、その波形メ
モリ12は読み出されてDA変換器13でアナログ信号に変換
され、そのアナログ信号はローパスフイルタ14で整形さ
れ、更にピンエレクトロニクス15により設定振幅とされ
て出力され、これより被試験IC素子へ供給される。被試
験IC素子の出力はピンエレクトロニクス16により所定の
振幅に正規化され、ローパスフイルタ17を通過した後、
AD変換器18でデジタル信号に変換されてバッファメモリ
19に一旦格納され、制御部21を通じてバッファメモリ19
が読み出されテストプロセッサで解析される。
このアナログの入出力回路は高機能であるが高価なもの
となるため、数チャネル分しか用意してなく、切替リレ
ーにより切替えてIC素子の各端子へ信号を入力し、又は
信号を取込んでいたためリレーの制御が複雑となってい
た。
となるため、数チャネル分しか用意してなく、切替リレ
ーにより切替えてIC素子の各端子へ信号を入力し、又は
信号を取込んでいたためリレーの制御が複雑となってい
た。
「問題点を解決するための手段」 この考案によれば入出力端子がコンパレータの一方の入
力側に接続され、そのコンパレータの他方の入力側に対
し、第１スイッチを通じて基準レベルが与えられる。２
値信号が入力されるドライバの出力は積分器で積分さ
れ、そのドライバの出力側は第２スイッチを通じて入出
力端子と接続され、積分器の出力側はコンパレータの他
方の入力側に第３スイッチを通じて接続される。
力側に接続され、そのコンパレータの他方の入力側に対
し、第１スイッチを通じて基準レベルが与えられる。２
値信号が入力されるドライバの出力は積分器で積分さ
れ、そのドライバの出力側は第２スイッチを通じて入出
力端子と接続され、積分器の出力側はコンパレータの他
方の入力側に第３スイッチを通じて接続される。
第１スイッチをオンにすればコンパレータよりデジタル
入力を取込むことができ、第２スイッチをオンにすれば
ドライバよりデジタル信号を出力することができる。第
３スイッチをオンにすればコンパレータで入力信号と積
分器の出力とが比較され、入力信号をデジタル信号に変
換して取込むことができる。
入力を取込むことができ、第２スイッチをオンにすれば
ドライバよりデジタル信号を出力することができる。第
３スイッチをオンにすればコンパレータで入力信号と積
分器の出力とが比較され、入力信号をデジタル信号に変
換して取込むことができる。
「実施例」 第１図にこの考案の実施例を示す。入出力端子23はコン
パレータ24の一方の入力側に接続され、コンパレータ24
の出力側は制御回路25に接続される。制御回路25からの
基準レベルが第１スイッチ26を通じてコンパレータ24の
他方の入力側へ供給される。この基準レベルはデジタル
信号の高レベル、低レベルに対する基準を与えるもので
ある。
パレータ24の一方の入力側に接続され、コンパレータ24
の出力側は制御回路25に接続される。制御回路25からの
基準レベルが第１スイッチ26を通じてコンパレータ24の
他方の入力側へ供給される。この基準レベルはデジタル
信号の高レベル、低レベルに対する基準を与えるもので
ある。
制御回路25から２値信号がドライバ27に供給され、ドラ
イバ27の出力側は第２スイッチ28を通じて入出力端子23
と接続される。ドライバ27の出力は積分器29で積分さ
れ、積分器29の出力側は第３スイッチ31を通じてコンパ
レータ24の他方の入力側に接続されると共に第４スイッ
チ32を通じて入出力端子23に接続される。
イバ27の出力側は第２スイッチ28を通じて入出力端子23
と接続される。ドライバ27の出力は積分器29で積分さ
れ、積分器29の出力側は第３スイッチ31を通じてコンパ
レータ24の他方の入力側に接続されると共に第４スイッ
チ32を通じて入出力端子23に接続される。
第１乃至第４スイッチ26、28、31、32中の第１スイッチ
26のみをオンにすればコンパレータ24に制御回路25から
基準レベルが与えられ、従って入出力端子23から入力さ
れたデジタル信号はコンパレータ24で高レベルか低レベ
ルかの判定がなされて制御回路25に取込まれる。
26のみをオンにすればコンパレータ24に制御回路25から
基準レベルが与えられ、従って入出力端子23から入力さ
れたデジタル信号はコンパレータ24で高レベルか低レベ
ルかの判定がなされて制御回路25に取込まれる。
第２スイッチ28のみをオンにすると、制御回路25からド
ライバ27に与えられた２値信号がデジタル試験信号とし
て入出力端子23へ出力される。
ライバ27に与えられた２値信号がデジタル試験信号とし
て入出力端子23へ出力される。
第３スイッチ31のみをオンにすると第２図に示す接続状
態になる。この接続状態で制御回路25はデルタ変調方式
で入出力端子23からのアナログ信号がデジタル信号に変
換される。つまりデジタル変調方式のAD変換は第３図に
示すように入力信号と１ステップ前の積分値、つまり局
部復号値との差が１ビットに量子化されることにより第
４図に示すように入力信号がデジタル信号に変換され
る。コンパレータ24が１ビット量子化回路として動作
し、ドライバ27及び積分器29が局部復号値を得る積分器
として動作し、制御回路25によりコンパレータ24の出力
が１ステップ遅らされてドライバ27へ与えられる。この
ようにして第４図に示す入力信号に対し、コンパレータ
24から第４図に示すデジタル信号が得られる。つまり入
出力端子23よりのアナログ信号がデジタル信号に変換さ
れて制御回路25に取込まれる。
態になる。この接続状態で制御回路25はデルタ変調方式
で入出力端子23からのアナログ信号がデジタル信号に変
換される。つまりデジタル変調方式のAD変換は第３図に
示すように入力信号と１ステップ前の積分値、つまり局
部復号値との差が１ビットに量子化されることにより第
４図に示すように入力信号がデジタル信号に変換され
る。コンパレータ24が１ビット量子化回路として動作
し、ドライバ27及び積分器29が局部復号値を得る積分器
として動作し、制御回路25によりコンパレータ24の出力
が１ステップ遅らされてドライバ27へ与えられる。この
ようにして第４図に示す入力信号に対し、コンパレータ
24から第４図に示すデジタル信号が得られる。つまり入
出力端子23よりのアナログ信号がデジタル信号に変換さ
れて制御回路25に取込まれる。
第４スイッチ32のみをオンにすると、制御回路25からド
ライバ27に与えられた２値信号が積分器29でアナログ信
号に変換されて入出力端子23へ出力される。つまり任意
の波形のアナログ試験信号を出力することができる。
ライバ27に与えられた２値信号が積分器29でアナログ信
号に変換されて入出力端子23へ出力される。つまり任意
の波形のアナログ試験信号を出力することができる。
第５図に示すように積分器29を構成してもよい。つまり
ドライバ27の出力でスイッチ33を切替え、ドライバ27の
出力が高レベルの時は正の電流源34を積分コンデンサ35
へ接続し、ドライバ27の出力が低レベルの時は負の電流
源36を積分コンデンサ35へ接続する。電流源34、36の電
流値は制御回路25により設定することができる。
ドライバ27の出力でスイッチ33を切替え、ドライバ27の
出力が高レベルの時は正の電流源34を積分コンデンサ35
へ接続し、ドライバ27の出力が低レベルの時は負の電流
源36を積分コンデンサ35へ接続する。電流源34、36の電
流値は制御回路25により設定することができる。
「考案の効果」 以上述べたようにコンパレータ24、ドライバ27、積分器
29とスイッチとを設けることにより、デジタル信号を入
力し、デジタル信号を出力し、アナログ信号をデジタル
信号に変換して入力することができ、頗る簡単な構成で
信号を入出力させることができる。従ってIC試験装置の
各チャネルにこの入出力回路を設けることを比較的簡単
に行うことができ、被試験IC素子の各端子にリレー制御
により切替え接続するような複雑なことをする必要はな
い。
29とスイッチとを設けることにより、デジタル信号を入
力し、デジタル信号を出力し、アナログ信号をデジタル
信号に変換して入力することができ、頗る簡単な構成で
信号を入出力させることができる。従ってIC試験装置の
各チャネルにこの入出力回路を設けることを比較的簡単
に行うことができ、被試験IC素子の各端子にリレー制御
により切替え接続するような複雑なことをする必要はな
い。
第１図はこの考案によるIC試験用入出力回路の一例を示
すブロック図、第２図は第１図の回路において第３スイ
ッチ31のみをオンとした時の接続状態を示すブロック
図、第３図はデルタ変調器を示すブロック図、第４図は
第３図の動作波形図、第５図はこの考案の他の例を示す
ブロック図、第６図は従来のIC試験用入出力回路を示す
ブロック図である。
すブロック図、第２図は第１図の回路において第３スイ
ッチ31のみをオンとした時の接続状態を示すブロック
図、第３図はデルタ変調器を示すブロック図、第４図は
第３図の動作波形図、第５図はこの考案の他の例を示す
ブロック図、第６図は従来のIC試験用入出力回路を示す
ブロック図である。
Claims (1)
- 【請求項１】入出力端子に一方の入力側が接続されたコ
ンパレータと、 そのコンパレータの他方の入力側に対し、基準レベルを
与え又はその基準レベルを切離す第１スイッチと、 ２値信号が入力されるドライバと、 そのドライバの出力側と上記入出力端子との間に接続さ
れた第２スイッチと、 上記ドライバの出力を積分する積分器と、 その積分器の出力側と上記コンパレータの他方の入力側
との間に接続された第３スイッチとを具備するIC試験用
入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604587U JPH0650787Y2 (ja) | 1987-10-28 | 1987-10-28 | Ｉｃ試験用入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16604587U JPH0650787Y2 (ja) | 1987-10-28 | 1987-10-28 | Ｉｃ試験用入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0170175U JPH0170175U (ja) | 1989-05-10 |
| JPH0650787Y2 true JPH0650787Y2 (ja) | 1994-12-21 |
Family
ID=31453079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16604587U Expired - Lifetime JPH0650787Y2 (ja) | 1987-10-28 | 1987-10-28 | Ｉｃ試験用入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650787Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001183431A (ja) * | 1999-04-06 | 2001-07-06 | Advantest Corp | 試験装置および試験方法 |
| US7102375B2 (en) * | 2004-12-23 | 2006-09-05 | Teradyne, Inc. | Pin electronics with high voltage functionality |
-
1987
- 1987-10-28 JP JP16604587U patent/JPH0650787Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0170175U (ja) | 1989-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356085B1 (en) | Method and apparatus for converting capacitance to voltage | |
| JPH05327356A (ja) | 周波数変換装置 | |
| KR840003558A (ko) | 절환캐패시터로 수행되는 델타시그마 변조기 | |
| US4649372A (en) | Analogue to digital converter | |
| JPH0477105A (ja) | 自動調整フィルタ | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPH0650787Y2 (ja) | Ｉｃ試験用入出力回路 | |
| JPS5946131B2 (ja) | 符号化回路 | |
| KR930007101A (ko) | 아날로그/디지탈변환기 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPH06318872A (ja) | Δςモジュレータ | |
| JP2734731B2 (ja) | デルタシグマ変調器 | |
| JP3503524B2 (ja) | 二値化回路 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| HK66097A (en) | Comparator circuit for an integrator | |
| JPS60180140U (ja) | アナログ・デジタル変換装置 | |
| JPS6095606U (ja) | 車載電子機器制御用マイクロコンピユ−タの入力装置 | |
| JP2580831B2 (ja) | クランプ回路 | |
| JPS58142747U (ja) | アナログ−デジタル変換装置 | |
| JPS5994439U (ja) | Ａｄ変換装置 | |
| JPH0221877U (ja) | ||
| JPS60169945U (ja) | デジタル変換装置 | |
| JPH028927A (ja) | アナログ入出力装置 | |
| JPH0559978U (ja) | デルタシグマａ／ｄ変換回路 |