JPH064696A - バーコード読取装置 - Google Patents

Abstract

(57)【要約】 【目的】バーコードシンボルの画像情報のリアルタイム
記憶を実現すること。 【構成】ＤＭＡ回路５６は、ビデオ同期信号発生部５２
にてビデオ信号変換部２６からのビデオ信号から抽出さ
れた同期信号をもとに、ビデオ信号記憶用のビデオレー
トクロックを発生させ、これを書き込みクロックとして
フレームメモリ３４に供給する。また、切り替えスイッ
チ６２を開いた状態に切り替えて、ＣＰＵ４２とアドレ
スバス及びデータバス４６とを切断する。これと同時
に、切り替えスイッチ５４を閉じた状態に切り替えて、
Ａ／Ｄ変換器３２とアドレスバス及びデータバス４６を
接続する。フレームメモリ３４には、Ａ／Ｄ変換器３２
からのディジタル画像情報が、アドレスバス及びデータ
バス４６を介して、ビデオレートで書き込まれる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像素子を用いたバー
コード読取装置に係り、特に、バーコードシンボルの画
像情報のフレームメモリへの記憶方法に関する。

【０００２】

【従来の技術】現在、日本国内に於いて、図２の（Ａ）
に示されるような１次元バーコードが種々の分野で使用
されている。この種の１次元バーコードには、ＪＡＮ／
ＵＰＣ／ＥＡＮコード，ＩＴＦコード，ＣＯＤＥ３９，
ＮＷ−７コード，ＣＯＤＥ１２８，等がある。

【０００３】また近年、１次元バーコードよりも情報量
を大としたい、さらに高密度のバーコードを使用したい
という要求より、図２の（Ｂ）に示すような２次元バー
コードが提案されている。その主なものとしては、ＣＯ
ＤＥ１６Ｋ，ＣＯＤＥ４９，ＰＤＦ４１７，ＤＡＴＡ
ＣＯＤＥ，等がある。

【０００４】このような２次元バーコードを読み取るた
めには、２次元イメージセンサ等の撮像素子にてバーコ
ードラベルに記されたバーコードシンボルを撮像し、画
像情報として画像メモリ（フレームメモリ等）に記憶し
た後、マイクロコンピュータ等のソフトウェアによって
画像メモリの画像情報よりバーコードシンボルを認識し
て、そのバーコードシンボルの意味内容を解釈（デコー
ド）する。

【０００５】この際、２次元イメージセンサの電気的出
力は、通常、ＮＴＳＣ方式等のビデオ信号であり、この
ビデオ信号の転送クロックは、はじめから決められてい
る。ＣＣＤカメラ等では通常、１４．３１８ＭＨｚが使
用される。これに対し、ＣＰＵ等のシステムクロック
は、演算速度を速くするため、できるだけ速いクロック
が使用される。この結果、ビデオ信号の転送クロックと
ＣＰＵ等のシステムクロックは、一つの原発振器から分
周して作ることができない（作ることも可能であるが、
ＣＰＵの性能を出し切れない。例えば、ＣＰＵが３３Ｍ
Ｈｚまで使用可能であっても、一つの原発振器から分周
して作るＣＰＵ等のシステムクロックは最大で２８．６
３６ＭＨｚになってしまう）。このようにＣＰＵ等のシ
ステムクロックと速度が違うビデオ信号は、ＣＰＵでコ
ントロールできないため、このままではフレームメモリ
に書き込むことができない。そこで、ファーストインフ
ァーストアウト（ＦＩＦＯ）メモリ等のバッファメモリ
を用いて、転送レートの変換を行っている（例えば、１
フレーム分のビデオ信号をＦＩＦＯメモリに書き込み、
書き込み終わったらＣＰＵがＦＩＦＯメモリから読出
す）。

【０００６】即ち、従来のバーコード読取装置は、図３
に示すように構成されている。このバーコード読取装置
は、一般に、バーコードシンボルラベル１０を撮像する
カメラ部２０と、このカメラ部２０からの画像情報を処
理するための画像処理部３０と、画像処理部３０を制御
すると共に、バーコードシンボルの意味内容を解釈する
デコーダ部４０から成る。デコーダ部４０は、バーコー
ド読取装置とは別筐体のパーソナルコンピュータ等で構
成する場合もある。

【０００７】シンボルラベル１０には、図２の（Ｂ）に
示すような２次元バーコードのシンボルが記載されてお
り、このシンボルラベル１０を２次元イメージセンサ等
の撮像素子２２にて撮像する。撮像されたシンボルラベ
ルの電気的信号は、撮像素子用アンプ２４にて増幅され
た後、ビデオ信号変換部２６により、ＮＴＳＣ方式のビ
デオ信号に変換されて、画像処理部３０に入力される。
ここで、ビデオ信号は、例えば、１画素／６９．８ｎｓ
のビデオレートを有している。

【０００８】画像処理部３０では、入力されたビデオ信
号をアナログ／ディジタル（Ａ／Ｄ）変換器３２にてデ
ィジタル信号に変換し、このディジタル化された画像情
報はフレームメモリ３４に記憶される。実際には、ＦＩ
ＦＯメモリ３６がデコーダ部４０内のＣＰＵ４２により
起動され、上記ディジタル化された画像情報が、上記１
画素／６９．８ｎｓのビデオレートで順次このＦＩＦＯ
メモリ３６に書き込まれる。即ち、入力された画像情報
を１度ＦＩＦＯメモリ等のバッファメモリに直列データ
として記憶する。次に、ＣＰＵ４２は、クロック発生部
４４で発生されるシステムクロックに応じた速度で、Ｆ
ＩＦＯメモリ３６に記憶された直列データを読出し、ア
ドレスバス及びデータバス４６を介して、フレームメモ
リ３４に取り込む。

【０００９】次に、フレームメモリ３４への画像情報の
書き込みが終了すると、ＣＰＵ４２は、アドレスバス及
びデータバス４６を通して、画像情報をフレームメモリ
３４から読出し、シンボルラベルの意味内容の解読動作
に入る。解読動作後、目的とする文字数字等に変換さ
れ、不図示のホスト装置などに出力される。

【００１０】

【発明が解決しようとする課題】従来のバーコード読取
装置に於いては、ビデオ信号の転送クロックとＣＰＵ等
のシステムクロックとの速度が違うため、バーコードシ
ンボルの画像情報を記憶するために、図３に示すように
ＦＩＦＯメモリ３６を緩衝部分として使用している。こ
のように従来のバーコード読取装置は、画像情報をフレ
ームメモリ３４に取り込むために１度ＦＩＦＯメモリ３
６を介して画像情報を取り込むためのＦＩＦＯメモリ３
６の処理時間を要し、リアルタイム（実時間）処理での
バーコードシンボルの画像情報の記憶ができなかった。
このため、バーコードシンボルの解読時間が長くなり、
結果としてバーコード読取装置の読み取り処理時間が長
くなっていた。

【００１１】本発明は、上記の点に鑑みてなされたもの
で、短時間でのバーコード読み取りを実現するために、
バーコードシンボルの画像情報の記憶をリアルタイム
（実時間）で実現し得るバーコード読取装置を提供する
ことを目的とする。

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のバーコード読取装置は、バーコードを撮
像して画像情報を得、この画像情報を所定の転送速度で
出力する撮像手段と、前記撮像手段で得られた画像情報
を記憶するフレームメモリと、前記所定の転送速度とは
異なる速度のシステムクロック信号を発生するシステム
クロック発生手段と、前記システムクロック発生手段に
より発生されたシステムクロック信号に応じた読出し速
度で、前記フレームメモリから前記アドレスバス及びデ
ータバスを介して前記画像情報を読出し、この読出した
画像情報に対し所定の処理を行ってバーコードの情報を
デコードする制御部とを備えるバーコード読取装置であ
って、前記制御手段と前記アドレスバス及びデータバス
とを接続及び切断するためのスイッチ手段と、前記撮像
手段で得られた画像情報から前記所定の転送速度に対応
する同期信号を抽出する同期信号発生手段と、前記同期
信号発生手段で抽出された同期信号に基づいて前記転送
速度で、前記撮像手段で得られた画像情報をアドレスバ
ス及びデータバスを介して前記フレームメモリへ直接メ
モリアクセス（ＤＭＡ）転送すると共に、前記スイッチ
手段を制御して、前記ＤＭＡ転送時にのみ前記制御手段
と前記アドレスバス及びデータバスとの間を切断するＤ
ＭＡ転送手段とをさらに備えるようにしたことを特徴と
している。

【００１３】

【作用】即ち、本発明のバーコード読取装置によれば、
同期信号発生手段により、撮像手段で得られた画像情報
から所定の転送速度に対応する同期信号を抽出し、この
抽出された同期信号に基づいて、ＤＭＡ転送手段によっ
て、前記所定の転送速度で、撮像手段で得られた画像情
報をアドレスバス及びデータバスを介してフレームメモ
リへＤＭＡ転送する。なお、このＤＭＡ転送時には、Ｄ
ＭＡ転送手段による制御により、スイッチ手段は、制御
手段と前記アドレスバス及びデータバスとの間を切断す
る。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００１５】図１は、本発明の第１の実施例の構成を示
す図であり、従来と同様のものには図３と同一の参照番
号を付すことにより、その説明は省略する。即ち、本実
施例のバーコード読取装置は、従来の画像処理部３０の
代わりに、Ａ／Ｄ変換器３２，フレームメモリ３４，ビ
デオ同期信号発生部５２，切り替えスイッチ５４，直接
メモリアクセス（ＤＭＡ）転送回路５６で構成される画
像処理部５０を使用し、また、従来のＤＳＰ４０の代わ
りに、ＣＰＵ４２，クロック発生部４４，アドレスバス
及びデータバス４６，切り替えスイッチ６２で成るデコ
ーダ部６０を使用するものである。

【００１６】画像処理部５０のビデオ同期信号発生部５
２は、カメラ部２６より入力されるビデオ信号から同期
信号を抽出して、ＤＭＡ回路５６に供給する。切り替え
スイッチ５４は、Ａ／Ｄ変換器３２とアドレスバス及び
データバス４６とを接続及び切断するもので、通常は、
開いた状態となっている。

【００１７】デコーダ部６０の切り替えスイッチ６２
は、ＣＰＵ４２とアドレスバス及びデータバス４６とを
接続及び切断するもので、通常、ＣＰＵ４２とアドレス
バス及びデータバス４６とを接続状態にするために閉じ
た状態となっている。

【００１８】また、画像処理部５０に構成されたＤＭＡ
回路５６は、上記ビデオ同期信号発生部５２からの同期
信号をもとにビデオレートの書き込みクロック信号を作
成してフレームメモリ３４に供給し、また上記切り替え
スイッチ５４及び６２によりアドレス及びデータバス４
６とＡ／Ｄ変換器３２及びＣＰＵ４２との接続，切断を
行う切り替え制御を司り、Ａ／Ｄ変換器３２の出力デー
タを直接フレームメモリ３４に書き込む機能を有してい
る。以下、上記の構成に於ける動作を説明する。

【００１９】シンボルラベル１０には２次元バーコード
のシンボル（図２の（Ｂ））が記載されており、このシ
ンボルラベル１０を撮像素子２２にて撮像する。撮像さ
れたシンボルラベルの電気的信号は、撮像素子用アンプ
２４にて増幅される。このアナログ電気的信号は、ビデ
オ信号変換部２６にてＮＴＳＣ方式等のビデオ信号に変
換される。このＮＴＳＣ方式等のビデオ信号をＡ／Ｄ変
換器３２にてディジタル信号に変換する。さらに、この
画像情報であるＡ／Ｄ変換器３２の出力のディジタル信
号をＤＭＡ回路５６を使用して直接フレームメモリ３４
に記憶させる。直接フレームメモリ３４に記憶させるた
めに、ＣＰＵ４２は、ＤＭＡ回路５６にスタート要求信
号を与える。

【００２０】このスタート要求信号により、ＤＭＡ回路
５６は、ビデオ同期信号発生部５２にて上記ビデオ信号
変換部２６からのビデオ信号から抽出された同期信号を
もとに、ＮＴＳＣ方式等のビデオ信号記憶用のビデオレ
ートクロックを発生させ、これを書き込みクロックとし
てフレームメモリ３４に供給する。また、ＤＭＡ回路５
６は、切り替えスイッチ６２を開いた状態に切り替え
て、ＣＰＵ４２とアドレスバス及びデータバス４６とを
切断する。これにより、アドレスバス及びデータバス４
６は、フレームメモリ３４に解放される。これと同時
に、ＤＭＡ回路５６は、切り替えスイッチ５４を閉じた
状態に切り替えて、Ａ／Ｄ変換器３２とアドレスバス及
びデータバス４６を接続する。これにより、Ａ／Ｄ変換
器３２とフレームメモリ３４は、アドレスバス及びデー
タバス４６を通して接続されることとなる。従って、フ
レームメモリ３４には、Ａ／Ｄ変換器３２からのディジ
タル画像情報が、アドレスバス及びデータバス４６を介
して、ビデオレート（例えば、１画素／６９．８ｎｓ）
で書き込まれる。

【００２１】一方、フレームメモリ３４に記憶された画
像情報をＣＰＵ４２が読み取る場合には、ＤＭＡ回路５
６により、切り替えスイッチ６２は閉じた状態とされ、
切り替えスイッチ５４は開いた状態とされる。これによ
り、Ａ／Ｄ変換器３２はアドレスバス及びデータバス４
６より切断され、フレームメモリ３４とＣＰＵ４２がア
ドレス及びデータバス４６を通して接続されて、ＣＰＵ
４２はフレームメモリ３４から画像情報を受け取ること
ができるようになる。

【００２２】以上のように、本実施例では、画像情報記
憶処理に伴う専用ＦＩＦＯメモリを介した記憶動作をせ
ず、ＤＭＡ回路５６によりＡ／Ｄ変換器３２のディジタ
ル信号出力を直接フレームメモリ３４に記憶させること
ができるので、バーコードシンボルの読み取り時間の短
縮化を実現できる。

【００２３】つまり、本第１の実施例では、フレームメ
モリ３４への転送にＣＰＵ等を用いないで行うもので、
そのために、ＣＰＵ４２とは独立で働くＤＭＡ回路５６
を設ける。このＤＭＡ回路５６は、ＣＰＵ４２からスタ
ート要求を受けると動作するように構成されている。フ
レームメモリ３４への転送クロックはビデオ信号の転送
クロックで行われる。なお、このＤＭＡ回路５６による
転送は、アドレスバス及びデータバス４６を介して行う
ため、転送時はＣＰＵ４２をアドレスバス及びデータバ
ス４６から切り放す必要がある。このような構成とする
ことにより、ＦＩＦＯメモリが不要となり、リアルタイ
ムでフレームメモリ３４に書き込みが可能になる。

【００２４】上記第１の実施例は、ＣＰＵ４２と、Ａ／
Ｄ変換器３２のディジタル信号出力を直接フレームメモ
リ１１に書き込むビデオレートのクロック系統の回路と
で、アドレスバス及びデータバス４６を共用化するため
に必要とされるＣＰＵ４２とアドレスバス及びデータバ
ス４６とを切り放す方法として、ハードウェア的手法の
ＤＭＡ回路５６を使用したが、本発明はこれに限定され
るものではなく、ソフトウェア的手法を採用することも
できる。即ち、切り替えスイッチ６２は、常に閉じた状
態とする。ＣＰＵ４２は、ソフトウェアにてループ処理
を行い、Ａ／Ｄ変換器３２のディジタル信号出力を直接
フレームメモリ３４に書き込む間は、アドレスバス及び
データバス４６にアクセスしないようにする。Ａ／Ｄ変
換器３２からフレームメモリ３４に書き込みを終了した
時点で、ＤＭＡ回路５６から割り込み処理によりこのル
ープ処理を終了させ、ＣＰＵ４２がアドレスバス及びデ
ータバス４６にアクセスできるようにする。

【００２５】また、上記第１及び第２の実施例に於ける
切り替えスイッチ５４及び切り替えスイッチ６２は、機
械的に切り替えられるものでも、電気的に切り替えられ
るステートバッファ等の電気的素子であっても良い。さ
らには、上記実施例に於ける切り替えスイッチ５４及び
６２は、ＣＰＵ４２をホールド状態にすることで代替し
ても良い。なお、ＣＰＵ４２は、ＤＳＰ（Digital Sign
al Processor）を用いることにより、各種処理時間を短
くできる。

【００２６】

【発明の効果】以上詳述したように、本発明によれば、
ＣＰＵと独立したＤＭＡ回路を用いることによりＦＩＦ
Ｏメモリを介せず直接に画像情報をフレームメモリに記
憶する方法を実現できるため、記憶動作にかかる処理時
間を短縮化でき、リアルタイムに処理できる高速メモリ
転送方式のバーコード読取装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明のバーコード読取装置の第１の実施例に
係る２次元バーコード読取装置のブロック構成図であ
る。

【図２】（Ａ）は１次元バーコードシンボルの一例を示
す正面図であり、（Ｂ）は２次元バーコードシンボルの
一例を示す正面図である。

【図３】従来の２次元バーコード読取装置のブロック構
成図である。

【符号の説明】

１０…シンボルラベル、２０…カメラ部、３２…Ａ／Ｄ
変換器、３４…フレームメモリ、４２…ＣＰＵ、４４…
クロック発生部、４６…アドレスバス及びデータバス、
５０…画像処理部、５２…ビデオ同期信号発生部、５４
…切り替えスイッチ、５６…直接メモリアクセス（ＤＭ
Ａ）回路、６０…デコーダ部、６２…切り替えスイッ
チ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 バーコードを撮像して画像情報を得、こ
   の画像情報を所定の転送速度で出力する撮像手段と、前
   記撮像手段で得られた画像情報を記憶するフレームメモ
   リと、前記所定の転送速度と異なる速度のシステムクロ
   ック信号を発生するシステムクロック発生手段と、前記
   システムクロック発生手段により発生されたシステムク
   ロック信号に応じた読出し速度で、前記フレームメモリ
   から前記アドレスバス及びデータバスを介して前記画像
   情報を読出し、この読出した画像情報に対し所定の処理
   を行ってバーコードの情報をデコードする制御部とを備
   えるバーコード読取装置に於いて、 前記制御手段と前記アドレスバス及びデータバスとを接
   続及び切断するためのスイッチ手段と、 前記撮像手段で得られた画像情報から前記所定の転送速
   度に対応する同期信号を抽出する同期信号発生手段と、 前記同期信号発生手段で抽出された同期信号に基づいて
   前記転送速度で、前記撮像手段で得られた画像情報をア
   ドレスバス及びデータバスを介して前記フレームメモリ
   へ直接メモリアクセス（ＤＭＡ）転送すると共に、前記
   スイッチ手段を制御して、前記ＤＭＡ転送時にのみ前記
   制御手段と前記アドレスバス及びデータバスとの間を切
   断するＤＭＡ転送手段と、 をさらに具備してなることを特徴とするバーコード読取
   装置。