JPH0640616B2 - デイジタルフイルタ−周波数特性変換装置 - Google Patents
デイジタルフイルタ−周波数特性変換装置Info
- Publication number
- JPH0640616B2 JPH0640616B2 JP60215425A JP21542585A JPH0640616B2 JP H0640616 B2 JPH0640616 B2 JP H0640616B2 JP 60215425 A JP60215425 A JP 60215425A JP 21542585 A JP21542585 A JP 21542585A JP H0640616 B2 JPH0640616 B2 JP H0640616B2
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- digital filter
- coefficient
- interpolation calculation
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はディジタルフィルターの係数を変えずに、その
周波数特性を変換するディジタルフィルター周波数特性
変換装置に関するものである。
周波数特性を変換するディジタルフィルター周波数特性
変換装置に関するものである。
従来の技術 従来よりディジタルフィルターの周波数特性を変更する
場合、例えば低域通過フィルター折点周波数をずらす時
において、新たにディジタルフィルターの係数を計算し
直して変更する必要があった。
場合、例えば低域通過フィルター折点周波数をずらす時
において、新たにディジタルフィルターの係数を計算し
直して変更する必要があった。
発明が解決しようとする問題点 しかし、上記の様に周波数特性を変更する際に、その都
度係数を計算し直し変更していたのなら、簡単に周波数
特性を変更する事はできず、更にディジタルフィルター
の係数を乗算する乗算器の代りにＲＯＭを用いている場
合、係数変更の度にＲＯＭの内容を書き直さなければな
らないという問題点を有していた。
度係数を計算し直し変更していたのなら、簡単に周波数
特性を変更する事はできず、更にディジタルフィルター
の係数を乗算する乗算器の代りにＲＯＭを用いている場
合、係数変更の度にＲＯＭの内容を書き直さなければな
らないという問題点を有していた。
本発明はかかる点に鑑み、ディジタルフィルターの周波
数特性を変更する場合に、ディジタルフィルターの係数
を変更すること無しに周波数特性を変更させることので
きるディジタルフィルター周波数特性変換装置を提供す
ることを目的とする。
数特性を変更する場合に、ディジタルフィルターの係数
を変更すること無しに周波数特性を変更させることので
きるディジタルフィルター周波数特性変換装置を提供す
ることを目的とする。
問題点を解決するための手段 本発明は、ディジタルフィルターの周波数特性を変化さ
せる比率を設定する周波数変換係数設定手段と、この周
波数変換係数設定手段により設定された比率に従って入
力された時系列データの第１のサンプルクロックレート
を第２のサンプルクロックレートに変換する為の第１の
補間演算を行なう補間演算回路と、この第１の補間演算
に用いる係数を記憶している補間係数用ＲＯＭと、この
第１の補間演算を行なう補間演算回路の出力を入力とす
るディジタルフィルターと、このディジタルフィルター
の出力を前記第１のサンプルクロックレートに戻す為の
第２の補間演算を行なう逆補間演算回路と、この第２の
補間演算に用いる係数を記憶している逆補間係数用ＲＯ
Ｍと、上記補間演算回路、補間係数用ＲＯＭ、ディジタ
ルフィルター、逆補間演算回路を作動させる前記第２の
サンプルクロックに対応するクロックパルスを記憶して
いるクロックパルス発生用ＲＯＭと、前記補間係数用Ｒ
ＯＭと逆補間係数用ＲＯＭのアドレスを発生するＲＯＭ
アドレス発生回路とを備えたディジタルフィルター周波
数特性変換装置である。
せる比率を設定する周波数変換係数設定手段と、この周
波数変換係数設定手段により設定された比率に従って入
力された時系列データの第１のサンプルクロックレート
を第２のサンプルクロックレートに変換する為の第１の
補間演算を行なう補間演算回路と、この第１の補間演算
に用いる係数を記憶している補間係数用ＲＯＭと、この
第１の補間演算を行なう補間演算回路の出力を入力とす
るディジタルフィルターと、このディジタルフィルター
の出力を前記第１のサンプルクロックレートに戻す為の
第２の補間演算を行なう逆補間演算回路と、この第２の
補間演算に用いる係数を記憶している逆補間係数用ＲＯ
Ｍと、上記補間演算回路、補間係数用ＲＯＭ、ディジタ
ルフィルター、逆補間演算回路を作動させる前記第２の
サンプルクロックに対応するクロックパルスを記憶して
いるクロックパルス発生用ＲＯＭと、前記補間係数用Ｒ
ＯＭと逆補間係数用ＲＯＭのアドレスを発生するＲＯＭ
アドレス発生回路とを備えたディジタルフィルター周波
数特性変換装置である。
作 用 本発明は前記した構成により、補間演算回路と補間係数
用ＲＯＭにより、入力時系列信号のサンプルクロックレ
ートを自由に変換することができ、この変換された信号
をディジタルフィルターに入力するので、ディジタルフ
ィルターの周波数特性を周波数軸上で任意に圧縮又は伸
張することができる。更にディジタルフィルターよりの
出力信号のサンプルクロックレートは逆補間演算回路と
逆補間係数用ＲＯＭにより元のサンプルクロックレート
に戻される。この様にして本発明によるディジタルフィ
ルター周波数特性変換装置を用いれば、ディジタルフィ
ルターの係数を変えることなくその周波数特性を変化さ
せることができる。
用ＲＯＭにより、入力時系列信号のサンプルクロックレ
ートを自由に変換することができ、この変換された信号
をディジタルフィルターに入力するので、ディジタルフ
ィルターの周波数特性を周波数軸上で任意に圧縮又は伸
張することができる。更にディジタルフィルターよりの
出力信号のサンプルクロックレートは逆補間演算回路と
逆補間係数用ＲＯＭにより元のサンプルクロックレート
に戻される。この様にして本発明によるディジタルフィ
ルター周波数特性変換装置を用いれば、ディジタルフィ
ルターの係数を変えることなくその周波数特性を変化さ
せることができる。
実施例 第１図は本発明の第１の実施例における、ディジタルフ
ィルター周波数特性変換装置の構成図を示すものであ
る。第１図において１は入力端子、２は入力データ系列
を異なるサンプリングクロックのデータ系列に補間する
為の補間演算回路、３はディジタルフィルター、４はデ
ィジタルフィルター３の出力を元の時系列データに戻す
為、補間演算回路２と逆の補間演算を行う逆補間演算回
路、５は出力端子、６は補間演算回路２の演算に用いる
係数を記憶させてある補間係数用ＲＯＭ、７は補間回路
２，補間係数用ＲＯＭ６，ディジタルフィルター３，逆
補間演算回路４を作動させるクロックパルスを記憶して
いるクロックパルス用ROM、８は逆補間演算回路４にお
ける演算に用いる係数を記憶している逆補間係数用ＲＯ
Ｍ、９はディジタルフィルターの周波数特性を変化させ
る変化量を設定する周波数変換係数設定スイッチ、１０
は補間係数用ＲＯＭ６，逆補間係数用ＲＯＭ８のアドレ
スを、周波数変換係数設定用スイッチ９からの入力に従
って発生させるＲＯＭアドレス発生回路１０である。
ィルター周波数特性変換装置の構成図を示すものであ
る。第１図において１は入力端子、２は入力データ系列
を異なるサンプリングクロックのデータ系列に補間する
為の補間演算回路、３はディジタルフィルター、４はデ
ィジタルフィルター３の出力を元の時系列データに戻す
為、補間演算回路２と逆の補間演算を行う逆補間演算回
路、５は出力端子、６は補間演算回路２の演算に用いる
係数を記憶させてある補間係数用ＲＯＭ、７は補間回路
２，補間係数用ＲＯＭ６，ディジタルフィルター３，逆
補間演算回路４を作動させるクロックパルスを記憶して
いるクロックパルス用ROM、８は逆補間演算回路４にお
ける演算に用いる係数を記憶している逆補間係数用ＲＯ
Ｍ、９はディジタルフィルターの周波数特性を変化させ
る変化量を設定する周波数変換係数設定スイッチ、１０
は補間係数用ＲＯＭ６，逆補間係数用ＲＯＭ８のアドレ
スを、周波数変換係数設定用スイッチ９からの入力に従
って発生させるＲＯＭアドレス発生回路１０である。
以上のように構成された本実施例のディジタルフィルタ
ー周波数特性変換装置について、以下その動作を説明す
る。ディジタルフィルター３として低域フィルターを用
いる場合について説明する。この低域フィルターの周波
数特性が第２図Ａに示すように、折点周波数ｃである
とし、この折点周波数ｃを第２図Ｂに示す′c(＝Ｍ
／Ｎc)に変換するとする。以下、ＭとＮはＭ＝３，Ｎ
＝８とし、′c＝３／８cの場合について動作を説明
する。周波数変換係数設定スイッチ１により３／８を設
定すると、補間演算回路２において端子１より入力され
るサンプリングクロックscの時系列データＤ(k)を、
サンプリングクロック′sc(＝３／８sc)の時系列デ
ータＤ′(k)に変換する為の補間演算が行なわれる。こ
の補間演算に用いられる係数は補間係数用ＲＯＭ６に記
憶させておき、このＲＯＭの内容を随時読み出して用い
る。補間演算された新たな時系列データは、クロックパ
ルス発生用ＲＯＭ７よりのクロックパルスに同期して出
力される。クロックパルス発生用ＲＯＭ７から出力され
るクロックパルスは、元の時系列データＤ(k)のサンプ
リングクロックscのクロックを適当に間引く事によ
り、補間演算回路２，補間係数用ROM，ディジタルフィ
ルター３，逆補間演算回路４を′scのクロック作動さ
せているのと同等に作動させる為のクロックパルスを発
生する。
ー周波数特性変換装置について、以下その動作を説明す
る。ディジタルフィルター３として低域フィルターを用
いる場合について説明する。この低域フィルターの周波
数特性が第２図Ａに示すように、折点周波数ｃである
とし、この折点周波数ｃを第２図Ｂに示す′c(＝Ｍ
／Ｎc)に変換するとする。以下、ＭとＮはＭ＝３，Ｎ
＝８とし、′c＝３／８cの場合について動作を説明
する。周波数変換係数設定スイッチ１により３／８を設
定すると、補間演算回路２において端子１より入力され
るサンプリングクロックscの時系列データＤ(k)を、
サンプリングクロック′sc(＝３／８sc)の時系列デ
ータＤ′(k)に変換する為の補間演算が行なわれる。こ
の補間演算に用いられる係数は補間係数用ＲＯＭ６に記
憶させておき、このＲＯＭの内容を随時読み出して用い
る。補間演算された新たな時系列データは、クロックパ
ルス発生用ＲＯＭ７よりのクロックパルスに同期して出
力される。クロックパルス発生用ＲＯＭ７から出力され
るクロックパルスは、元の時系列データＤ(k)のサンプ
リングクロックscのクロックを適当に間引く事によ
り、補間演算回路２，補間係数用ROM，ディジタルフィ
ルター３，逆補間演算回路４を′scのクロック作動さ
せているのと同等に作動させる為のクロックパルスを発
生する。
ディジタルフィルター３においては、サンプリングクロ
ック′scのデータ系列Ｄ′(k)に対する演算を行うの
でその折点周波数′ｃは、データ系列Ｄ(k)（サンプ
リングクロックsc）に対する演算を行った場合の折点
周波数ｃに対してちょうど次の関係となる。
ック′scのデータ系列Ｄ′(k)に対する演算を行うの
でその折点周波数′ｃは、データ系列Ｄ(k)（サンプ
リングクロックsc）に対する演算を行った場合の折点
周波数ｃに対してちょうど次の関係となる。
′c／c=sc／′sc=Ｍ／Ｎ=３／８ …………(1) このようにディジタルフィルター３よりの出力の折点周
波数は希望する値に変更される。更に逆補間演算回路４
によりデータ系列Ｄ′(k)は、サンプリングクロック
scの元のデータ系列Ｄ(k)に変換されて端子５より出力
される。又逆補間演算回路４の演算に用いられる係数は
逆補間係数用ＲＯＭ８に記憶されており随時読み出され
て使用される。又補間係数用ＲＯＭ６のアドレスはＲＯ
Ｍアドレス発生回路１０によりＭの値に応じて発生さ
れ、クロックパルスに同期して補間係数用ＲＯＭ６へ送
られる、更に逆補間係数用ＲＯＭ８のアドレスもＲＯＭ
アドレス発生回路１０によりＭの値に応じて発生され、
データ系列Ｄ(k)のサンプリングクロックscに同期し
て逆補間係数用ＲＯＭ８へ送られる。以上の様に本実施
例によれば、入力データのサンプリングクロックを変換
する補間演算回路２及び補間係数用ＲＯＭ６と、ディジ
タルフィルター３よりの出力を元のサンプリングクロッ
クに戻す逆補間演算回路及び逆補間係数用ＲＯＭ８とデ
ィジタルフィルター３の周波数を変化させる比率と設定
する周波数変換係数設定スイッチ９を設けることによ
り、ディジタルフィルター３の係数を変えることなく、
その周波数特性を周波数変換スイッチ９に設定した値に
従って変えることができる。次に、ディジタルフィルタ
ーの周波数特性が入力データ系列のサンプリングクロッ
クscによって、周波数軸上を移動する事を第３図を用
いて説明する。第３図において１２と１３はラッチ、１
４と１６は1/4乗算器、１５は1/2乗算器、17は加算器で
ある。以上の様に構成されたディジタルフィルターは次
に示す伝達特性をもっている。
波数は希望する値に変更される。更に逆補間演算回路４
によりデータ系列Ｄ′(k)は、サンプリングクロック
scの元のデータ系列Ｄ(k)に変換されて端子５より出力
される。又逆補間演算回路４の演算に用いられる係数は
逆補間係数用ＲＯＭ８に記憶されており随時読み出され
て使用される。又補間係数用ＲＯＭ６のアドレスはＲＯ
Ｍアドレス発生回路１０によりＭの値に応じて発生さ
れ、クロックパルスに同期して補間係数用ＲＯＭ６へ送
られる、更に逆補間係数用ＲＯＭ８のアドレスもＲＯＭ
アドレス発生回路１０によりＭの値に応じて発生され、
データ系列Ｄ(k)のサンプリングクロックscに同期し
て逆補間係数用ＲＯＭ８へ送られる。以上の様に本実施
例によれば、入力データのサンプリングクロックを変換
する補間演算回路２及び補間係数用ＲＯＭ６と、ディジ
タルフィルター３よりの出力を元のサンプリングクロッ
クに戻す逆補間演算回路及び逆補間係数用ＲＯＭ８とデ
ィジタルフィルター３の周波数を変化させる比率と設定
する周波数変換係数設定スイッチ９を設けることによ
り、ディジタルフィルター３の係数を変えることなく、
その周波数特性を周波数変換スイッチ９に設定した値に
従って変えることができる。次に、ディジタルフィルタ
ーの周波数特性が入力データ系列のサンプリングクロッ
クscによって、周波数軸上を移動する事を第３図を用
いて説明する。第３図において１２と１３はラッチ、１
４と１６は1/4乗算器、１５は1/2乗算器、17は加算器で
ある。以上の様に構成されたディジタルフィルターは次
に示す伝達特性をもっている。
Ｇ(Z)＝1/2+1/4Ｚ-1+1/4Ｚ+1 ……………(2) Ｚ＝ｅi Ω さてこのディジタルフィルターを周波数scのクロック
で作動させた場合、その伝達特性は第４図Ａに示す様に
なる。次にディジタルフィルターを周波数′sc(′
sc=1/2sc)のクロックで作動させた場合、その伝達特
性は第４図Ｂに示す様になり、第４図Ａの周波数特性を
周波数軸上で頂点の方へ1/2に圧縮したものとなってい
る。この様に、ディジタルフィルターは、それを作動さ
せるクロックパルスの周波数すなわち入力データのサン
プリングクロックにより、周波数特性が周波数軸上で変
化する事は明らかである。従って第２図Ａ及びＢに示す
様に、低域通過型ディジタルフィルターを周波数scで
作動させた時の折点周波数scで作動させた時の折点周
波数をｃとし、周波縁′sc(=Ｍ／Ｎsc)で作動さ
せた時の折点周波数を′ｃとすると、′c／c=
′sc／sc=Ｍ／Ｎという関となるのは明らかであ
る。
で作動させた場合、その伝達特性は第４図Ａに示す様に
なる。次にディジタルフィルターを周波数′sc(′
sc=1/2sc)のクロックで作動させた場合、その伝達特
性は第４図Ｂに示す様になり、第４図Ａの周波数特性を
周波数軸上で頂点の方へ1/2に圧縮したものとなってい
る。この様に、ディジタルフィルターは、それを作動さ
せるクロックパルスの周波数すなわち入力データのサン
プリングクロックにより、周波数特性が周波数軸上で変
化する事は明らかである。従って第２図Ａ及びＢに示す
様に、低域通過型ディジタルフィルターを周波数scで
作動させた時の折点周波数scで作動させた時の折点周
波数をｃとし、周波縁′sc(=Ｍ／Ｎsc)で作動さ
せた時の折点周波数を′ｃとすると、′c／c=
′sc／sc=Ｍ／Ｎという関となるのは明らかであ
る。
次に第５図，第６図を用いて補間演算の説明を行う。第
５図Ａに示す時系列データはサンプリングクロックsc
でサンプルされたデータであり、Ｂはサンプリング′
scでサンプルされたデータＤ′(k)である。ここでsc
と′scは図からも明らかなように′sc=３／８sc
という関係がある。ここでＤ(k)のデータを補間して
Ｄ′(k)のデータを得る方法の１つとして、第６図Ａに
示す直線補間が考えられる。第６図Ａにおいて、時刻
t1,2t1はデータＤ(k)のサンプルポイントであり、Ｄ
(t1)とＤ(2t1)はそれぞれの時刻におけるサンプル値を
示す。そしてＤ(t1)とＤ(2t1)を直線で結び、時刻t2の
直線上の値を、時刻t2におけるサンプル値Ｄ′(t2)とす
る。この演算は次の様に行われる。
５図Ａに示す時系列データはサンプリングクロックsc
でサンプルされたデータであり、Ｂはサンプリング′
scでサンプルされたデータＤ′(k)である。ここでsc
と′scは図からも明らかなように′sc=３／８sc
という関係がある。ここでＤ(k)のデータを補間して
Ｄ′(k)のデータを得る方法の１つとして、第６図Ａに
示す直線補間が考えられる。第６図Ａにおいて、時刻
t1,2t1はデータＤ(k)のサンプルポイントであり、Ｄ
(t1)とＤ(2t1)はそれぞれの時刻におけるサンプル値を
示す。そしてＤ(t1)とＤ(2t1)を直線で結び、時刻t2の
直線上の値を、時刻t2におけるサンプル値Ｄ′(t2)とす
る。この演算は次の様に行われる。
以上の演算により、Ｄ′(t2)はＤ(t1)とＤ(2t1)の２点
より補間する事ができる。第５図ＡのデータＤ(k)に対
し上記の補間演算を行い第５図ＢのデータＤ′(k)を求
める場合、図中に破線で示したように、Ｄ(0)の値を
Ｄ′(0)とし、Ｄ(2)とＤ(3)を用いてＤ′(1)を補問演算
しＤ(5)とＤ(6)を用いてＤ′(2)を補間演算すればよ
い。又、上記の補間演算は、第６図Ｂに示す三角波と、
データＤ(k)を時間軸上で畳込積分することに等しい。
第６図Ｂの三角波は頂点の値が１で時間幅が２t1の二等
辺三角形である。補間演算を周波数軸上で考える場合、
第５図ＡのデータＤ(k)に第６図Ｂの三角波のスペクト
ラムすなわち第６図ＣのＳF１８を掛け合わすことによ
り、第５図ＢのデータＤ′(k)のスペクトラムが得られ
る。この様に周波数軸上で考えた場合、補間関数のスペ
クトラムとしては第６図Ｃに示す矩形のスペクトラムで
あり元信号のスペクトラムを劣化なく通すものが理想的
であり、補間に用いるデータ数を増やす事により補間関
数のスペクトラムを矩形に近づける事ができる。第７図
は(3)式に示した補間演算を行う補間演算回路のブロッ
ク図であり、20はラッチ、２１と２３は乗算器、２２と
２４は乗算の係数の入力端子、２５は加算器である。こ
の様に構成された補間演算回路において、端子１９より
入力された時系列データは、ラッチ２０において遅延さ
せられ、遅延していないデータは乗算器２２において端
子２２より入力された係数Ｃ0と掛け合わされ加算器２
５に送られ、遅延した信号は乗算器２３において端子２
４より入力された係数Ｃ1と掛け合わされ加算器２６に
おいて乗算器２１よりその信号と加算され端子２６より
出力される。第８図は、元時系列データＤ(k)のサンプ
リングクロックをscとし、補間演算により求められる
データＤ′(k)のサンプリングクロックが′scであ
り、′sc／sc=ｎ／８（ｎ＝１，２，…７）の場合
の補間係数ＲＯＭ内の係数Ｃ1とＣ2の配列を示したもの
である。第５図に示す様に′sc／sc=３／８の場
合、補間演算に用いる係数Ｃ1とＣ2の組は３つであり、
′sc／sc=ｎ／８の場合係数はｎ組あればよく、第
８図に示す様に、Ｒ(n、1)Ｒ(n、2)…Ｒ(n、n)に係数Ｃ1と
Ｃ2が記憶されている。次に第９図を用いてクロックパ
スル発生用ＲＯＭ７により発生されるクロックパルスの
説明を行う。このクロックパルスは′scの周波数のク
ロックに相当するクロックパスルである。第９図Ａ，
Ｂ，Ｃ，Ｄともに横軸に時間軸である。Ａは周波数sc
のクロックＴ0,Ｔ1,Ｔ2……を示し、Ｂは周波数′
sc(′sc／sc=３／８)のクロックＴ0′,Ｔ1′,Ｔ2′
……を示している。補間演算回路２によりサンプルクロ
ックscのデータＤ(k)より変換された、サンプルクロ
ック′scのデータＤ′(k)のサンプルポイントは第９
図Ｂに示すＴ0′,Ｔ1′,Ｔ2′……であるが、クロック
パルス発生用ＲＯＭ７により発生されるクロックパルス
は第９図Ｃに示すＴ0,Ｔ2,Ｔ5……であり、このクロッ
クはＡのＴ0,Ｔ1,Ｔ2……を間引いて作ったクロックで
ある。この様に第９図Ｂに示すクロックＴ0′,Ｔ1′,Ｔ
2′の代わりにＣのクロックＴ0,Ｔ3,Ｔ6を用いても、時
刻Ｔ1′とＴ3のＤ(k)の値は等しく、又時刻Ｔ2′とＴ6
のＤ(k)の値は等しく補間演算回路２は正しく動作す
る。又、第９図Ｄに示すクロックＴ0″(=Ｔ0)Ｔ1″(=Ｔ
2)……は、クロックパルス用ＲＯＭには上記の様なクロ
ックパルスが記憶されている。第１０図は、クロックパ
ルス用ROMのある範囲の内容を示している。第１０図Ａ
は、第９図ＣのクロックＴ0,Ｔ2,Ｔ5……に対応したも
ので、アドレスｎ番地よりｎ＋７番地までに〔１，０，
１，０，０，１，０，０〕という値が記憶されており、
これを周波数scのクロックでくり返し読み出すことに
より、クロックＴ0,Ｔ2,Ｔ5……を得る。又第１０図Ｂ
は第９図ＤのクロックＴ0″,Ｔ2″,Ｔ3″,Ｔ4″……（=
Ｔ0,Ｔ2,Ｔ4,Ｔ6……）に対応したもので、アドレスｍ
番地よりｍ＋７番地までに〔１，０，１，０，１，０，
１，０〕という値が記憶されており、これを周波数sc
のクロックでくり返し読み出すことによりクロックＤを
得る。第１１図は逆補間演算回路４の動作を説明する為
の図であり、ＡのデータＤ′(k)（サンプルクロック
′sc）よりＢのデータＤ(k)（サンプルクロック
sc、′sc／sc=３／８）を補間する場合、図中破
線で示す様に、Ｄ(0)はＤ′(0)と同じ値を用い、Ｄ(1)
とＤ(2)は、どちらもＤ′(0)とＤ′(1)より補間演算に
より求める。又、Ｄ(3)，Ｄ(4)，Ｄ(5)はＤ′(1)とＤ′
(2)より、Ｄ(6)，Ｄ(7)はＤ′(2)とＤ′(3)より求め
る。この逆補間演算回路４の構成は第７図に示したブロ
ック図と同様の構成となる。第１２図には、逆補間係数
用ＲＯＭ８内の、係数Ｃ1とＣ2の配列を示す。第１１図
における′scは、第１０図Ａの信号Ｄ′(k)のサンプ
ルクロック周波数であり、第１２図のscは第１１図Ｂ
の信号Ｄ(k)のサンプルクロック周波数である。第１３
図には信号Ｄ(k)とＤ′(k)のスペクトラムを示してい
る。Ａは斜線で示すスペクトラムを持つ連続信号を周波
数scのサンプルクロックでサンプリングした信号Ｄ
(k)のスペクトラムであり、ＢはＡと斜線部の連続信号
を周波数′sc(′sc／sc=Ｍ／Ｎ)のサンプルクロ
ックでサンプルした信号Ｄ′(k)のスペクトラムを示
す。ここで注意しなければならないのは、補間により信
号Ｄ(k)を信号Ｄ′(k)に変換しサンプルレートをscよ
り′scに変える時、折り返し歪により信号Ｄ′(k)が
劣化しないようにするには′scに下限があるというこ
とである。ここで原信号（第１３図Ａの斜線部）の占有
スペクトル幅をbwと1/2bw＜′scすなわち、 Ｍ／Ｎ=′sc／sc＞1/2bw／sc となるようにＭ，Ｎの値を選ばなければならない。
より補間する事ができる。第５図ＡのデータＤ(k)に対
し上記の補間演算を行い第５図ＢのデータＤ′(k)を求
める場合、図中に破線で示したように、Ｄ(0)の値を
Ｄ′(0)とし、Ｄ(2)とＤ(3)を用いてＤ′(1)を補問演算
しＤ(5)とＤ(6)を用いてＤ′(2)を補間演算すればよ
い。又、上記の補間演算は、第６図Ｂに示す三角波と、
データＤ(k)を時間軸上で畳込積分することに等しい。
第６図Ｂの三角波は頂点の値が１で時間幅が２t1の二等
辺三角形である。補間演算を周波数軸上で考える場合、
第５図ＡのデータＤ(k)に第６図Ｂの三角波のスペクト
ラムすなわち第６図ＣのＳF１８を掛け合わすことによ
り、第５図ＢのデータＤ′(k)のスペクトラムが得られ
る。この様に周波数軸上で考えた場合、補間関数のスペ
クトラムとしては第６図Ｃに示す矩形のスペクトラムで
あり元信号のスペクトラムを劣化なく通すものが理想的
であり、補間に用いるデータ数を増やす事により補間関
数のスペクトラムを矩形に近づける事ができる。第７図
は(3)式に示した補間演算を行う補間演算回路のブロッ
ク図であり、20はラッチ、２１と２３は乗算器、２２と
２４は乗算の係数の入力端子、２５は加算器である。こ
の様に構成された補間演算回路において、端子１９より
入力された時系列データは、ラッチ２０において遅延さ
せられ、遅延していないデータは乗算器２２において端
子２２より入力された係数Ｃ0と掛け合わされ加算器２
５に送られ、遅延した信号は乗算器２３において端子２
４より入力された係数Ｃ1と掛け合わされ加算器２６に
おいて乗算器２１よりその信号と加算され端子２６より
出力される。第８図は、元時系列データＤ(k)のサンプ
リングクロックをscとし、補間演算により求められる
データＤ′(k)のサンプリングクロックが′scであ
り、′sc／sc=ｎ／８（ｎ＝１，２，…７）の場合
の補間係数ＲＯＭ内の係数Ｃ1とＣ2の配列を示したもの
である。第５図に示す様に′sc／sc=３／８の場
合、補間演算に用いる係数Ｃ1とＣ2の組は３つであり、
′sc／sc=ｎ／８の場合係数はｎ組あればよく、第
８図に示す様に、Ｒ(n、1)Ｒ(n、2)…Ｒ(n、n)に係数Ｃ1と
Ｃ2が記憶されている。次に第９図を用いてクロックパ
スル発生用ＲＯＭ７により発生されるクロックパルスの
説明を行う。このクロックパルスは′scの周波数のク
ロックに相当するクロックパスルである。第９図Ａ，
Ｂ，Ｃ，Ｄともに横軸に時間軸である。Ａは周波数sc
のクロックＴ0,Ｔ1,Ｔ2……を示し、Ｂは周波数′
sc(′sc／sc=３／８)のクロックＴ0′,Ｔ1′,Ｔ2′
……を示している。補間演算回路２によりサンプルクロ
ックscのデータＤ(k)より変換された、サンプルクロ
ック′scのデータＤ′(k)のサンプルポイントは第９
図Ｂに示すＴ0′,Ｔ1′,Ｔ2′……であるが、クロック
パルス発生用ＲＯＭ７により発生されるクロックパルス
は第９図Ｃに示すＴ0,Ｔ2,Ｔ5……であり、このクロッ
クはＡのＴ0,Ｔ1,Ｔ2……を間引いて作ったクロックで
ある。この様に第９図Ｂに示すクロックＴ0′,Ｔ1′,Ｔ
2′の代わりにＣのクロックＴ0,Ｔ3,Ｔ6を用いても、時
刻Ｔ1′とＴ3のＤ(k)の値は等しく、又時刻Ｔ2′とＴ6
のＤ(k)の値は等しく補間演算回路２は正しく動作す
る。又、第９図Ｄに示すクロックＴ0″(=Ｔ0)Ｔ1″(=Ｔ
2)……は、クロックパルス用ＲＯＭには上記の様なクロ
ックパルスが記憶されている。第１０図は、クロックパ
ルス用ROMのある範囲の内容を示している。第１０図Ａ
は、第９図ＣのクロックＴ0,Ｔ2,Ｔ5……に対応したも
ので、アドレスｎ番地よりｎ＋７番地までに〔１，０，
１，０，０，１，０，０〕という値が記憶されており、
これを周波数scのクロックでくり返し読み出すことに
より、クロックＴ0,Ｔ2,Ｔ5……を得る。又第１０図Ｂ
は第９図ＤのクロックＴ0″,Ｔ2″,Ｔ3″,Ｔ4″……（=
Ｔ0,Ｔ2,Ｔ4,Ｔ6……）に対応したもので、アドレスｍ
番地よりｍ＋７番地までに〔１，０，１，０，１，０，
１，０〕という値が記憶されており、これを周波数sc
のクロックでくり返し読み出すことによりクロックＤを
得る。第１１図は逆補間演算回路４の動作を説明する為
の図であり、ＡのデータＤ′(k)（サンプルクロック
′sc）よりＢのデータＤ(k)（サンプルクロック
sc、′sc／sc=３／８）を補間する場合、図中破
線で示す様に、Ｄ(0)はＤ′(0)と同じ値を用い、Ｄ(1)
とＤ(2)は、どちらもＤ′(0)とＤ′(1)より補間演算に
より求める。又、Ｄ(3)，Ｄ(4)，Ｄ(5)はＤ′(1)とＤ′
(2)より、Ｄ(6)，Ｄ(7)はＤ′(2)とＤ′(3)より求め
る。この逆補間演算回路４の構成は第７図に示したブロ
ック図と同様の構成となる。第１２図には、逆補間係数
用ＲＯＭ８内の、係数Ｃ1とＣ2の配列を示す。第１１図
における′scは、第１０図Ａの信号Ｄ′(k)のサンプ
ルクロック周波数であり、第１２図のscは第１１図Ｂ
の信号Ｄ(k)のサンプルクロック周波数である。第１３
図には信号Ｄ(k)とＤ′(k)のスペクトラムを示してい
る。Ａは斜線で示すスペクトラムを持つ連続信号を周波
数scのサンプルクロックでサンプリングした信号Ｄ
(k)のスペクトラムであり、ＢはＡと斜線部の連続信号
を周波数′sc(′sc／sc=Ｍ／Ｎ)のサンプルクロ
ックでサンプルした信号Ｄ′(k)のスペクトラムを示
す。ここで注意しなければならないのは、補間により信
号Ｄ(k)を信号Ｄ′(k)に変換しサンプルレートをscよ
り′scに変える時、折り返し歪により信号Ｄ′(k)が
劣化しないようにするには′scに下限があるというこ
とである。ここで原信号（第１３図Ａの斜線部）の占有
スペクトル幅をbwと1/2bw＜′scすなわち、 Ｍ／Ｎ=′sc／sc＞1/2bw／sc となるようにＭ，Ｎの値を選ばなければならない。
発明の効果 以上説明したように、本発明によればディジタルフィル
ターの前に時系列データのサンプルクロックレートを変
換させる補間演算回路と補間係数用ＲＯＭを設け、ディ
ジタルフィルターの後に変換されたサンプルクロックレ
ートを元のクロックレートに戻す逆補間演算回路と逆補
間係数用ROMを設け、更にこれらの系を作動させる為の
クロックパルスを発生させるクロックパルス発生用ROM
を設けることにより、ディジタルフィルターの係数を変
えることなくその周波数特性を変換することができ、そ
の実用的効果は大きい。
ターの前に時系列データのサンプルクロックレートを変
換させる補間演算回路と補間係数用ＲＯＭを設け、ディ
ジタルフィルターの後に変換されたサンプルクロックレ
ートを元のクロックレートに戻す逆補間演算回路と逆補
間係数用ROMを設け、更にこれらの系を作動させる為の
クロックパルスを発生させるクロックパルス発生用ROM
を設けることにより、ディジタルフィルターの係数を変
えることなくその周波数特性を変換することができ、そ
の実用的効果は大きい。
第１図は本発明における一実施例のディジタルフィルタ
ー周波数特性変換装置のブロック図、第２図はディジタ
ルフィルターの周波数特性を変換する作用の説明図、第
３図はディジタルフィルターの一実施例を示すブロック
図、第４図は第３図に示したディジタルフィルターの特
性図、第５図第６図は補間演算の説明図、第７図は補間
演算回路のブロック図、第８図は補間係数ＲＯＭの説明
図、第９図はクロックパルス発生用ＲＯＭより発生され
るクロックパルスの説明図、第１０図はクロックパルス
用ＲＯＭの説明図、第１１図は逆補間演算回路の動作の
説明図、第１２図は逆補間係数用ＲＯＭの説明図、第１
３図はスペクトラム図である。 ２……補間演算回路、３……ディジタルフィルター、４
……逆補間演算回路、６……補間係数用ＲＯＭ、７……
クロックパルス発生用ＲＯＭ、８……逆補間係数用ＲＯ
Ｍ、９……周波数変換係数設定スイッチ、１０……ＲＯ
Ｍアドレス発生回路。
ー周波数特性変換装置のブロック図、第２図はディジタ
ルフィルターの周波数特性を変換する作用の説明図、第
３図はディジタルフィルターの一実施例を示すブロック
図、第４図は第３図に示したディジタルフィルターの特
性図、第５図第６図は補間演算の説明図、第７図は補間
演算回路のブロック図、第８図は補間係数ＲＯＭの説明
図、第９図はクロックパルス発生用ＲＯＭより発生され
るクロックパルスの説明図、第１０図はクロックパルス
用ＲＯＭの説明図、第１１図は逆補間演算回路の動作の
説明図、第１２図は逆補間係数用ＲＯＭの説明図、第１
３図はスペクトラム図である。 ２……補間演算回路、３……ディジタルフィルター、４
……逆補間演算回路、６……補間係数用ＲＯＭ、７……
クロックパルス発生用ＲＯＭ、８……逆補間係数用ＲＯ
Ｍ、９……周波数変換係数設定スイッチ、１０……ＲＯ
Ｍアドレス発生回路。
Claims (1)
- 【請求項１】ディジタルフィルターの周波数特性を変化
させる比率を設定する周波数変換係数設定手段と、この
周波数変換係数設定手段により設定された比率に従って
入力された時系列データの第１のサンプルクロックレー
トを第２のサンプルクロックレートに変換する為の第１
の補間演算を行なう補間演算回路と、この第１の補間演
算に用いる係数を記憶している補間係数用ＲＯＭと、こ
の第１の補間演算を行なう補間演算回路の出力を入力と
するディジタルフィルターと、このディジタルフィルタ
ーの出力を前記第１のサンプルクロックレートに戻す為
の第２の補間演算を行なう逆補間演算回路と、この第２
の補間演算に用いる係数を記憶している逆補間係数用Ｒ
ＯＭと、上記補間演算回路、補間係数用ＲＯＭ、ディジ
タルフィルター、逆補間演算回路を作動させる前記第２
のサンプルクロックに対応するクロックパルスを記憶し
ているクロックパルス発生用ＲＯＭと、前記補間係数用
ＲＯＭと逆補間係数用ＲＯＭのアドレスを発生するＲＯ
Ｍアドレス発生回路とを備えたことを特徴とするディジ
タルフィルター周波数特性変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215425A JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215425A JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6276313A JPS6276313A (ja) | 1987-04-08 |
| JPH0640616B2 true JPH0640616B2 (ja) | 1994-05-25 |
Family
ID=16672122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215425A Expired - Lifetime JPH0640616B2 (ja) | 1985-09-27 | 1985-09-27 | デイジタルフイルタ−周波数特性変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640616B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0250507A (ja) * | 1988-08-10 | 1990-02-20 | Kyocera Corp | サンプリング周波数変換器 |
| US5101369A (en) * | 1988-11-22 | 1992-03-31 | Yamaha Corporation | Digital filter capable of sample rate alteration |
| JP2667119B2 (ja) * | 1994-08-16 | 1997-10-27 | 株式会社地球科学総合研究所 | Ａｄ変換器 |
| JP4234957B2 (ja) | 2001-10-30 | 2009-03-04 | 株式会社リコー | ズームレンズ、撮像装置および携帯情報端末システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS572115A (en) * | 1980-06-05 | 1982-01-07 | Casio Comput Co Ltd | Digital filter device |
| JPS5765918A (en) * | 1980-10-13 | 1982-04-21 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS57142020A (en) * | 1981-02-27 | 1982-09-02 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JP2653775B2 (ja) * | 1983-06-23 | 1997-09-17 | ソニー株式会社 | サンプリングレート変換装置 |
-
1985
- 1985-09-27 JP JP60215425A patent/JPH0640616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6276313A (ja) | 1987-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512946A (en) | Digital video signal processing device and TV camera device arranged to use it | |
| KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
| JP3160675B2 (ja) | サンプル・データ補間装置 | |
| JP3400003B2 (ja) | 複素変復調方式 | |
| EP0305864B1 (en) | Improved sampling frequency converter for converting a lower sampling frequency to a higher sampling frequency and a method therefor | |
| JPH10294646A (ja) | サンプリングレート変換装置 | |
| JPH0439811B2 (ja) | ||
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| EP0284175A2 (en) | Calculation of filter factors for digital filter | |
| JPH0771224B2 (ja) | デジタル信号に非直線処理を行なう装置 | |
| JPS6255325B2 (ja) | ||
| US6411238B1 (en) | Digital to analog converter with step voltage generator for smoothing analog output | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| JPH0640616B2 (ja) | デイジタルフイルタ−周波数特性変換装置 | |
| US20030102991A1 (en) | Digital sample frequency converter | |
| JPH0865107A (ja) | ディジタル補間フィルタ回路 | |
| US6184756B1 (en) | Modulator | |
| US6772022B1 (en) | Methods and apparatus for providing sample rate conversion between CD and DAT | |
| JPH0568156B2 (ja) | ||
| JP2628506B2 (ja) | ディジタルフィルタ | |
| JP3146878B2 (ja) | クロックレート変換回路 | |
| JPH061883B2 (ja) | 間引き補間装置 | |
| JPH06350397A (ja) | 補間回路及びそれを備えた電子ズーム装置 | |
| JP3387122B2 (ja) | 画像特殊効果装置 | |
| JPH06214552A (ja) | 画像縮小回路 |