JPH0640581B2 - スイツチング素子 - Google Patents
スイツチング素子Info
- Publication number
- JPH0640581B2 JPH0640581B2 JP59054174A JP5417484A JPH0640581B2 JP H0640581 B2 JPH0640581 B2 JP H0640581B2 JP 59054174 A JP59054174 A JP 59054174A JP 5417484 A JP5417484 A JP 5417484A JP H0640581 B2 JPH0640581 B2 JP H0640581B2
- Authority
- JP
- Japan
- Prior art keywords
- lifetime
- junction
- voltage
- switching element
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/199—Anode base regions of thyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はサイリスタなどのｎｐｎｐ４層構造を有するス
イツチング素子の改良に関する。
イツチング素子の改良に関する。
高耐圧のサイリスタなどは各種の電力変換装置に使用さ
れている。しかし、それらの素子が高耐圧になればなる
程装置内におけるそれら素子に対する保護回路が大きく
なり、装置の大型化あるいはコストアツプにつながる。
また回路内のリアクタンスによる逆起電力に対する安全
性のために必要以上の高耐圧素子を使うことが要求され
る場合もでてくる。
れている。しかし、それらの素子が高耐圧になればなる
程装置内におけるそれら素子に対する保護回路が大きく
なり、装置の大型化あるいはコストアツプにつながる。
また回路内のリアクタンスによる逆起電力に対する安全
性のために必要以上の高耐圧素子を使うことが要求され
る場合もでてくる。
以上のことをさけるためには素子のターンオフ特性の改
良、特に(1)、逆回復特性のソフト化、(2)、逆回復電荷
Ｑrrのばらつきを小さくするの２点が重要である。(2)
のＱrrのばらつきを小さくすることはＱrrの値そのもの
を小さくすることで達成できると考える。これらの特性
は素子の内部の構成によりきまることが多い。逆回復特
性は低不純物層をより高抵抗化し、その厚みを増すこと
によりややソフト化の傾向があることが知られている。
しかしながらこれはオン電圧の大巾な上昇を招きそのた
め高耐圧素子においては低抵抗層の不純物濃度及び厚み
は設計上の余裕がなく、前記方法は現実には使うのが困
難である。
良、特に(1)、逆回復特性のソフト化、(2)、逆回復電荷
Ｑrrのばらつきを小さくするの２点が重要である。(2)
のＱrrのばらつきを小さくすることはＱrrの値そのもの
を小さくすることで達成できると考える。これらの特性
は素子の内部の構成によりきまることが多い。逆回復特
性は低不純物層をより高抵抗化し、その厚みを増すこと
によりややソフト化の傾向があることが知られている。
しかしながらこれはオン電圧の大巾な上昇を招きそのた
め高耐圧素子においては低抵抗層の不純物濃度及び厚み
は設計上の余裕がなく、前記方法は現実には使うのが困
難である。
本発明は上記欠点に鑑みなされたもので、他の特性を損
うことなく、逆回復特性をソフト化しさらにＱrrを小さ
くすることである。
うことなく、逆回復特性をソフト化しさらにＱrrを小さ
くすることである。
本願発明は、少なくともｎｐｎｐの４層構造を有するサ
イリスタなどのスイッチング素子において、ターンオフ
動作時に逆電圧の大半が印加されるｐｎ接合を形成する
異なった導電型の２つの領域のうち、不純物濃度の低い
方の領域内の上記ｐｎ接合近傍に、他の部分に比べてラ
イフタイムが１／４〜１／５０の領域が前記ｐｎ接合か
ら連続して形成されたことを特徴とするスイッチング素
子である。
イリスタなどのスイッチング素子において、ターンオフ
動作時に逆電圧の大半が印加されるｐｎ接合を形成する
異なった導電型の２つの領域のうち、不純物濃度の低い
方の領域内の上記ｐｎ接合近傍に、他の部分に比べてラ
イフタイムが１／４〜１／５０の領域が前記ｐｎ接合か
ら連続して形成されたことを特徴とするスイッチング素
子である。
本発明は次の数値計算と結果に基づいたものである。
まず、従来のサイリスタが第１図の回路（１はＳＣＲ、
２はＬ、３は電源ＶRである）でターンオフした場合の
シミユレーシヨン結果を示す。サイリスタ内部は一次元
exact モデルを使つた。計算に用いたサイリスタは第２
図のような不純物プロフアイルをもつものとする。この
第２図に示すサイリスタは、先ず不純物濃度２．４×１
０13/cm3、厚さ１０００μｍのｎ−Si基板に両面よりｐ
型不純物を１１０μｍ程度拡散し、表面不純物濃度１×
１０19/cm3のｐエミツタ(12)及びｐベース(13)となるｐ
層を形成する。この後、ｐベース(13)となるｐ層表面を
５５μｍ程度エツチングし、ｐベース(13)を４５μｍと
してその表面から２０μｍ程度ｎ型不純物を拡散して表
面不純物濃度１×１０21／cm3程度のｎエミツタ(14)を
形成したものである。このサイリスタの少数キヤリアラ
イフタイムはｎベース(11)では６０μsec，Ｐエミツタ
(12)を領域では１．５μsecとする。素子の大きさは４
０cm3とし、１００Ａ／cm3のオン状態の素子に逆電圧５
００Ｖ印加し、dI/dt＝１０Ａ／μsecでターンオフさせ
る。そのときの電流電圧及び素子内部における正孔分布
を第３図(a)，(b)に示す。第３図(b)において、(イ)がｔ
＝０，(ロ)がｔ＝４２５μsec、(ハ)がｔ＝４３５．５μs
ecの時である。ｎベース、ｐエミツタ接合付近のキヤリ
ア蓄積量が多く、空乏層が広がつて逆電流最大値をとる
までに多大な時間が必要である。そのため逆回復特性が
ソフトでなくＱrrも大きくなつている。
２はＬ、３は電源ＶRである）でターンオフした場合の
シミユレーシヨン結果を示す。サイリスタ内部は一次元
exact モデルを使つた。計算に用いたサイリスタは第２
図のような不純物プロフアイルをもつものとする。この
第２図に示すサイリスタは、先ず不純物濃度２．４×１
０13/cm3、厚さ１０００μｍのｎ−Si基板に両面よりｐ
型不純物を１１０μｍ程度拡散し、表面不純物濃度１×
１０19/cm3のｐエミツタ(12)及びｐベース(13)となるｐ
層を形成する。この後、ｐベース(13)となるｐ層表面を
５５μｍ程度エツチングし、ｐベース(13)を４５μｍと
してその表面から２０μｍ程度ｎ型不純物を拡散して表
面不純物濃度１×１０21／cm3程度のｎエミツタ(14)を
形成したものである。このサイリスタの少数キヤリアラ
イフタイムはｎベース(11)では６０μsec，Ｐエミツタ
(12)を領域では１．５μsecとする。素子の大きさは４
０cm3とし、１００Ａ／cm3のオン状態の素子に逆電圧５
００Ｖ印加し、dI/dt＝１０Ａ／μsecでターンオフさせ
る。そのときの電流電圧及び素子内部における正孔分布
を第３図(a)，(b)に示す。第３図(b)において、(イ)がｔ
＝０，(ロ)がｔ＝４２５μsec、(ハ)がｔ＝４３５．５μs
ecの時である。ｎベース、ｐエミツタ接合付近のキヤリ
ア蓄積量が多く、空乏層が広がつて逆電流最大値をとる
までに多大な時間が必要である。そのため逆回復特性が
ソフトでなくＱrrも大きくなつている。
次に上述したモデルについて計算した結果を示す。上記
従来サイリスタと同じ不純物プロフアイルをもち、少数
キヤリアライフタイムが第４図のような分布をもつサイ
リスタについて、前記と同様な条件のもとにターンオフ
の計算を行つた。そのときの計算結果を第５図(a)，(b)
に示す。
従来サイリスタと同じ不純物プロフアイルをもち、少数
キヤリアライフタイムが第４図のような分布をもつサイ
リスタについて、前記と同様な条件のもとにターンオフ
の計算を行つた。そのときの計算結果を第５図(a)，(b)
に示す。
第３図(a)と比較するまでもなく第５図(a)は逆回復特性
がソフトでありＱrrも小さく良好なオフ特性を示してい
る。これは第５図(b)と第３図(b)を比較するとわかりや
すい。第５図(b)において、(イ)がｔ＝０，(ロ)がｔ＝４
０６μsec、(ハ)がｔ＝４１３．５μsecの時である。サ
イリスタの逆回復特性に最も影響を及すのはｎベース・
ｐエミツタ接合近傍のオン状態の過剰キヤリアの蓄積状
態である。同一電流密度でもこの部分の過剰キヤリアの
蓄積が小さいと、上記接合（これは逆電圧の大半が印加
される接合である）における空乏層がはやい時間に形成
され、その部分でのキヤリア排出も短時間で行われる。
その結果逆電流最大値に達する時間が短く逆回復特性が
ソフトになりさらにＱrrも小さくなる。
がソフトでありＱrrも小さく良好なオフ特性を示してい
る。これは第５図(b)と第３図(b)を比較するとわかりや
すい。第５図(b)において、(イ)がｔ＝０，(ロ)がｔ＝４
０６μsec、(ハ)がｔ＝４１３．５μsecの時である。サ
イリスタの逆回復特性に最も影響を及すのはｎベース・
ｐエミツタ接合近傍のオン状態の過剰キヤリアの蓄積状
態である。同一電流密度でもこの部分の過剰キヤリアの
蓄積が小さいと、上記接合（これは逆電圧の大半が印加
される接合である）における空乏層がはやい時間に形成
され、その部分でのキヤリア排出も短時間で行われる。
その結果逆電流最大値に達する時間が短く逆回復特性が
ソフトになりさらにＱrrも小さくなる。
第６図に低ライフタイム層におけるライフタイムの値と
逆回復特性のソフト性Ｓ（tb/ta…イ）Ｑrr (ロ)、それ
にオン電圧ＶON (ハ)の関係を示す。低ライフタイム層の
ライフタイムの値が他のｎベース領域のライフタイムの
値の1/4以下になれば、ソフト性が１．２５倍程度とな
りかなり、逆回復特性が改善したといえる。また、ライ
フタイムが1/50 以下だとオン電圧が大きくなり通電時
のパワーロスが大きくなるため実用化にはむかない。従
つて低ライフタイム層のライフタイムの値は他のＮベー
ス層ライフタイムの1/4〜1/50がよい。また逆回復特性
に影響を与えるのは殆どＮベースＰエミツタ接合付近の
逆電圧印加時に空乏層が広がる領域におけるキヤリア蓄
積状態であるため、低ライフタイム層は逆電圧印加によ
り形成される空乏層の巾以上であることが有効である。
従つて、低ライフタイム層は少なくとも所定逆電圧によ
り形成される空乏層の巾は必要である。さらにリアクタ
ンスによる逆起電力は定格耐圧の1/2にはおさえねばな
らないので、素子（サイリスタ）には定格耐圧の1/2以
上の逆耐圧が印加されないと考えられる。そこで逆回復
特性を決めるキヤリア蓄積状態は定格耐圧の1/2の逆耐
圧によつて生ずる空乏層の幅より外側の領域では特性に
大きく影響しないと考えられるので、低ライフタイム層
は広くとも定格耐圧の1/2の逆電圧による生ずる空乏層
の終端より内側にあれば良い。
逆回復特性のソフト性Ｓ（tb/ta…イ）Ｑrr (ロ)、それ
にオン電圧ＶON (ハ)の関係を示す。低ライフタイム層の
ライフタイムの値が他のｎベース領域のライフタイムの
値の1/4以下になれば、ソフト性が１．２５倍程度とな
りかなり、逆回復特性が改善したといえる。また、ライ
フタイムが1/50 以下だとオン電圧が大きくなり通電時
のパワーロスが大きくなるため実用化にはむかない。従
つて低ライフタイム層のライフタイムの値は他のＮベー
ス層ライフタイムの1/4〜1/50がよい。また逆回復特性
に影響を与えるのは殆どＮベースＰエミツタ接合付近の
逆電圧印加時に空乏層が広がる領域におけるキヤリア蓄
積状態であるため、低ライフタイム層は逆電圧印加によ
り形成される空乏層の巾以上であることが有効である。
従つて、低ライフタイム層は少なくとも所定逆電圧によ
り形成される空乏層の巾は必要である。さらにリアクタ
ンスによる逆起電力は定格耐圧の1/2にはおさえねばな
らないので、素子（サイリスタ）には定格耐圧の1/2以
上の逆耐圧が印加されないと考えられる。そこで逆回復
特性を決めるキヤリア蓄積状態は定格耐圧の1/2の逆耐
圧によつて生ずる空乏層の幅より外側の領域では特性に
大きく影響しないと考えられるので、低ライフタイム層
は広くとも定格耐圧の1/2の逆電圧による生ずる空乏層
の終端より内側にあれば良い。
本発明を用いると、第５図(b)のようにオン時のキヤリ
ア蓄積が少なく、また蓄積キヤリアの排出のはやいもの
が得られる。その結果、従来例に比較しオン特性を悪化
させることなく、逆回復特性をソフト化し、さらにＱrr
を小さくした素子が実現できる。
ア蓄積が少なく、また蓄積キヤリアの排出のはやいもの
が得られる。その結果、従来例に比較しオン特性を悪化
させることなく、逆回復特性をソフト化し、さらにＱrr
を小さくした素子が実現できる。
以下図面を使用して本発明の一実施例を説明する。第７
図は本発明の一実施例のサイリスタの断面図である。製
造方法としてはまずｎ型Siに両面からGa等のｐ型不純物
を拡散し、ｐエミツタ(12)、ｎベース(11)、ｐベース(1
3)のpnp三層構造とする。次にｐベース(13)の上にPOCl
３等の拡散によりｎエミツタ(14)を形成する。従来例で
はこの４層形成後ｐエミツタ(11)側からAu等のライフタ
イムキラーを拡散することによりｎベース(12)内のライ
フタイムをほぼ均一な値にする。しかし本発明ではたと
えばAuなどのライフタイムキラーを拡散する際に、時間
と拡散温度をコントロールすることによりライフタイム
キラーがｎベース(11)の一部までしか到達できないよう
にし第４図に示すようにｎベース(11)内のｐエミツタ(1
2)に近い領域のみライフタイムが低くなる領域(15)を設
ける。これらのライフタイムコントロール後ｐエミツタ
(12)及びｎエミツタ(14)の表面にアノード電極(16)とカ
ソード電極(17)を形成する。
図は本発明の一実施例のサイリスタの断面図である。製
造方法としてはまずｎ型Siに両面からGa等のｐ型不純物
を拡散し、ｐエミツタ(12)、ｎベース(11)、ｐベース(1
3)のpnp三層構造とする。次にｐベース(13)の上にPOCl
３等の拡散によりｎエミツタ(14)を形成する。従来例で
はこの４層形成後ｐエミツタ(11)側からAu等のライフタ
イムキラーを拡散することによりｎベース(12)内のライ
フタイムをほぼ均一な値にする。しかし本発明ではたと
えばAuなどのライフタイムキラーを拡散する際に、時間
と拡散温度をコントロールすることによりライフタイム
キラーがｎベース(11)の一部までしか到達できないよう
にし第４図に示すようにｎベース(11)内のｐエミツタ(1
2)に近い領域のみライフタイムが低くなる領域(15)を設
ける。これらのライフタイムコントロール後ｐエミツタ
(12)及びｎエミツタ(14)の表面にアノード電極(16)とカ
ソード電極(17)を形成する。
またライフタイムコントロールはAuだけでなく、Pt等の
拡散あるいは電子線照射により達成できる。
拡散あるいは電子線照射により達成できる。
第１図はサイリスタがターンオフした場合のシミユレー
シヨンに用いた回路、第２図はサイリスタの不純物プロ
フアイルを示す図、第３図は従来のターンオフさせた時
の電流電圧及び素子内部における正孔分布を示す図、第
４図は本発明のライフタイム分布を示す図、第５図は本
発明のターンオフさせた時の電流電圧及び素子内部にお
ける正孔分布を示す図、第６図は低ライフタイム層のラ
イフタイムの値とソフト性Ｓ，Ｑrr及びオン電圧ＶONと
の関係を示した図、第７図は本発明の一実施例を説明す
るためのサイリスタ断面図である。 11……ｎベース、12……ｐエミツタ 13……ｐベース、14……ｎエミツタ 15……ライフタイムが低くなる領域 16……アノード電極、17……カソード電極
シヨンに用いた回路、第２図はサイリスタの不純物プロ
フアイルを示す図、第３図は従来のターンオフさせた時
の電流電圧及び素子内部における正孔分布を示す図、第
４図は本発明のライフタイム分布を示す図、第５図は本
発明のターンオフさせた時の電流電圧及び素子内部にお
ける正孔分布を示す図、第６図は低ライフタイム層のラ
イフタイムの値とソフト性Ｓ，Ｑrr及びオン電圧ＶONと
の関係を示した図、第７図は本発明の一実施例を説明す
るためのサイリスタ断面図である。 11……ｎベース、12……ｐエミツタ 13……ｐベース、14……ｎエミツタ 15……ライフタイムが低くなる領域 16……アノード電極、17……カソード電極
Claims (3)
- 【請求項１】少なくともｎｐｎｐの４層構造を有するス
イッチング素子において、ターンオフ動作時に逆電圧の
大半が印加されるｐｎ接合を形成する異なった導電型の
２つの領域のうち、不純物濃度の低い方の領域内の上記
ｐｎ接合近傍に、他の部分に比べてライフタイムが１／
４〜１／５０の領域が前記ｐｎ接合から連続して形成さ
れたことを特徴とするスイッチング素子。 - 【請求項２】ターンオフ動作時に逆電圧の大半が印加さ
れるｐｎ接合を形成する異なった導電型の２つの領域の
うち、不純物濃度の低い方の領域内でライフタイムの低
い領域が前記ｐｎ接合から定格耐圧の１／２の電圧より
生じる空乏層の終端より内側にあることを特徴とする特
許請求の範囲第１項記載のスイッチング素子。 - 【請求項３】低ライフタイム領域が前記ｐｎ接合からは
じまり所定逆耐圧より生じる空乏層の終端より外側まで
存在することを特徴とする特許請求の範囲第１項記載の
スイッチング素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054174A JPH0640581B2 (ja) | 1984-03-23 | 1984-03-23 | スイツチング素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59054174A JPH0640581B2 (ja) | 1984-03-23 | 1984-03-23 | スイツチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198778A JPS60198778A (ja) | 1985-10-08 |
| JPH0640581B2 true JPH0640581B2 (ja) | 1994-05-25 |
Family
ID=12963175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59054174A Expired - Lifetime JPH0640581B2 (ja) | 1984-03-23 | 1984-03-23 | スイツチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640581B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2674641B2 (ja) * | 1986-08-20 | 1997-11-12 | 株式会社東芝 | ゲートターンオフサイリスタ |
| JP3281145B2 (ja) * | 1993-10-28 | 2002-05-13 | 株式会社東芝 | Ｇｔｏサイリスタ |
| JPH08125200A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5883403A (en) * | 1995-10-03 | 1999-03-16 | Hitachi, Ltd. | Power semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| JPS5833875A (ja) * | 1981-08-25 | 1983-02-28 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
| JPS58114467A (ja) * | 1981-12-28 | 1983-07-07 | Toyo Electric Mfg Co Ltd | 高速ダイオ−ド |
-
1984
- 1984-03-23 JP JP59054174A patent/JPH0640581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60198778A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3751976B2 (ja) | 炭化ケイ素サイリスタ | |
| US5063428A (en) | Semiconductor element having a p-zone on the anode side and an adjacent, weakly doped n-base zone | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| JPS6046551B2 (ja) | 半導体スイツチング素子およびその製法 | |
| JPH0534834B2 (ja) | ||
| JPH043113B2 (ja) | ||
| JPS5940303B2 (ja) | 半導体スイツチング素子 | |
| EP0454201B1 (en) | A semiconductor device comprising a thyristor | |
| JPH0640581B2 (ja) | スイツチング素子 | |
| JPH0465552B2 (ja) | ||
| US4682198A (en) | Gate turn-off thyristor with integral capacitive anode | |
| JP2513640B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2557818B2 (ja) | 逆導通ゲ−トタ−ンオフサイリスタ装置 | |
| JPS6042624B2 (ja) | 電界効果型スイツチング素子 | |
| US5005065A (en) | High current gate turn-off thyristor | |
| JPH0551186B2 (ja) | ||
| JPS5933988B2 (ja) | 静電誘導形サイリスタ | |
| JP2504609B2 (ja) | 半導体装置 | |
| JPH026229B2 (ja) | ||
| JP2630088B2 (ja) | ゲートターンオフサイリスタ | |
| JP3168530B2 (ja) | 波型バッファ構造を有する半導体装置 | |
| JP4467717B2 (ja) | 主電極短絡型半導体装置 | |
| JPS6013311B2 (ja) | 半導体制御整流装置 | |
| JPS6123667B2 (ja) | ||
| JPS6148271B2 (ja) |