[go: up one dir, main page]

JPH0634597B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH0634597B2
JPH0634597B2 JP61005241A JP524186A JPH0634597B2 JP H0634597 B2 JPH0634597 B2 JP H0634597B2 JP 61005241 A JP61005241 A JP 61005241A JP 524186 A JP524186 A JP 524186A JP H0634597 B2 JPH0634597 B2 JP H0634597B2
Authority
JP
Japan
Prior art keywords
voltage
load
circuit
capacitor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61005241A
Other languages
Japanese (ja)
Other versions
JPS62163582A (en
Inventor
明則 平松
太志 岡本
晃司 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP61005241A priority Critical patent/JPH0634597B2/en
Publication of JPS62163582A publication Critical patent/JPS62163582A/en
Publication of JPH0634597B2 publication Critical patent/JPH0634597B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、直流電源をスイッチング素子によりスイッチ
ングして、電力を負荷回路に供給するインバータ装置に
関するものである。
Description: TECHNICAL FIELD The present invention relates to an inverter device that switches a DC power supply by a switching element to supply power to a load circuit.

[背景技術] 従来より存在するインバータ装置の概略構成を第10図
に示す。このインバータ装置は、直流電源Eに直列接続
した2つのスイッチング素子Q1,Q2を並列に接続する
とともに、一方のスイッチング素子Q1と並列にコンデ
ンサC1を介して負荷を含んだ負荷回路1を接続して構
成されており、スイッチング素子Q1,Q2をドライバ回
路2からの出力により交互にスイッチング動作させて負
荷回路1に電力を供給するようにしている。しかし、か
かる従来のインバータ装置において、負荷回路1が無負
荷となった場合にも、動作する不都合があり、信頼性、
電力消費の点で改善の余地が残されている。
[Background Art] FIG. 10 shows a schematic configuration of a conventional inverter device. The inverter device is configured to connect the two switching elements Q 1, Q 2 connected in series in parallel to the DC power source E, a load circuit 1 including the load through the capacitor C 1 in parallel one of the switching elements Q 1 The switching elements Q 1 and Q 2 are alternately switched by the output from the driver circuit 2 to supply power to the load circuit 1. However, in such a conventional inverter device, even when the load circuit 1 is unloaded, there is a disadvantage that it operates, and reliability,
There is room for improvement in terms of power consumption.

また、このようなインバータ装置は、放電灯を負荷とし
て点灯制御する場合などにも使用され、その場合には第
11図に示したインダクタンスL1とコンデンサC2を直
列に接続して構成されたLC共振直列回路Aを付加さ
せ、そのコンデンサC2の端子間を出力端子として放電
灯からなる負荷Rを接続して、放電灯に高い電圧を供給
するようにしている。しかしながら、一般にインバータ
装置においては、無負荷時には出力電圧が高くなる等、
次のような問題が指摘されている。
Further, such an inverter device is also used for controlling lighting by using a discharge lamp as a load, and in that case, it is configured by connecting the inductance L 1 and the capacitor C 2 shown in FIG. 11 in series. An LC resonance series circuit A is added, and a load R composed of a discharge lamp is connected with the terminals of its capacitor C 2 as an output terminal to supply a high voltage to the discharge lamp. However, generally, in an inverter device, the output voltage becomes high when there is no load.
The following problems have been pointed out.

無負荷状態では高い出力電圧が発生する(例えば、
放電灯点灯装置に関しては電気用品取締法やJISなど
で2次電圧の上限についての規制がある)。また、負荷
を放電灯とした場合、放電灯のフィラメントは切れては
いないが何らかの原因(例えばフィラメントのエミッタ
が飛散してしまった場合等)で放電灯が点灯しない場合
には、回路は等価的には第12図のように放電灯の一端
を各々開放した状態となり、このような場合にも高い出
力電圧が発生する。
High output voltage is generated under no load condition (for example,
Regarding the discharge lamp lighting device, there are restrictions on the upper limit of secondary voltage in the Electrical Appliance and Material Control Law and JIS). Also, if the load is a discharge lamp and the filament of the discharge lamp is not broken, but the discharge lamp does not light for some reason (for example, the emitter of the filament is scattered), the circuit is equivalent. As shown in FIG. 12, one end of the discharge lamp is opened, and a high output voltage is generated even in such a case.

無負荷状態では、スイッチング素子に大きな振動電
流が流れてスイッチングロスが増大し、この電流の継続
によりスイッチング素子が熱暴走して破壊に至る恐れが
ある。
In the no-load state, a large oscillating current flows through the switching element to increase switching loss, and the continuation of this current may cause thermal destruction of the switching element, resulting in destruction.

そこで、上記の問題点を解決するため、インバータ装置
に無負荷状態を検出する回路を設け、この検出回路の出
力信号によりスイッチング素子の動作を停止あるいは抑
制することが考えられる。例えば、検出回路として負荷
に直列にカレントトランスを設け、その2次側出力をス
イッチ制御部に送ってスイッチング素子の動作を停止す
るものである。しかし、このような構成のものでは、構
造が複雑で装置が大型化し、しかも、負荷に流れる電流
を検出する方法をとるので、インバータ装置の動作にも
影響を与え、インバータ装置の動作を不安定にする要因
となるなどの問題を生じる。また、負荷側の電位はイン
バータ装置を停止させる制御電位とは一般的に異なるた
めに、絶縁型のカレントトランスが必要となる。
Therefore, in order to solve the above problems, it is conceivable to provide a circuit for detecting the no-load state in the inverter device and stop or suppress the operation of the switching element by the output signal of this detection circuit. For example, a current transformer is provided as a detection circuit in series with the load, and the secondary side output is sent to the switch control unit to stop the operation of the switching element. However, with such a configuration, the structure is complicated and the device is large, and since the method of detecting the current flowing through the load is adopted, the operation of the inverter device is also affected and the operation of the inverter device is unstable. Causes problems such as becoming a factor. Moreover, since the potential on the load side is generally different from the control potential for stopping the inverter device, an insulated current transformer is required.

また、別の従来例としては特開昭59−132597号
公報がある。この特開昭59−132597号公報は、
高電圧を防止するものではあるが、電圧依存抵抗を有す
る電圧検出回路を、放電灯及びコンデンサの直列回路と
インダクタンスとの接続点に設けることにより、放電灯
点灯中の異常高電圧を検出しようとするものであり、こ
の従来例は無負荷状態を検出するものではなく、しか
も、正常時と異常時とで電圧変化を検出しにくいという
問題もある。
Also, as another conventional example, there is JP-A-59-132597. This Japanese Patent Laid-Open No. 59-132597 discloses
Although it prevents high voltage, it is attempted to detect abnormal high voltage during lighting of the discharge lamp by providing a voltage detection circuit with a voltage-dependent resistance at the connection point between the series circuit of the discharge lamp and capacitor and the inductance. However, this conventional example does not detect a no-load state, and has a problem that it is difficult to detect a voltage change between a normal time and an abnormal time.

[発明の目的] 本発明は、上述の点に鑑みて提供したのものであって、
負荷有無の検出を確実に行ない、無負荷の場合はスイッ
チング素子の出力を制限して無駄な消費電力を軽減し、
しかも、動作を不安定にすることのない、信頼性の高い
インバータ装置を提供することを目的とするものであ
る。
[Object of the Invention] The present invention has been provided in view of the above points,
It surely detects the presence or absence of load, and when there is no load, limits the output of the switching element to reduce unnecessary power consumption,
Moreover, it is an object of the present invention to provide a highly reliable inverter device that does not make the operation unstable.

[発明の開示] (構 成) 本発明は、直列に接続された2個のスイッチング素子が
直流電源に並列に接続され、このスイッチング素子の少
なくとも一方と並列に、コンデンサ及び負荷回路の直列
回路をコンデンサが直流電源の一方の電極側になるよう
に接続されて成るインバータ装置において、前記コンデ
ンサの非電源側と前記直流電源の他方の電極側との間の
電圧を検出する電圧検出回路部と、この電圧検出回路部
の出力電圧に応じて前記スイッチング素子の動作出力を
制限する出力制御部とを備えることにより、前記コンデ
ンサの非電源側と前記直流電源の他方の電極側との間の
電圧を電圧検出回路部により検出し、該検出した電圧を
出力制御部に入力し、検出した出力電圧に応じて出力制
御部によりスイッチング素子の動作出力を制限するよう
にしたことを特徴とするものである。
DISCLOSURE OF THE INVENTION (Structure) In the present invention, two switching elements connected in series are connected in parallel to a DC power source, and a series circuit of a capacitor and a load circuit is connected in parallel with at least one of the switching elements. In an inverter device in which a capacitor is connected so as to be on one electrode side of a DC power supply, a voltage detection circuit unit that detects a voltage between the non-power supply side of the capacitor and the other electrode side of the DC power supply, By including an output control unit that limits the operation output of the switching element according to the output voltage of the voltage detection circuit unit, the voltage between the non-power supply side of the capacitor and the other electrode side of the DC power supply is controlled. The detection voltage is detected by the voltage detection circuit unit, the detected voltage is input to the output control unit, and the operation output of the switching element is limited by the output control unit according to the detected output voltage. It is characterized in that it has a so that.

(実施例1) 以下、本発明の実施例を図面により説明する。第2図は
本発明のインバータ装置の概略ブロック図を示すもので
あり、直流電源Eは交流電源を整流した定電圧電源など
によって構成される。また、負荷回路1は例えば放電灯
を含むものである。ドライバ回路2は2つのスイッチン
グ素子Q1,Q2をスイッチング動作するためのものであ
り、負荷回路1の電圧を検出する電圧検出回路部3は、
負荷回路1よりも高いインピーダンスの抵抗素子などを
用いた分圧回路などによって構成されている。この電圧
検出回路部3の検出出力を出力制御部4に送って該出力
制御部4によってドライバ回路2の出力を制御するよう
にしている。
Example 1 An example of the present invention will be described below with reference to the drawings. FIG. 2 is a schematic block diagram of the inverter device of the present invention, in which the DC power source E is composed of a constant voltage power source obtained by rectifying an AC power source. The load circuit 1 includes, for example, a discharge lamp. The driver circuit 2 is for switching the two switching elements Q 1 and Q 2 , and the voltage detection circuit unit 3 that detects the voltage of the load circuit 1 is
The load circuit 1 is configured by a voltage dividing circuit using a resistance element having a higher impedance than the load circuit 1. The detection output of the voltage detection circuit unit 3 is sent to the output control unit 4, and the output control unit 4 controls the output of the driver circuit 2.

次に、本発明の基本的な動作を説明する。負荷のある状
態においては、電圧検出回路部3の出力が「Hレベル」と
なって出力制御部4に信号を送ってスイッチング素子Q
1,Q2を連続して駆動するが、無負荷時には、電圧検出
回路部3の出力が「Lレベル」(0)となって出力制御部4
に信号を送って、スイッチング素子Q1,Q2の動作を抑
制あるいは停止させる。このような動作は、本発明のイ
ンバータ装置をLC直列共振回路Aを付加して構成した
場合にも同様である。
Next, the basic operation of the present invention will be described. When there is a load, the output of the voltage detection circuit unit 3 becomes "H level", and a signal is sent to the output control unit 4 to switch the switching element Q.
1 and Q 2 are continuously driven, but when there is no load, the output of the voltage detection circuit unit 3 becomes “L level” (0) and the output control unit 4
To control or stop the operation of the switching elements Q 1 and Q 2 . Such operation is the same when the inverter device of the present invention is configured by adding the LC series resonance circuit A.

次に、本発明の具体的な実施例を説明する。第1図はL
C直列共振回路Aを付加して構成した場合の具体回路図
を示すものである。直列に接続されたトランジスタ
1,Q2は直流電源Eに対して電源スイッチSWを介し
て並列に接続されており、トランジスタQ1のコレクタ
にはコンデンサC1を介して付加Rが並列に接続されて
いる。このコンデンサC1は後述するように2つのトラ
ンジスタQ1,Q2が交互にオン,オフ動作した時に負荷
Rに供給する電圧を反転させたり、直流成分をカットし
て負荷Rに交流成分(高周波電力)を供給する作用をな
す。また、負荷Rと並列にコンデンサC2が接続され、
更にこのコンデンサC2と負荷Rとの接続点(コンデンサ
1の反対側)はインダクタンスL1が接続されてLC直
列共振回路Aが構成されている。ここに、2つのコンデ
ンサC1,C2はC1≫C2の関係を満たしている。尚、L
C直列共振回路Aを構成するコンデンサC2は負荷端子
間に存在する浮遊容量であっても良く、また負荷Rを放
電灯に選んだ場合には、インダクタンスL1は安定器に
よって構成されてもよい。
Next, specific examples of the present invention will be described. Figure 1 shows L
It is a concrete circuit diagram at the time of comprising and adding C series resonance circuit A. The transistors Q 1 and Q 2 connected in series are connected in parallel to the DC power source E via the power switch SW, and the collector of the transistor Q 1 is connected in parallel with the additional R via the capacitor C 1. Has been done. As will be described later, the capacitor C 1 inverts the voltage supplied to the load R when the two transistors Q 1 and Q 2 are alternately turned on and off, and cuts the direct current component so that the load R has an alternating current component (high frequency component). Power supply). Also, a capacitor C 2 is connected in parallel with the load R,
Further, an inductance L 1 is connected to a connection point between the capacitor C 2 and the load R (an opposite side of the capacitor C 1 ) to form an LC series resonance circuit A. Here, the two capacitors C 1, C 2 satisfy the relationship C 1 »C 2. Incidentally, L
The capacitor C 2 forming the C series resonance circuit A may be a stray capacitance existing between load terminals, and when the load R is selected as a discharge lamp, the inductance L 1 may be formed by a ballast. Good.

インダクタンスL1の非負荷側の端子は駆動トランスT1
の1次巻線n1を介してトランジスタQ1,Q2の接続点に
接続され、更に、駆動トランスT1の2次巻線n2,n3
それぞれが抵抗R1、R2を介してトランジスタQ1,Q2
のベースの各々に接続されている。また、駆動トランス
1の2次巻線n2,n3は、その極性を逆にして、トラン
ジスタQ1,Q2を交互にオン,オフさせる構成としてお
り、この駆動トランスT1及びその付属回路をもってド
ライバ回路2を構成している。コンデンサC1の負荷R
との接続点と、直流電源Eの負荷端子との間には、抵抗
4とR5との直列回路によって構成された分圧回路が設
けられており、これによって電圧検出回路部3が構成さ
れている。ここに、抵抗R4とR5は負荷Rに対して高イ
ンピーダンス値のものが選ばれている。更に、抵抗R4
とR5の接続点は抵抗R7を介してトランジスタQ5のベ
ースに接続されており、トランジスタQ5のエミッタは
別のトランジスタQ4のエミッタと共通に接続されて直
流電源Eの負極端子側に接続されている。一方、トラン
ジスタQ5のコレクタは抵抗R6を介して直流電源Eの正
極端子側に接続されるとともに、トランジスタQ4のベ
ースに接続されている。そして、トランジスタQ4のコ
レクタはトランジスタQ2のベースに接続されている。
トランジスタR4,R5及びその付属回路は出力制御部4
を構成するものである。
The terminal on the non-load side of the inductance L 1 is the drive transformer T 1
Is connected to the connection point of the transistors Q 1 and Q 2 via the primary winding n 1 of the drive transformer T 1 , and the secondary windings n 2 and n 3 of the drive transformer T 1 are respectively connected via the resistors R 1 and R 2 . Transistor Q 1 , Q 2
Connected to each of the bases. Further, the secondary winding n 2, n 3 of the drive transformer T 1 is to its polarity reversed, turns on transistor Q 1, Q 2 alternately has a configuration that is turned off, the driving transformer T 1 and its accompanying The circuit constitutes the driver circuit 2. Load R of capacitor C 1
A voltage divider circuit constituted by a series circuit of resistors R 4 and R 5 is provided between the connection point of the DC power source E and the load terminal of the DC power source E, whereby the voltage detection circuit unit 3 is constituted. Has been done. Here, the resistors R 4 and R 5 are selected to have a high impedance value with respect to the load R. Furthermore, the resistance R 4
The connection point between R 5 and R 5 is connected to the base of the transistor Q 5 via a resistor R 7, and the emitter of the transistor Q 5 is commonly connected to the emitter of another transistor Q 4 and the negative terminal side of the DC power source E is connected. It is connected to the. On the other hand, the collector of the transistor Q 5 is connected to the positive electrode terminal side of the DC power source E via the resistor R 6 and to the base of the transistor Q 4 . The collector of the transistor Q 4 is connected to the base of the transistor Q 2 .
The transistors R 4 , R 5 and their associated circuits are the output control unit 4.
It is what constitutes.

一方、直流電源Eと並列に抵抗R3とコンデンサC3を接
続してあり、更にコンデンサC3と抵抗R3の接続点と、
トランジスタQ1,Q2の接続点との間には、ダイオード
3を接続している。このダイオードD3は図示するよう
にアノードを抵抗R3とコンデンサC3の接続点に接続し
ている。そして、抵抗R3とコンデンサC3の接続点とト
ランジスタQ2のベースとの間にはダイアックQ3を設け
てあり、これらによってインバータ装置の起動回路6を
構成している。ここに、抵抗R3とコンデンサC3の直列
回路はダイアックQ3のトリガ回路を構成し、ダイオー
ドD3はダイアックQ3がブレークオーバーした後に、直
流電源Eから供給される電流を抵抗R3を介してトラン
ジスタQ2に直接導くバイパス回路を構成する。なお、
トランジスタQ1,Q2の各々には帰還ダイオードD1
2を逆並列に接続している。
On the other hand, a resistor R 3 and a capacitor C 3 are connected in parallel with the DC power source E, and a connection point between the capacitor C 3 and the resistor R 3
A diode D 3 is connected between the connection point of the transistors Q 1 and Q 2 . The diode D 3 has its anode connected to the connection point of the resistor R 3 and the capacitor C 3 as shown. Further, between the base of the resistor R 3 and the connection point of the transistor Q 2 of the capacitor C 3 is provided with a diac Q 3, constitute the starting circuit 6 of the inverter device. Here, the series circuit of the resistor R 3 and the capacitor C 3 constitutes a trigger circuit of the diac Q 3 , and the diode D 3 supplies the current supplied from the DC power source E to the resistor R 3 after the diac Q 3 breaks over. A bypass circuit is formed that leads directly to the transistor Q 2 via. In addition,
Each of the transistors Q 1 and Q 2 has a feedback diode D 1 ,
D 2 is connected in anti-parallel.

次に動作を説明する。第3図は第1図の等価基本回路を
示すものである。
Next, the operation will be described. FIG. 3 shows the equivalent basic circuit of FIG.

<負荷時の動作> 負荷時の場合には、等価基本回路は更に第4図のように
書きあらわせる。この場合、トランジスタQ1,Q2のス
イッチング動作によりトランジスタQ1,Q2の両端に現
れる電圧e1,e2は夫々第5図(b),(c)に示すような矩形
波電圧となり、LC直列共振回路Aの両端電圧e3はコン
デンサC1によって直流成分がカットされた第5図(e)
に示すように電圧e3が供給される。尚、第5図(a)は直
流電源Eの電圧Eを示す。ここに、コンデンサC1の両
端電圧ec1はec1=e1−e3で求まるから、コンデンサC1
の両端電圧ec1はE/2となる。尚、第5図において
は、わずかなリップルが含まれているが、このリップル
はコンデンサC1と負荷Rの回路の時定数C1・Rの値を
大きくすることにより小さくなる。更に、電圧検出回路
部3に加わる電圧e4はe4=e0−ec1により、それぞれ求
められて、第5図(f)に示した波形となり、e4=E/2
が求まる。
<Operation under load> In the case of load, the equivalent basic circuit can be further expressed as shown in FIG. In this case, the voltage e 1, e 2 appearing across transistors Q 1, Q 2 by the switching operation of the transistor Q 1, Q 2 are each FIG. 5 (b), becomes a square wave voltage, such as shown in (c), The voltage e 3 across the LC series resonance circuit A has its DC component cut by the capacitor C 1 (FIG. 5 (e))
The voltage e 3 is supplied as shown in FIG. Incidentally, FIG. 5 (a) shows the voltage E of the DC power source E. Here, since the voltage ec 1 across the capacitor C 1 is obtained by ec 1 = e 1 −e 3 , the capacitor C 1
The voltage ec 1 between both ends is E / 2. Although a slight ripple is included in FIG. 5, this ripple is reduced by increasing the value of the time constant C 1 · R of the circuit of the capacitor C 1 and the load R. Further, the voltage e 4 applied to the voltage detection circuit unit 3 is obtained by e 4 = e 0 −ec 1 and has the waveform shown in FIG. 5 (f), e 4 = E / 2
Is required.

従って、負荷Rが存在する場合には、電圧検出回路部3
に生じる電圧e4はE/2となる。この電圧は第1図の分
圧抵抗R4とR5により分圧され、その分圧出力が出力制
御部4に送られる。出力制御部4では、トランジスタQ
5をオンさせ、トランジスタQ4をオフさせることによっ
てトランジスタQ2を動作可能にするので、インバータ
回路の発振動作が継続して行なわれることになる。
Therefore, when the load R exists, the voltage detection circuit unit 3
The voltage e 4 generated at is E / 2. This voltage is divided by the voltage dividing resistors R 4 and R 5 in FIG. 1, and the divided output is sent to the output control section 4. In the output control unit 4, the transistor Q
Since the transistor Q 2 is enabled by turning on the transistor 5 and turning off the transistor Q 4 , the oscillating operation of the inverter circuit is continued.

<無負荷時の動作> 無負荷時においては、コンデンサC2のインピーダンス
がコンデンサC1のインピーダンスに比べて極めて大な
ので、出力端子は開放とみなすことができ、等価基本回
路は更に第6図のように書き表される。つまり、コンデ
ンサC1と電圧検出回路部3による充電回路が構成さ
れ、この充電回路に直流電源Eが加わるので、コンデン
サC1は直流電源EによりEまで充電されることにな
り、各部の電圧e0,ec1,e4は第7図(a),(b),(c)に示した
ようになり、電圧検出回路部3での検出電圧e4は0レベ
ルとなる。従って、この電圧e4の抵抗R5に加わる分圧
が出力制御部4に送られることになる。すると、出力制
御部4では、トランジスタQ5のベース電流がなくな
り、トランジスタQ5はオフとなる。この結果、トラン
ジスタQ4にベース電流が流れて、トランジスタQ2のベ
ース・エミッタ間を短絡する。かくして、トランジスタ
1はオフとなるので、インバータ装置の発振動作が停
止される。
<Operation under no load> Since the impedance of the capacitor C 2 is much larger than the impedance of the capacitor C 1 under no load, the output terminal can be regarded as open, and the equivalent basic circuit is as shown in FIG. Is written as In other words, the capacitor C 1 and the voltage detection circuit unit 3 constitute a charging circuit, and the DC power source E is added to this charging circuit. Therefore, the capacitor C 1 is charged up to E by the DC power source E, and the voltage e 0 , ec 1 , e 4 are as shown in FIGS. 7 (a), (b), (c), and the detection voltage e 4 in the voltage detection circuit unit 3 becomes 0 level. Therefore, the voltage division of the voltage e 4 applied to the resistor R 5 is sent to the output control unit 4. Then, the output control section 4, no base current of the transistor Q 5, the transistor Q 5 is turned off. As a result, a base current flows through the transistor Q 4, and the base and emitter of the transistor Q 2 are short-circuited. Thus, the transistor Q 1 is turned off, and the oscillation operation of the inverter device is stopped.

従って、LC直列共振回路Aを付加した場合でも、無負
荷時に出力される高い共振電圧を確実に抑制でき、安全
性も高いものである。
Therefore, even when the LC series resonance circuit A is added, the high resonance voltage output when there is no load can be reliably suppressed, and the safety is high.

(実施例2) 第8図は他の実施例を示すものであり、第1図に示した
実施例のものと対応する部分には同一付号を付して説明
を省略する。この実施例の特徴は電圧検出回路部3を構
成する抵抗R4,R5にダイオードD4を直列に設けたも
ので、ダイオードD4のアノードを負荷Rとコンデンサ
2の接続点に接続し、カソードを抵抗R4に接続して構
成している。このような構成とすることにより、インバ
ータ回路の動作時に生じるサージ電圧などのノイズ成分
を吸収し、インバータ回路の動作を安定するものであ
る。また、抵抗R5には並列に平滑コンデンサC4を接続
しており、このコンデンサC4により、サージ電圧、リ
ップル分を吸収してトランジスタQ5の動作を確実にし
ている。
(Embodiment 2) FIG. 8 shows another embodiment, and the portions corresponding to those of the embodiment shown in FIG. The feature of this embodiment is that a diode D 4 is provided in series with resistors R 4 and R 5 that constitute the voltage detection circuit unit 3. The anode of the diode D 4 is connected to the connection point of the load R and the capacitor C 2. , The cathode is connected to the resistor R 4 . With such a configuration, noise components such as surge voltage generated during the operation of the inverter circuit are absorbed and the operation of the inverter circuit is stabilized. Further, a smoothing capacitor C 4 is connected in parallel to the resistor R 5 , and the capacitor C 4 absorbs a surge voltage and a ripple component to ensure the operation of the transistor Q 5 .

また、負荷R,R′を放電灯とした場合において、本発
明によればJIS C 8108の6・3・2による2次電
圧は第9図に示すように無負荷状態と等しくなるのでe4
の電圧が零となり、発振を停止させることができ、2次
電圧が発生せずJISに適合できるものである。
The load R, in case of the the R 'discharge lamp, since the secondary voltage by 6, 3 and 2 of JIS C 8108, according to the present invention is equal to the unloaded state as shown in FIG. 9 e 4
The voltage of 0 becomes zero, oscillation can be stopped, and secondary voltage does not occur, so that it can comply with JIS.

尚、前述の実施例においては、無負荷時には出力制御部
4がトランジスタQ1,Q2の作動を停止させる構成のも
のを示したに過ぎないが、本発明はこれらのものに限定
されるものではない。例えば、無負荷時にはトランジス
タQ1,Q2の動作を間欠的に行なうものや、出力電圧を
所定値以下(例えば前述した所定の電圧300V以下)
に強制的に低下させるものでも良く、要は無負荷時には
出力電圧を抑制し、消費電力を抑制するものであれば良
い。
Incidentally, in the above-mentioned embodiment, the output control unit 4 merely shows the configuration in which the operation of the transistors Q 1 and Q 2 is stopped when there is no load, but the present invention is not limited to these. is not. For example, when there is no load, the transistors Q 1 and Q 2 operate intermittently, and the output voltage is below a predetermined value (for example, below the above-mentioned predetermined voltage 300 V).
It may be forcibly reduced to the above condition, that is, it is essential only that the output voltage be suppressed and the power consumption be suppressed when there is no load.

[発明の効果] 本発明は上述のように、直列に接続された2個のスイッ
チング素子が直流電源に並列に接続され、このスイッチ
ング素子の少なくとも一方と並列に、コンデンサ及び負
荷回路の直列回路をコンデンサが直流電源の一方の電極
側になるように接続されて成るインバータ装置におい
て、前記コンデンサの非電源側と前記直流電源の他方の
電極側との間の電圧を検出する電圧検出回路部と、この
電圧検出回路部の出力電圧に応じて前記スイッチング素
子の動作出力を制限する出力制御部とを備えたものであ
るから、前記コンデンサの非電源側と前記直流電源の他
方の電極側との間の電圧を電圧検出回路部により検出
し、該検出した電圧を出力制御部に入力し、検出した出
力電圧に応じて出力制御部によりスイッチング素子の動
作出力を制限することで、無負荷状態の場合の検出電圧
に応じてスイッチング素子の動作を抑制あるいは停止等
の制限ができるため、スイッチング素子のスイッチング
ロスや発熱による破壊を防止できるものであり、また、
無駄な消費電力をも抑えることができ、しかも、負荷回
路側の電圧を検出しているので、負荷の有無に応じた電
圧が出力されることになって、出力制御部の構成を簡略
化できて、信頼性の高いインバータ装置を提供できる効
果を奏するものである。更に、電圧検出部は、電圧を検
出する方式であり、負荷電流を検出する電流検出方法を
採用していないので、インバータ回路の動作に与える影
響が少なくなる効果を奏するものである。
[Effects of the Invention] As described above, the present invention is such that two switching elements connected in series are connected in parallel to a DC power supply, and a series circuit of a capacitor and a load circuit is connected in parallel with at least one of the switching elements. In an inverter device in which a capacitor is connected so as to be on one electrode side of a DC power supply, a voltage detection circuit unit that detects a voltage between the non-power supply side of the capacitor and the other electrode side of the DC power supply, Since the output control unit that limits the operation output of the switching element according to the output voltage of the voltage detection circuit unit is provided, the non-power supply side of the capacitor and the other electrode side of the DC power supply are connected. Voltage is detected by the voltage detection circuit unit, the detected voltage is input to the output control unit, and the operation output of the switching element is output by the output control unit according to the detected output voltage. By restricting, since it is possible to suppress or stop the operation of the switching element according to the detected voltage in the no-load state, it is possible to prevent the switching element from being damaged due to switching loss or heat generation.
It is possible to suppress unnecessary power consumption, and moreover, since the voltage on the load circuit side is detected, a voltage corresponding to the presence or absence of a load is output, and the configuration of the output control unit can be simplified. Thus, it is possible to provide a highly reliable inverter device. Furthermore, since the voltage detection unit is a system that detects a voltage and does not adopt a current detection method that detects a load current, it has an effect of reducing the influence on the operation of the inverter circuit.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の具体回路図、第2図は同上
のブロック図、第3図は同上の第2図の実施例の基本等
価回路図、第4図は同上の第2図に示した負荷時におけ
る等価回路図、第5図は同上のその各部の電圧波形図、
第6図は同上の第2図に示した実施例の無負荷時におけ
る等価回路図、第7図は同上のその各部の電圧波形図、
第8図は同上の他の実施例の具体回路図、第9図は2次
電圧試験用回路図、第10図は従来例のインバータ装置
の概略回路図、第11図は第10図に示した使用例図、
第12図は従来例の放電灯が点灯しない場合の等価回路
図である。 1は負荷回路、2はドライバ回路、3は電圧検出回路
部、4は出力制御部、Eは直流電源、Rは負荷を示す。
1 is a specific circuit diagram of an embodiment of the present invention, FIG. 2 is a block diagram of the same as above, FIG. 3 is a basic equivalent circuit diagram of the embodiment of FIG. 2 of the same above, and FIG. FIG. 5 is an equivalent circuit diagram under load shown in the figure, FIG. 5 is a voltage waveform diagram of each part of the same,
FIG. 6 is an equivalent circuit diagram of the embodiment shown in FIG. 2 above when there is no load, and FIG. 7 is a voltage waveform diagram of each part thereof shown above.
FIG. 8 is a specific circuit diagram of another embodiment of the above, FIG. 9 is a secondary voltage test circuit diagram, FIG. 10 is a schematic circuit diagram of a conventional inverter device, and FIG. 11 is shown in FIG. Example of use,
FIG. 12 is an equivalent circuit diagram when the conventional discharge lamp is not lit. Reference numeral 1 is a load circuit, 2 is a driver circuit, 3 is a voltage detection circuit section, 4 is an output control section, E is a DC power supply, and R is a load.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】直列に接続された2個のスイッチング素子
が直流電源に並列に接続され、このスイッチング素子の
少なくとも一方と並列に、コンデンサ及び負荷回路の直
列回路をコンデンサが直流電源の一方の電極側になるよ
うに接続されて成るインバータ装置において、前記コン
デンサの非電源側と前記直流電源の他方の電極側との間
の電圧を検出する電圧検出回路部と、この電圧検出回路
部の出力電圧に応じて前記スイッチング素子の動作出力
を制限する出力制御部とを備えたことを特徴とするイン
バータ装置。
1. Two switching elements connected in series are connected in parallel to a DC power supply, and a series circuit of a capacitor and a load circuit is connected in parallel with at least one of the switching elements, and the capacitor is one electrode of the DC power supply. In the inverter device configured to be connected to the other side, a voltage detection circuit unit that detects a voltage between the non-power supply side of the capacitor and the other electrode side of the DC power supply, and an output voltage of the voltage detection circuit unit. And an output control unit that limits the operation output of the switching element according to the above.
JP61005241A 1986-01-14 1986-01-14 Inverter device Expired - Lifetime JPH0634597B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61005241A JPH0634597B2 (en) 1986-01-14 1986-01-14 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61005241A JPH0634597B2 (en) 1986-01-14 1986-01-14 Inverter device

Publications (2)

Publication Number Publication Date
JPS62163582A JPS62163582A (en) 1987-07-20
JPH0634597B2 true JPH0634597B2 (en) 1994-05-02

Family

ID=11605702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61005241A Expired - Lifetime JPH0634597B2 (en) 1986-01-14 1986-01-14 Inverter device

Country Status (1)

Country Link
JP (1) JPH0634597B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514146Y2 (en) * 1987-07-28 1996-10-16 松下電工株式会社 Inverter device

Also Published As

Publication number Publication date
JPS62163582A (en) 1987-07-20

Similar Documents

Publication Publication Date Title
EP0984670B1 (en) High intensity discharge lamp ballast
US6867553B2 (en) Continuous mode voltage fed inverter
US4063108A (en) Inverter lockout circuit
US4029993A (en) Two level inverter circuit
JPH0521182A (en) Discharge lamp lighting device and lighting equipment
JPH0479119B2 (en)
JPH0449237B2 (en)
JPH0634597B2 (en) Inverter device
JP2001211658A (en) Halogen power converter having complementary switch
US4096410A (en) Inverter circuit protection
JPH01265498A (en) Lighting device for discharge lamp
JP2514146Y2 (en) Inverter device
US4928037A (en) Protected discharge lamp lighting system
JPS6210000B2 (en)
JPH0479120B2 (en)
JP2754531B2 (en) Directly connected discharge lamp lighting device
US5343123A (en) Series-resonant inverter ballast
JP5032869B2 (en) Discharge lamp lighting device
JPS6145359B2 (en)
JP3726408B2 (en) Inverter device, discharge lamp lighting device and lighting device
JPH01258396A (en) Lighting device for fluorescent lamp
GB2338358A (en) High intensity discharge lamp ballast
JP2774109B2 (en) Switching power supply
JP2615653B2 (en) Inverter circuit
KR940007025Y1 (en) Overcurrent automatic compensation circuit of electronic ballast for discharge lamp

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term