[go: up one dir, main page]

JPH0634449B2 - Multilayer printed circuit board - Google Patents

Multilayer printed circuit board

Info

Publication number
JPH0634449B2
JPH0634449B2 JP1004555A JP455589A JPH0634449B2 JP H0634449 B2 JPH0634449 B2 JP H0634449B2 JP 1004555 A JP1004555 A JP 1004555A JP 455589 A JP455589 A JP 455589A JP H0634449 B2 JPH0634449 B2 JP H0634449B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
multilayer printed
layer
aramid fiber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1004555A
Other languages
Japanese (ja)
Other versions
JPH02206196A (en
Inventor
ディー レイボーヴィッツ ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Priority to JP1004555A priority Critical patent/JPH0634449B2/en
Publication of JPH02206196A publication Critical patent/JPH02206196A/en
Publication of JPH0634449B2 publication Critical patent/JPH0634449B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、多層のプリント回路板に係り、より
詳細には、取り付けられる電子部品にほゞ等しい熱膨張
係数を有する多層のプリント回路板に係る。
Description: FIELD OF THE INVENTION The present invention relates generally to multilayer printed circuit boards, and more particularly to multilayer printed circuit boards that have a coefficient of thermal expansion approximately equal to the electronic components to which they are attached. Pertain.

従来の技術 多層のプリント回路板は、多数の集積回路(IC)チッ
プを相互接続するために広く利用されている。ICチッ
プは、通常、酸化アルミニウムのようなセラミック材料
で形成された個々のチップキャリアにハーメチックシー
ルされる。各ICチップからチップキャリアのエッジへ
ボンディングリードが引き出され、次いで、チップキャ
リアが回路板に直接半田付けされる。この構造の主たる
利点は、回路の密度が著しく高く、速度及びインピーダ
ンス特性が改善され、そして実装コストが実質的に減少
されることである。
BACKGROUND OF THE INVENTION Multilayer printed circuit boards are widely used to interconnect large numbers of integrated circuit (IC) chips. IC chips are usually hermetically sealed to individual chip carriers made of a ceramic material such as aluminum oxide. Bonding leads are drawn from each IC chip to the edge of the chip carrier and then the chip carrier is soldered directly to the circuit board. The main advantages of this structure are significantly higher circuit densities, improved speed and impedance characteristics, and substantially reduced packaging costs.

セラミックチップキャリアを用いる場合の主たる欠点
は、酸化アルミニウムの熱膨張係数が多層プリント回路
板の製造に一般に用いられるガラス/エポキシ積層体の
熱膨張係数の約半分に過ぎないことである(酸化アルミ
ニウムは5.5〜6×10-6in/in/℃であるのに対し、
ガラス/エポキシは12〜15×10-6in/in/℃であ
る)。これにより得られた構造体が著しい範囲の温度に
曝されたときには、構造体の熱サイクルによって半田接
合部にクラックが生じ、回路が不作動になる。この問題
に対する1つの解決策は、チップキャリアと回路板との
間に中間部材を使用することである。この中間部材はベ
ビーボードと称され、一方、回路板はマザーボードと称
されることがある。又、中間部材は、ハイブリッドパッ
ケージの形態をとることもあり、その上にチップキャリ
アが取り付けられる。
The main drawback with using ceramic chip carriers is that the coefficient of thermal expansion of aluminum oxide is only about half that of glass / epoxy laminates commonly used in the manufacture of multilayer printed circuit boards. 5.5-6 × 10 -6 in / in / ° C, while
Glass / epoxy is 12-15 × 10 −6 in / in / ° C.). When the resulting structure is exposed to temperatures in a significant range, thermal cycling of the structure will crack the solder joints and render the circuit inoperative. One solution to this problem is to use an intermediate member between the chip carrier and the circuit board. This intermediate member is referred to as the baby board, while the circuit board is sometimes referred to as the motherboard. The intermediate member may also take the form of a hybrid package on which the chip carrier is mounted.

セラミックチップキャリアと多層プリント回路板との間
の熱的な不一致に対する別の解決策は、回路板の熱膨張
係数をチップキャリアの熱膨張係数に対して調整するこ
とである。2つの熱膨張係数を一致させる1つの技術
は、ジャンセン氏の米国特許第4,318,954号及
びジャンセン氏等の米国特許第4,609,586号に
開示されたように、回路板をグラファイト支持部材の表
面に接合することである。このグラファイト支持部材の
熱膨張係数はほゞゼロであり、通常の回路板がこの支持
部材に接合されたときには、回路板の熱膨張係数がほゞ
セラミックチップキャリアの熱膨張係数まで減少され
る。
Another solution to the thermal mismatch between the ceramic chip carrier and the multilayer printed circuit board is to adjust the coefficient of thermal expansion of the circuit board to that of the chip carrier. One technique for matching two coefficients of thermal expansion is to use graphite on a circuit board as disclosed in Janssen U.S. Pat. No. 4,318,954 and Janssen et al. U.S. Pat. No. 4,609,586. Bonding to the surface of the support member. The coefficient of thermal expansion of the graphite support member is almost zero, and when a conventional circuit board is bonded to the support member, the coefficient of thermal expansion of the circuit board is reduced to about that of the ceramic chip carrier.

セラミックチップキャリアの熱膨張係数を多層プリント
回路板の熱膨張係数に一致させる更に別の技術は、本発
明者の米国特許第4,591,659号に開示されたよ
うに、誘電体材料の多数の層の間にグラファイトの多数
の層を各々さし挟んだものから多層回路板を製造するこ
とである。誘電体材料の幾つかの層は銅が被覆された層
であってICチップを電気的に相互接続するためのエッ
チングされた電気パターンを有している。グラファイト
の層は、銅のパターン及び誘電体材料の熱膨張係数を減
少させ、そしてグラファイトの層は、温度変化の間の回
路板の曲がりを最小にするように回路板にわたって対称
的に分布される。グラファイト層の幾つかは、ICチッ
プから伝導によって熱を除去するために銅被覆の誘電体
材料の層に接近して配置される。
Yet another technique for matching the coefficient of thermal expansion of a ceramic chip carrier to the coefficient of thermal expansion of a multilayer printed circuit board, as disclosed in our inventor's US Pat. No. 4,591,659, is to use many dielectric materials. To produce a multi-layer circuit board from multiple layers of graphite each sandwiched between layers. Some layers of dielectric material are copper clad layers with etched electrical patterns for electrically interconnecting IC chips. The graphite layer reduces the coefficient of thermal expansion of the copper pattern and the dielectric material, and the graphite layer is symmetrically distributed across the circuit board to minimize circuit board bending during temperature changes. . Some of the graphite layers are placed in close proximity to the layers of copper clad dielectric material to conduct heat away from the IC chip.

熱膨張係数を一致させる同様の技術は、本発明者の米国
特許第4,513,055号に開示されたように、多数
の銅層の間に複合材料の多数の層がさし挟まれたものか
ら多層回路板を製造することである。複合材料は、樹脂
マトリクスで埋設された編まれた織物から作られる。こ
の織物は、2つの別々の材料のヤーンから編まれる。そ
の一方の材料は負の熱膨張係数を有しそしてその他方は
正の熱膨張係数を有する。これら2つの材料の割合は、
所望の熱膨張係数を有する回路板を形成するように選択
される。オルセン氏の米国特許第4,414,264号
には、編まれた織物の複合材料より成る多数の層を用い
た別の多層回路板が開示されている。
A similar technique for matching the coefficients of thermal expansion is that multiple layers of composite material are sandwiched between multiple layers of copper, as disclosed in our US Pat. No. 4,513,055. To produce a multi-layer circuit board from things. Composite materials are made from knitted fabrics embedded in a resin matrix. This fabric is knitted from yarns of two separate materials. One material has a negative coefficient of thermal expansion and the other has a positive coefficient of thermal expansion. The ratio of these two materials is
It is selected to form a circuit board having the desired coefficient of thermal expansion. Olsen, U.S. Pat. No. 4,414,264, discloses another multilayer circuit board using multiple layers of knitted woven composite material.

発明が解決しようとする課題 多層プリント回路板の熱膨張係数をセラミックチップキ
ャリアの熱膨張係数に調整するこれらの全ての技術は、
グラファイトのような導電性金属によるか又は編まれた
織物の複合材料によって回路板の熱膨張係数を減少する
ものである。然し乍ら、これらの技術は、いずれも、幾
つかの欠点を有している。そこで、セラミックチップキ
ャリアのための改良された多層プリント回路板が依然と
して要望されている。本発明は、このような要望を明ら
かに満たすものである。
All of these techniques for adjusting the coefficient of thermal expansion of a multilayer printed circuit board to the coefficient of thermal expansion of a ceramic chip carrier are
It reduces the coefficient of thermal expansion of the circuit board by a conductive metal such as graphite or by a woven woven composite material. However, each of these techniques has some drawbacks. Thus, there remains a need for improved multilayer printed circuit boards for ceramic chip carriers. The present invention clearly meets these needs.

課題を解決するための手段 本発明は、アラミドファイバテープの積層によって形成
された複合材料の多数の層を用いて、所望の熱膨張係数
を有する回路板が形成されるようにした多層プリント回
路板にある。より詳細には、複合層が銅被覆の層であ
り、銅は、回路板に取り付けられる電気部品によって決
まるように適当にパターン化される。複合層は適当な絶
縁接着層と共に互いに接合され、種々の銅トレース間の
電気的接続は回路板のスルーホールによってなされる。
SUMMARY OF THE INVENTION The present invention is a multilayer printed circuit board adapted to form a circuit board having a desired coefficient of thermal expansion using multiple layers of composite material formed by laminating aramid fiber tapes. It is in. More specifically, the composite layer is a layer of copper cladding, the copper being appropriately patterned as determined by the electrical components attached to the circuit board. The composite layers are bonded together with a suitable insulating adhesive layer and the electrical connections between the various copper traces are made by through holes in the circuit board.

各々の複合層は、アラミドファイバテープの2つの外部
層と2つの内部層を含んでいる。アラミドファイバテー
プは外部層においてはX方向に配向されそして内部層に
おいてはY方向に配向されて、X及びYの両方向に低い
熱膨張係数を有した複合層を形成する。内部層及び外部
層は、温度変化の間に複合層が曲がらないようにするた
めに複合層の中心線に対して対称的に配置される。
Each composite layer comprises two outer layers and two inner layers of aramid fiber tape. The aramid fiber tape is oriented in the X direction in the outer layer and in the Y direction in the inner layer to form a composite layer having a low coefficient of thermal expansion in both the X and Y directions. The inner and outer layers are arranged symmetrically with respect to the centerline of the composite layer to prevent the composite layer from bending during temperature changes.

アラミドファイバテープは、アラミドファイバの単一層
を平行に配列してファイバストリップを形成することに
より製造される。これらのストリップはいかなる巾のも
のでもよいが、製造を容易にするためにはできるだけ巾
の広いものにしなければならない。次いで、ストリップ
には樹脂が被覆され、半硬化即ち「B」段階まで加熱さ
れ、アラミドファイバテープが形成される。次いで、ア
ラミドファイバテープは一度に1層づつ所望のファイバ
配向に敷設され、複合層が形成される。この複合層に
は、銅のホイルによるか又は銅バス及び通常の無電解工
程を用いることにより銅が被覆され、次いで、この銅が
被覆された複合層をエッチングして所望の電気パターン
が形成される。複合層は、その後、積層されそして硬化
される。
Aramid fiber tape is manufactured by arranging a single layer of aramid fibers in parallel to form a fiber strip. These strips can be of any width, but they should be as wide as possible for ease of manufacture. The strip is then coated with resin and heated to semi-cure or "B" stage to form the aramid fiber tape. The aramid fiber tape is then laid down one layer at a time in the desired fiber orientation to form a composite layer. The composite layer is coated with copper either by a foil of copper or by using a copper bath and conventional electroless processes, and then the copper-coated composite layer is etched to form the desired electrical pattern. It The composite layer is then laminated and cured.

アラミドファイバテープ積層により、編まれたアラミド
ファイバから作られた複合層よりも熱膨張係数の低い複
合層が形成される。例えば、エポキシ樹脂が含浸された
アラミドファイバに関する1つのテストにおいては、テ
ープ積層体についての熱膨張係数が1.4〜2.3×1
-6in/in/℃であるのに対して、編まれた形態の同じ材
料に対する熱膨張係数が4〜7×10-6in/in/℃である
という結果が示されている。編まれたファイバの過大及
び過少特性によって生じる引っ張り弾性係数の低下もこ
のテープ積層体によって排除され、これにより、優れた
機械的強度を有する回路板が形成される。更に、テープ
積層体により、回路板を形成するに必要な樹脂の量が回
路板の約60%から約40%の範囲で減少され、回路板
の厚みが減少される。更に、テープ積層体により、アラ
ミドファイバをねじってヤーンを形成しそしてヤーンを
編むという必要性が排除され、回路板のコストが低減さ
れる。
The aramid fiber tape laminate forms a composite layer having a lower coefficient of thermal expansion than a composite layer made of braided aramid fiber. For example, in one test on aramid fiber impregnated with epoxy resin, the coefficient of thermal expansion for the tape laminate was 1.4 to 2.3 × 1.
The results show that the coefficient of thermal expansion for the same material in knitted form is 4-7 × 10 −6 in / in / ° C., compared to 0 −6 in / in / ° C. The reduction in tensile modulus caused by the oversized and undersized properties of the braided fiber is also eliminated by the tape laminate, which results in a circuit board having excellent mechanical strength. In addition, the tape laminate reduces the amount of resin needed to form the circuit board in the range of about 60% to about 40% of the circuit board, reducing the thickness of the circuit board. Further, the tape laminate eliminates the need to twist aramid fibers to form yarns and knit the yarns, reducing circuit board cost.

以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、セラミックキャリアチップに正確に一致するこ
とのできる熱膨張係数を有した回路板を提供する。更
に、この回路板は、優れた機械的強度と、低い誘電率
と、良好な熱伝導率とを有している。本発明の他の特徴
及び効果は、添付図面を参照した以下の詳細な説明より
明らかとなろう。
From the above description, it will be apparent that the present invention represents a significant advance in the field of multilayer printed circuit boards. In particular, the present invention provides a circuit board having a coefficient of thermal expansion that can match the ceramic carrier chip exactly. Furthermore, this circuit board has excellent mechanical strength, low dielectric constant and good thermal conductivity. Other features and advantages of the present invention will be apparent from the following detailed description with reference to the accompanying drawings.

実施例 説明のための添付図面に示されたように、本発明は、主
として、多層プリント回路板に関する。特に、セラミッ
クチップキャリアを支持するのに用いられるような回路
板には4つの望ましい特性がある。先ず第1に、回路板
は、比較的長い距離にわたって信号を容易に伝達できる
ようにするために誘電率が比較的低くなければならな
い。第2に、回路板の熱伝達係数をセラミックチップキ
ャリアの熱膨張係数に合致させるべく広範囲に制御でき
ねばならない。第3に、セラミックチップキャリアによ
って発生した熱を消散するために回路板が良好な熱伝導
体でなければならない。最後に、良好な機械的強度を得
るために回路板が高い引っ張り弾性係数を有していなけ
ればならない。不都合なことに、単一の材料ではこれら
全ての所望の特性を得ることができない。
DETAILED DESCRIPTION OF THE INVENTION As shown in the accompanying drawings for purposes of illustration, the present invention relates primarily to multilayer printed circuit boards. In particular, circuit boards such as those used to support ceramic chip carriers have four desirable characteristics. First of all, the circuit board must have a relatively low dielectric constant to allow easy signal transmission over relatively long distances. Second, the heat transfer coefficient of the circuit board must be controllable over a wide range to match the coefficient of thermal expansion of the ceramic chip carrier. Third, the circuit board must be a good heat conductor to dissipate the heat generated by the ceramic chip carrier. Finally, the circuit board must have a high tensile modulus to obtain good mechanical strength. Unfortunately, no single material can achieve all of these desired properties.

第1図は、リードなしの4個のセラミックチップキャリ
ア12を支持するのに用いる多層回路板10を示してい
る。各チップキャリア12は、ICチップを収容しそし
てその底面の周囲に接点パッドを有しており、ICチッ
プ内の種々の回路の入力/出力リードがこれらの接点パ
ッドに接続される。これら接点パッドは、回路板10の
上面に設けられた各接点パッド14へ再流半田工程によ
って取り付けられる。チップキャリア12の熱膨張係数
と回路板10の熱膨張係数とが一致しないと、これらの
電気的接続に損傷が及ぶことになる。
FIG. 1 shows a multilayer circuit board 10 used to support four ceramic chip carriers 12 without leads. Each chip carrier 12 houses an IC chip and has contact pads around its bottom surface to which the input / output leads of various circuits within the IC chip are connected. These contact pads are attached to each contact pad 14 provided on the upper surface of the circuit board 10 by a reflow soldering process. If the coefficient of thermal expansion of the chip carrier 12 and the coefficient of thermal expansion of the circuit board 10 do not match, these electrical connections will be damaged.

第2図に示す本発明の好ましい実施例によれば、回路板
10は、アラミドファイバテープの積層によって形成さ
れた複合材料の複数の層16を備えている。これらの複
合層16は、参照番号18で示すように銅被覆層であ
り、銅は、回路板10に取り付けられるICチップ12
の設計によって決まるように適当にパターン化される。
複合層16は適当な絶縁接着層20と共に接合され、種
々の銅トレース間の電気的接続は回路板10のスルーホ
ールによってなされる。
In accordance with the preferred embodiment of the invention shown in FIG. 2, circuit board 10 comprises multiple layers 16 of composite material formed by laminating aramid fiber tape. These composite layers 16 are copper clad layers as indicated by reference numeral 18, the copper being the IC chip 12 attached to the circuit board 10.
Is appropriately patterned as determined by the design of.
The composite layer 16 is bonded with a suitable insulating adhesive layer 20 and the electrical connections between the various copper traces are made by through holes in the circuit board 10.

第3図に示すように、各々の複合層16は、アラミドフ
ァイバテープ30の2つの外部層22、24と、2つの
内部層26、28とを含んでいる。アラミドファイバテ
ープ30は、外部層22、24においてはX方向に配向
されそして内部層26、28においてはY方向に配向さ
れ、X及びYの両方向に低い熱膨張係数を有する複合層
16が形成される。上記層22、24、26、28は、
温度変化の間に複合層が曲がらないようにするために複
合層16の中心線に対して対称的に配置される。
As shown in FIG. 3, each composite layer 16 includes two outer layers 22, 24 and two inner layers 26, 28 of aramid fiber tape 30. The aramid fiber tape 30 is oriented in the X direction in the outer layers 22, 24 and in the Y direction in the inner layers 26, 28 to form a composite layer 16 having a low coefficient of thermal expansion in both the X and Y directions. It The layers 22, 24, 26, 28 are
It is placed symmetrically about the centerline of the composite layer 16 to prevent the composite layer from bending during temperature changes.

アラミドファイバテープ30は、アラミドファイバ32
の単一層を平行に配列してファイバストリップを形成す
ることによって製造される。これらストリップはいかな
る巾のものでもよいが、製造を容易にするためにはでき
るだけ巾が広くなければならない。これらのストリップ
には次いで樹脂が被覆されそして半硬化即ち「B」段階
へと加熱されてアラミドファイバテープ30が形成され
る。アラミドファイバテープ30は、次いで、一度に1
層づつ第3図に示すファイバ配向で敷設され、複合層1
6が形成される。この複合層は、銅のホイルによるか又
は銅バス及び通常の無電解工程を用いることによって銅
が被覆され、銅の被覆された複合層は、次いで、所望の
電気パターンを形成するようにエッチングされる。その
後、複合層16は、第2図に示すように積層されそして
硬化される。
The aramid fiber tape 30 is made of the aramid fiber 32.
Are arranged in parallel to form a fiber strip. The strips can be of any width, but must be as wide as possible to facilitate manufacture. These strips are then coated with resin and heated to a semi-cure or "B" stage to form aramid fiber tape 30. Aramid fiber tape 30 is then placed one at a time
Layer-by-layer, laid with the fiber orientation shown in FIG.
6 is formed. This composite layer is coated with copper either by a foil of copper or by using a copper bath and a conventional electroless process, and the copper coated composite layer is then etched to form the desired electrical pattern. It The composite layer 16 is then laminated and cured as shown in FIG.

本発明のここに示す好ましい実施例では、アラミドファ
イバ32は、E.I.デュポン社によって製造されて
「Kevlar 108」という商標で販売されているアラミドフ
ァイバであるのが好ましい。樹脂は、エポキシ樹脂又は
ポリイミド樹脂である。絶縁接着層20は、樹脂が含浸
されたアラミドファイバの単一層で、例えば、上記層2
2、24、26、28の1つであってもよいし、或いは
接着層20は、樹脂が含浸された編まれたアラミドファ
イバの単一層であってもよい。
In the presently preferred embodiment of the invention, the aramid fiber 32 is an E. I. It is preferably an aramid fiber manufactured by DuPont and sold under the trademark "Kevlar 108". The resin is an epoxy resin or a polyimide resin. The insulating adhesive layer 20 is a single layer of resin-impregnated aramid fiber, such as the layer 2 described above.
2, 24, 26, 28, or the adhesive layer 20 may be a single layer of resin impregnated woven aramid fiber.

アラミドファイバ32のテープ積層により、編まれたア
ラミドファイバから形成された複合層よりも熱膨張係数
の低い複合層16が形成される。例えば、エポキシ樹脂
が含浸された「Kevlar 108」ヤーンに関する1つのテス
トにおいては、テープ積層の場合に熱膨張係数が1.4
〜2.3×10-6in/in/℃であるのに対して、編まれた
形態の同じ材料の場合には熱膨張率が4〜7×10-6in
/in/℃であるという結果が示されている。編まれた織物
の過大及び過少特性によって生じる引っ張り弾性係数の
低下もこのテープ積層によって排除され、従って、良好
な機械的強度を有する回路板が形成される。更に、テー
プ積層体により、回路板を製造するのに必要な樹脂の量
が回路板の約60%ないし約40%の範囲で減少され、
基板の厚みが減少される。最後に、テープ積層により、
アラミドファイバをねじってヤーンを形成しそしてヤー
ンを編む必要性が排除され、回路板のコストが低減され
る。
The tape lamination of aramid fiber 32 forms a composite layer 16 having a lower coefficient of thermal expansion than a composite layer formed from knitted aramid fiber. For example, in one test on "Kevlar 108" yarn impregnated with epoxy resin, the coefficient of thermal expansion was 1.4 for tape lamination.
˜2.3 × 10 −6 in / in / ° C., while the same knitted material has a coefficient of thermal expansion of 4 to 7 × 10 −6 in
Results are shown to be / in / ° C. The decrease in tensile modulus caused by the oversized and undersized properties of the knitted fabric is also eliminated by this tape lamination, thus forming a circuit board with good mechanical strength. Further, the tape laminate reduces the amount of resin required to make the circuit board in the range of about 60% to about 40% of the circuit board,
The thickness of the substrate is reduced. Finally, with tape lamination,
The need for twisting the aramid fiber to form the yarn and knitting the yarn is eliminated, reducing the cost of the circuit board.

以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、熱膨張係数をセラミックチップキャリアの熱膨
張係数に正確に合致させることのできる回路板を提供す
る。更に、この回路板は、優れた機械的強度と、低い誘
電率と、良好な熱伝導率とを有している。本発明の好ま
しい実施例を詳細に説明したが、本発明の精神及び範囲
から逸脱することなく種々の変更がなされ得る。例え
ば、本発明の複合層は、アラミドファイバから製造され
るものとして説明したが、低い又は負の熱膨張係数を有
する非導電性材料のファイバを用いることもできる。こ
の非導電性材料は、複合材料が銅のパターン(回路に取
り付けられる電気部品よりも熱膨張係数が大きい)と合
成されたときに回路板の熱膨張係数を電気部品に一致で
きるように、電気部品より小さな熱膨張係数を有してい
なければならない。更に、銅に代わっていかなる導電性
金属を用いることもできる。従って、本発明は、特許請
求の範囲のみによって限定されるものとする。
From the above description, it will be apparent that the present invention represents a significant advance in the field of multilayer printed circuit boards. In particular, the present invention provides a circuit board whose coefficient of thermal expansion can be matched exactly to that of a ceramic chip carrier. Furthermore, this circuit board has excellent mechanical strength, low dielectric constant and good thermal conductivity. While the preferred embodiment of the invention has been described in detail, various modifications can be made without departing from the spirit and scope of the invention. For example, although the composite layers of the present invention have been described as being made from aramid fibers, fibers of non-conducting materials with low or negative coefficients of thermal expansion can also be used. This non-conducting material is an electrically conductive material that allows the coefficient of thermal expansion of the circuit board to match the electrical components when the composite is composited with a copper pattern (which has a higher coefficient of thermal expansion than the electrical components attached to the circuit). It must have a smaller coefficient of thermal expansion than the part. Further, any conductive metal can be used in place of copper. Accordingly, the invention is to be limited only by the claims that follow.

【図面の簡単な説明】[Brief description of drawings]

第1図は、多層のプリント回路板に取り付けられた4つ
のチップキャリアを示す簡単な斜視図、 第2図は、本発明による多層回路板を形成する複合層の
部分断面図、そして 第3図は、複合層の1つを示す部分断面図である。 10……多層回路板 12……チップキャリア 14……接点パッド 16……複合材料の複数の層 18……銅被覆層 20……絶縁接着層 22、24……外部層 26、28……内部層 30……アラミドファイバテープ 32……アラミドファイバ
FIG. 1 is a simplified perspective view showing four chip carriers attached to a multilayer printed circuit board, FIG. 2 is a partial cross-sectional view of a composite layer forming a multilayer circuit board according to the present invention, and FIG. FIG. 4 is a partial cross-sectional view showing one of the composite layers. 10 ... Multilayer circuit board 12 ... Chip carrier 14 ... Contact pad 16 ... Multiple layers of composite material 18 ... Copper coating layer 20 ... Insulating adhesive layer 22, 24 ... External layer 26, 28 ... Internal Layer 30 ... Aramid fiber tape 32 ... Aramid fiber

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】X方向に配向されたアラミドファイバテー
プの内部層とY方向に配向されたアラミドファイバテー
プからなる外部層とから構成されるサンドウィッチ構造
を形成するアラミドファィバからなる複合材料の複数の
層、および 回路板に取り付けられる電気部品間に接続を確立するの
に用いられる複数の銅層とを具備し、前記複合材料の層
は、前記回路板に取り付けられる前記電気部品の熱膨張
係数と適合する熱膨張係数を有する多層プリント回路板
を形成するように互いに接合されることを特徴とする多
層プリント回路板。
1. A plurality of layers of composite material comprising aramid fibers forming a sandwich structure comprising an inner layer of aramid fiber tape oriented in the X direction and an outer layer comprising aramid fiber tape oriented in the Y direction. And a plurality of copper layers used to establish a connection between electrical components mounted on the circuit board, the layer of composite material being compatible with the coefficient of thermal expansion of the electrical components mounted on the circuit board. Multilayer printed circuit boards, which are joined together to form a multilayer printed circuit board having a coefficient of thermal expansion.
【請求項2】上記アラミドファイバテープは、樹脂が被
覆されて半硬化段階へと加熱されたアラミドファイバの
単一層である請求項1に記載の多層プリント回路板。
2. The multilayer printed circuit board of claim 1, wherein the aramid fiber tape is a single layer of aramid fiber coated with resin and heated to a semi-curing stage.
【請求項3】上記層は、絶縁接着層と共に接合される請
求項1に記載の多層プリント回路板。
3. The multilayer printed circuit board of claim 1, wherein the layers are bonded together with an insulating adhesive layer.
【請求項4】上記絶縁接着層の各々は、アラミドファイ
バテープの単一層である請求項3に記載の多層プリント
回路板。
4. The multilayer printed circuit board of claim 3, wherein each of the insulating adhesive layers is a single layer of aramid fiber tape.
【請求項5】上記絶縁接着層の各々は、樹脂が含浸され
た編まれたアラミドファイバの単一層である請求項3に
記載の多層プリント回路板。
5. The multilayer printed circuit board of claim 3, wherein each of the insulating adhesive layers is a single layer of resin impregnated woven aramid fiber.
【請求項6】上記樹脂はエポキシ樹脂である請求項2に
記載の多層プリント回路板。
6. The multilayer printed circuit board according to claim 2, wherein the resin is an epoxy resin.
【請求項7】上記樹脂はポリイミド樹脂である請求項2
に記載の多層プリント回路板。
7. The resin according to claim 2, which is a polyimide resin.
The multilayer printed circuit board according to.
【請求項8】多層プリント回路板の製造方法において、 アラミドファイバテープの積層により複合材料の複数の
層を形成し、 幾つかの複合層の少なくとも片面に銅の層をメッキし、 上記銅の層に所定の回路パターンをエッチングし、そし
て 上記複合層に絶縁接着層を積層して、所望の熱膨張係数
を有するプリント回路板を形成することを特徴とする方
法。
8. A method for manufacturing a multilayer printed circuit board, wherein a plurality of layers of a composite material are formed by laminating aramid fiber tapes, and a copper layer is plated on at least one side of some of the composite layers. A method for forming a printed circuit board having a desired coefficient of thermal expansion by etching a predetermined circuit pattern on the substrate, and laminating an insulating adhesive layer on the composite layer.
JP1004555A 1989-01-11 1989-01-11 Multilayer printed circuit board Expired - Lifetime JPH0634449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1004555A JPH0634449B2 (en) 1989-01-11 1989-01-11 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1004555A JPH0634449B2 (en) 1989-01-11 1989-01-11 Multilayer printed circuit board

Publications (2)

Publication Number Publication Date
JPH02206196A JPH02206196A (en) 1990-08-15
JPH0634449B2 true JPH0634449B2 (en) 1994-05-02

Family

ID=11587295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1004555A Expired - Lifetime JPH0634449B2 (en) 1989-01-11 1989-01-11 Multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JPH0634449B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098175A (en) * 1995-06-14 1997-01-10 Fuji Kiko Denshi Kk Shelf formation method and bonding of multilayer printed-circuit board
JP4869007B2 (en) * 2006-09-28 2012-02-01 京セラ株式会社 Printed wiring board
JP2009021470A (en) * 2007-07-13 2009-01-29 Fujitsu Ltd Circuit board

Also Published As

Publication number Publication date
JPH02206196A (en) 1990-08-15

Similar Documents

Publication Publication Date Title
US4814945A (en) Multilayer printed circuit board for ceramic chip carriers
US4812792A (en) High-frequency multilayer printed circuit board
CA1230182A (en) Multilayer printed circuit board structure
US4689110A (en) Method of fabricating multilayer printed circuit board structure
US6222740B1 (en) Multilayer circuit board having at least one core substrate arranged therein
JP2875076B2 (en) Flexible wiring board
US4496793A (en) Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
KR100338908B1 (en) Printed circuit board and electronic components
US4513055A (en) Controlled thermal expansion composite and printed circuit board embodying same
US20040212075A1 (en) Semiconductor device including a wiring board with a three-dimensional wiring pattern
JPH04212494A (en) Manufacture of rigid/flexible printed circuit structure and multilayer flexible circuit board manufactured by this method
US4875282A (en) Method of making multilayer printed circuit board
KR20000006037A (en) Low-thermal expansion circuit board and multilayer circuitboard
US20110030207A1 (en) Multilayer printed wiring board and manufacturing method thereof
JP2001111218A (en) Multilayer printed circuit board and electronic device
EP0817266A2 (en) Mounting structure for an integrated circuit
JPH0634449B2 (en) Multilayer printed circuit board
JP2630293B2 (en) Multilayer wiring board
JP2001237542A (en) Wiring board
US6228470B1 (en) Composite substrate for electronic components
JPH02164096A (en) Multilayer electronic circuit board and its manufacture
JPH06181268A (en) Semiconductor device
JPS60236278A (en) Plate for circuit
JPH03285382A (en) Printed wiring board
JP2532486Y2 (en) Semiconductor device