JPH06343295A - ステッピングモータ駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 携帯用ビデオカメラの自動焦点調節機構等に
適用されるステッピングモータのモータ駆動回路に関
し、不要な振動や騒音を低減する。 【構成】 ２チャンネル制御信号DA，DBと共に外部から
基準クロックパルスCLKを入力されており、制御信号D
A，DBが反転した後所定タイミングで反転する内部クロ
ックCKを基準クロックパルスCLK に基づいて生成し、制
御信号DA，DBが反転してから内部クロックCKが反転する
までの間に、制御信号DA，DBの値に応じてディジタルデ
ータを最大値から最小値、または最小値から最大値へと
一定のタイミングで変化させて生成出力する構成の論理
回路４，６と、ディジタルデータDA１〜DA４，DB１〜DB
４を最大値から最小値に応じた値の駆動信号 VCA,VCBに
変換して駆動回路 12,13の入力信号を生成するＤ／Ａコ
ンバータ５，７とを具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はステッピングモータ駆動
回路に係り、特に携帯用ビデオカメラの自動焦点調節機
構等に適用されるステッピングモータ駆動回路に関す
る。

【０００２】

【従来の技術】近年エレクトロニクスの進歩により携帯
用ビデオカメラに自動焦点調節機構が適用されている。
この自動焦点調節機構には高精度の回転角度調整が可能
なステッピングモータが適用されている。

【０００３】ステッピングモータはパルスモータとも称
され、たとえば２値化２相パルス入力に対してその入力
パルスの位相に応じた角度だけ回転するものである。し
たがって、その入力パルスの周期に応じて回転速度が制
御される。

【０００４】図８は従来のステッピングモータ駆動回路
の入力パルスの一例を、１相について示した図である。
図８（Ａ）及び図８（Ｂ）は高速回転時、図８（Ｃ）及
び図８（Ｄ）は低速回転時を夫々示す。

【０００５】すなわち、コンデンサの充放電を利用し
て、図８（Ａ）又は図８（Ｃ）に示すような方形波に基
づいて図８（Ｂ）又は図８（Ｄ）のような台形波の励磁
パルスを生成する。したがって、励磁パルスがローレベ
ルからハイレベル、又はハイレベルからローレベルに至
るときの台形波の傾斜はコンデンサの値に応じた一定の
値とされており、これにより、ステッピングモータの不
要な振動や騒音を低減している。

【０００６】そして、ＢＴＬ(Balanced Transformerles
s)構成の駆動回路を介して、この励磁パルスをステッピ
ングモータの２つの励磁コイルに供給することでステッ
ピングモータを駆動制御する。

【０００７】

【発明が解決しようとする課題】しかしながら、上記し
た従来のステッピングモータ駆動回路では、台形波の傾
斜は回転速度にかかわらず一定である。このため、回転
速度が低くなるにしたがって台形波の平坦期間に対する
傾斜期間が高速回転時に比べてしだいに短くなる。この
結果、台形波が方形波に近づくために、低速回転時は騒
音の低減効果がうすれる問題があった。

【０００８】そこで、本発明は、低速回転時にも騒音の
低減効果がうすれることのなくステッピングモータの不
要な振動や騒音を低減することのできるモータ駆動回路
を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記の問題は、次のとお
り構成することにより解決される。

【００１０】すなわち、外部からの２値化２相信号に基
づいてステッピングモータの２相励磁コイルを駆動手段
によって電流駆動し、２値化２相信号のタイミングに応
じてステッピングモータを駆動制御するステッピングモ
ータ駆動回路において、２値化２相信号と共に外部から
基準クロックパルスが入力されており、２値化２相信号
が反転した後所定タイミングで反転するタイミングパル
スを基準クロックパルスに基づいて生成し、２値化２相
信号が反転してからタイミングパルスが反転するまでの
間に、２値化２相信号の値に応じてディジタルデータを
最大値から最小値、または最小値から最大値へと一定の
タイミングで変化させて生成出力する構成のディジタル
データ生成手段と、ディジタルデータを最大値から最小
値に応じた値のアナログ電圧に変換して駆動手段への入
力信号を生成するＤ／Ａ変換手段とを具備する構成とす
ることにより解決される。

【００１１】

【作用】上記構成の本発明によれば、２値化２相信号と
ともに外部から基準クロックパルスが入力されているデ
ィジタルデータ生成手段は、２値化２相信号が反転して
からタイミングパルスが反転するまでの間に、２値化２
相信号の値に応じて、たとえば２値化２相信号の値がハ
イレベルのときはディジタルデータを最小値から最大
値、またはローレベルのときは最大値から最小値へと一
定のタイミングで変化させて生成出力するが、このタイ
ミングパルスは基準クロックパルスに基づいて生成され
る。

【００１２】また、駆動手段への入力信号を生成するＤ
／Ａ変換手段はディジタルデータを最大値から最小値に
応じた値のアナログ電圧に変換するが、このアナログ電
圧の振幅は一定振幅とされる。したがって、基準クロッ
クパルスの周期を可変することで、ディジタルデータを
最大値から最小値、または最小値から最大値へと変化さ
せるのに要する時間を変えることができて、アナログ電
圧が変化するときの傾斜を任意に設定自在となるように
作用する。

【００１３】

【実施例】図１は、本発明の一実施例を一部具体的に示
すブロック図である。

【００１４】図１に示すステッピングモータ駆動回路１
には、上記基準クロックパルスＣＬＫと上記２値化２相
信号であるＡチャンネル及びＢチャンネル制御パルスＤ
Ａ及びＤＢが入力されている。Ａチャンネル制御パルス
ＤＡとＢチャンネル制御パルスＤＢとは所定の位相関係
とされており、ステッピングモータ駆動回路１はこれら
のパルスに基づいて２相励磁パルスを生成する。

【００１５】そして、ステッピングモータ３の図示しな
い固定子に配設された２相励磁コイルＬＡ及びＬＢを２
相励磁パルスによって励磁することで、各チャンネル制
御パルスＤＡ及びＤＢの位相に基づいて回転子２を回転
制御する。

【００１６】ステッピングモータ駆動回路１は、Ａチャ
ンネルの論理回路４とＤ／Ａコンバータ５と駆動回路１
２、及びＢチャンネルの論理回路６とＤ／Ａコンバータ
７と駆動回路１３とから構成される。

【００１７】本発明の要部である論理回路４と論理回路
６、及びＤ／Ａコンバータ５とＤ／Ａコンバータ７は夫
々同一構成であり、これらについては後で詳述する。駆
動回路１２と駆動回路１３も図示のとおり同一構成であ
り、いわゆるＢＴＬ構成とされている。

【００１８】すなわち、駆動回路１２は、Ａチャンネル
駆動信号ＶＣＡを非反転増幅器１４で増幅すると共に、
これをインピーダンス変換用反転バッファ１６を介して
反転増幅器１８で増幅し、両増幅器１４及び１８の各出
力端の間に接続されたＡチャンネル励磁コイルＬＡを電
流駆動して励磁する。

【００１９】また同様に、駆動回路１３は、Ｂチャンネ
ル駆動信号ＶＣＢを非反転増幅器１５で増幅すると共
に、これをインピーダンス変換用反転バッファ１７を介
して反転増幅器１９で増幅し、両増幅器１５及び１９の
各出力端の間に接続されたＢチャンネル励磁コイルＬＢ
を電流駆動して励磁する。

【００２０】次に、図２及び図３は論理回路４（又は
６）の詳細な回路図であり、両図はａ〜ｎにおいて連続
する図である。なお、この論理回路４は、I²Ｌ構成の半
導体回路である。

【００２１】論理回路４は、大略して、位相シフト回路
８，エクスクルーシブオア回路９，Ｄ型フリップフロッ
プ回路１０，Ｔ型フリップフロップ回路２０と２１と２
２と２３，及びインバータゲート２４〜３７などで構成
される。

【００２２】論理回路４には、反転されたＡチャンネル
制御パルスＤＡ＊（以下、＊は反転されたパルスを表わ
す。）が外部から入力端子６０を介して、基準クロック
パルスＣＬＫが入力端子６１を介して供給されている。
そして、これらに基づいて出力ディジタルデータＤＡ１
〜ＤＡ４が生成される。各ディジタルデータＤＡ１〜Ｄ
Ａ４は、出力端子５２〜５５から後述する（図７に詳細
に示す）４ビットＤ／Ａコンバータへと出力される。

【００２３】また、論理回路６（図１）からの出力ディ
ジタルデータＤＢ１〜ＤＢ４は、基準クロックパルスＣ
ＬＫとＢチャンネル制御パルスＤＢに基づいて生成さ
れ、同様のＤ／Ａコンバータ（７）へと出力される。

【００２４】ここで、図４（Ａ）〜（Ｒ）及び図５
（Ａ）〜（Ｒ）は論理回路４及びＤ／Ａコンバータ５の
動作を説明するタイミングチャートである。

【００２５】両図において、（Ｂ）は外部からＴ型フリ
ップフロップ回路（２０）に供給される一定周期Ｔs の
基準クロックパルスＣＬＫ、（Ｃ）は外部から論理回路
（４）の各部に供給されるＡチャンネル制御パルスＤ
Ａ，（Ｅ）〜（Ｈ）はそれぞれ論理回路（４）からＤ／
Ａコンバータ（５）に供給される４ビットディジタルデ
ータＤＡ１〜ＤＡ４であり、（Ａ）はこれらのディジタ
ルデータＤＡ１〜ＤＡ４をＤ／Ａコンバータ（５）によ
ってＤ／Ａ変換して得られる駆動回路（１２）の入力駆
動信号ＶＣＡである。

【００２６】まず、リセットパルスＲＳ（図４（Ｄ）及
び図５（Ｄ))の生成過程について、図２及び図６を参照
して説明する。入力端子６０に入来する反転Ａチャンネ
ル制御パルスＤＡ＊は、インバータゲート３１を介して
反転されて図６（Ａ）のＤＡのとおりのパルスとされ位
相シフト回路８に入力される。なお、Ａチャンネル制御
パルスＤＡのハイレベル期間Ｔ_DAは、５ｍｓｅｃ〜３０
ｍｓｅｃが一般的である。

【００２７】このＡチャンネル制御パルスＤＡは、イン
バータゲート８₁ によって反転されて立ち上がりエッジ
をコンデンサＣ₁ によって平滑され、図６（Ｂ）のＤ
Ａ′のとおりのパルスとされてインバータゲート８₂ に
供給される。このパルスＤＡ′は、インバータゲート８
₂ によって反転されて立ち上がりエッジをコンデンサＣ
₂ によって平滑され、図６（Ｃ）のＤＡ′′のとおのパ
ルスとされる。

【００２８】さらに、このパルスＤＡ′′は、インバー
タゲート８₃ と８₄ とによって反転とエッジ整形とを繰
り返され、図６（Ｄ）のＤＡ′′′のとおのパルスとさ
れて位相シフト回路８からエクスクルーシブオア回路９
へと供給される。

【００２９】そして、Ａチャンネル制御パルスＤＡとパ
ルスＤＡ′′′との不一致期間のみをローレベルとされ
るリセットパルスＲＳ（図７（Ｅ))が、周知のとおり、
エクスクルーシブオア回路９から各フリップフロップ回
路回路１０及び２０〜２３へと供給される。なお、リセ
ットパルスＲＳのローレベル期間Ｔ_RSは、０．５μｓｅ
ｃ〜３．０μｓｅｃが一般的である。

【００３０】続いて、図２から図５に戻って、上記タイ
ミングパルスである反転内部クロックパルスＣＫ＊（図
４（Ｄ）及び図５（Ｄ))の生成過程について説明する。

【００３１】入力端子６１に入来する基準クロックパル
スＣＬＫは、Ｔ型フリップフロップ回路２０のＴ１入力
に入力されて、Ｔ型フリップフロップ回路２０〜２３
は、図３に示すとおりに縦続接続されている。したがっ
て、各Ｔ型フリップフロップ回路２０及び２１及び２２
及び２３のそれぞれのＱ１出力及びＱ２出力及びＱ３出
力及びＱ４出力は、図４（Ｉ）〜図４（Ｌ）、及び図５
（Ｉ）〜図５（Ｌ）に示すとおり、基準クロックパルス
ＣＬＫを順次１／２分周したパルスとされる。

【００３２】また、反転内部クロックパルスＣＫ＊は、
各Ｔ型フリップフロップ回路２０及び２１及び２２及び
２３のＱ１出力及び反転Ｑ２＊出力及び反転Ｑ３＊出力
及び反転Ｑ４＊出力をインバータゲート２６及び２７及
び２８及び２９で反転し、反転された各出力の論理積を
とった図４（Ｍ）及び図５（Ｍ）のとおりのパルスとさ
れる。

【００３３】すなわち、反転内部クロックパルスＣＫ＊
は、Ａチャンネル制御パルスＤＡの立ち上がり又は立ち
下がり（時刻ｔ₀ 又時刻ｔ₃ ）から数えると、基準クロ
ックパルスＣＬＫの１５回目の立ち上がり（時刻ｔ₁ 及
び時刻ｔ₄ ）と同期して立ち上がって、Ｔs なる期間ハ
イレベルとなったのちローレベルとなる。

【００３４】さらに、反転内部クロックパルスＣＫ＊は
この基準クロックパルスＣＬＫの１５回目の立ち上がり
から１６回後の立ち上がり（時刻ｔ₂ ）と同期して立ち
上がって、Ｔs なる期間ハイレベルとなったのちローレ
ベルとなる。

【００３５】この反転内部クロックパルスＣＫ＊はイン
バータゲート３０によって反転され、Ｄ型フリップフロ
ップ回路１０のクロックＣＫとして供給される。したが
って、Ｄ型フリップフロップ回路１０のＱ５出力は、反
転内部クロックパルスＣＫ＊の立ち上がりと同期して反
転し、時刻ｔ₁ 及び時刻ｔ₄ においてハイレベルとなり
時刻ｔ₂ においてローレベルとなる、図４（Ｎ）及び図
５（Ｎ）のとおりのパルスとされる。

【００３６】また、Ｄ型フリップフロップ回路１０の反
転Ｑ５＊出力端とインバータゲート３２の出力端が接続
されており、バッファ回路５２の入力端には、図４
（Ｏ）及び図５（Ｏ）に示す反転Ｑ５＊出力と反転Ａチ
ャンネル制御パルスＤＡ＊との積Ｑ６＝Ｑ５＊・ＤＡ＊
が得られる。

【００３７】また、Ｄ型フリップフロップ回路１０のＱ
５出力端とインバータゲート３３の出力端が接続されて
おり、インバータゲート３４の入力端には、論理積Ｑ５
・ＤＡで表されるパルスが供給されている。したがっ
て、バッファ回路５３の入力端には、図４（Ｐ）及び図
５（Ｐ）に示すとおり、上記論理積Ｑ５・ＤＡの反転パ
ルス（Ｑ５・ＤＡ）＊が得られる。

【００３８】また、インバータゲート３３からの出力パ
ルスＤＡは、バッファ回路５１を介して各インバータゲ
ート２６及び２７及び２８及び２９からの反転Ｑ１＊出
力及びＱ２出力及びＱ３出力及びＱ４出力との論理積を
とられる。

【００３９】したがって、たとえばインバータゲート２
５の入力端には、論理積Ｑ１＊・ＤＡで表されるパルス
が供給されている。この結果、ノア回路４５の一方の入
力端には、上記論理積Ｑ１＊・ＤＡの反転パルスとバッ
ファ回路５３の出力パルスＱ７との論理積((Ｑ１＊・Ｄ
Ａ）＊）・Ｑ７で表される図４（Ｒ）及び図５（Ｒ）に
示すとおりのパルスを、インバータゲート４１で反転し
たパルスが供給される。

【００４０】一方、図４（Ｏ）及び図５（Ｏ）に示した
パルスＱ６＝Ｑ５＊・ＤＡ＊は、バッファ回路５２を介
して各インバータゲート２４及び３６及び３８及び４０
からのＱ１出力及び反転Ｑ２＊出力及び反転Ｑ３＊出力
及び反転Ｑ４＊出力との論理積をとられる。

【００４１】この結果、たとえばノア回路４５の他方の
入力端には、Ｑ１出力とＱ６出力との論理積Ｑ１・Ｑ６
で表されるパルスが供給される。したがって、出力端子
６２に得られるノア回路４５からの出力ディジタルデー
タＤＡ１は、論理積 (((Ｑ１＊・ＤＡ）＊）・Ｑ７）＊
と論理積Ｑ１・Ｑ６とのノア、すなわち、 ＤＡ１＝ (((((Ｑ１＊・ＤＡ）＊）・Ｑ７）＊）＋Ｑ１
・Ｑ６）＊ で表され、図４（Ｅ）及び図５（Ｅ）に示すとおりのパ
ルスとなる。

【００４２】同様に、ノア回路４６からの出力ディジタ
ルデータＤＡ２は図４（Ｆ）及び図５（Ｆ）に、ノア回
路４７からの出力ディジタルデータＤＡ３は図４（Ｇ）
及び図５（Ｇ）に、ノア回路４８からの出力ディジタル
データＤＡ４は図４（Ｈ）及び図５（Ｈ）に、それぞれ
示すとおりのパルスとなる。

【００４３】すなわち、Ａチャンネル制御パルスＤＡが
時刻ｔ₀ において反転してから基準クロックパルスＣＬ
Ｋの１５回目の立ち上がりと同期して内部クロックパル
スＣＫが反転する時刻ｔ₁ までの間に、論理回路４の各
ノア回路４５〜４８は、Ａチャンネル制御パルスＤＡの
値に応じて、ここではたとえばこれがハイレベルである
からディジタルデータＤＡ１〜ＤＡ４を最小値「０００
０」から最大値「１１１１」へと変化させて生成出力す
る。

【００４４】このときの生成タイミングは、基準クロッ
クパルスＣＬＫに基づいている。したがって、基準クロ
ックパルスＣＬＫの周期を可変することで、ディジタル
データＤＡ１〜ＤＡ４を最小値から最大値へと変化させ
るのに要する時間を変えることができる。

【００４５】なお、Ａチャンネル制御パルスＤＡがロー
レベルである時刻ｔ₃ 〜時刻ｔ₄ の間は、ディジタルデ
ータＤＡ１〜ＤＡ４は最大値「１１１１」から最小値
「００００」へと変化されて生成出力されるが、この際
の変化時間も基準クロックパルスＣＬＫの周期に基づい
て可変される。

【００４６】ここで、図７はＤ／Ａコンバータ５の具体
的な回路図である。

【００４７】図７に示すＤ／Ａコンバータ５は一般的な
構成である。すなわち、重み付けされた抵抗値を有する
各抵抗Ｒ及び２Ｒ及び４Ｒ及び８Ｒをエミッタ端に接続
されたトランジスタＱ１４及びＱ１１及びＱ８及びＱ５
と、トランジスタＱ１３及びＱ１０及びＱ７及びＱ４と
で４つのカレントミラー回路を構成している。

【００４８】そして、ディジタルデータＤＡ１及びＤＡ
２及びＤＡ３及びＤＡ４に基づいてスイッチングされる
トランジスタＱ１２及びＱ８及びＱ５及びＱ３によって
これらカレントミラー回路の動作をオン又はオフさせ、
トランジスタＱ１及びＱ２で構成されるさらにもう一つ
のカレントミラー回路の出力電流Ｉc を各ディジタルデ
ータに基づいて可変させる構成である。

【００４９】そして、抵抗Ｒc の上端より取り出される
入力駆動信号ＶＣＡが駆動回路（１２）へと供給され
る。このＤ／Ａコンバータ５が生成する入力駆動信号Ｖ
ＣＡは、ディジタルデータＤＡ１〜ＤＡ４の最大値から
最小値に応じた振幅値のアナログ電圧とされ、各抵抗値
とバイアス電圧Ｖ_BIASとで設定される一定の振幅値とさ
れる。

【００５０】上述したとおり本実施例によれば、基準ク
ロックパルスＣＬＫの周期を可変することで、ディジタ
ルデータＤＡ１〜ＤＡ４，またはＤＢ１〜ＤＢ４を同様
にして最大値から最小値、または最小値から最大値へと
変化させるのに要する時間を変えることができる。した
がって、入力駆動信号ＶＣＡまたはＶＣＢが変化すると
きの傾斜を任意に設定することができ、各駆動回路への
入力駆動信号の波形を任意の傾斜をもつ台形波とするこ
とができる。

【００５１】したがって、ステッピングモータを低速で
駆動するときも高速で駆動するときも、入力駆動信号台
形波の平坦な期間と傾斜した期間とを基準クロックパル
スＣＬＫの周期に基づいて所望の比率とすることができ
る。

【００５２】この結果、各チャンネル制御パルスＣＡ及
びＣＢの周期を変化させてステッピングモータの駆動速
度を変えた場合でも、この比率をたとえば低速回転時に
も騒音の低減効果がうすれることのない適当な比率にす
ることによって、ステッピングモータの振動や騒音を常
に低減することが可能となる。

【００５３】

【発明の効果】上述の如く本発明によれば、ディジタル
データ生成手段は、２値化２相信号の値に応じて、ディ
ジタルデータを最大値から最小値、または最小値から最
大値へと一定のタイミングで変化させて生成出力する
が、このタイミングパルスは基準クロックパルスに基づ
いて生成され、また、駆動手段への入力信号を生成する
Ｄ／Ａ変換手段はディジタルデータを最大値から最小値
に応じた値のアナログ電圧に変換するが、このアナログ
電圧の振幅は一定振幅とされる。したがって、基準クロ
ックパルスの周期を可変することで、ディジタルデータ
を最大値から最小値、または最小値から最大値へと変化
させるのに要する時間を変えることができるため、アナ
ログ電圧が変化するときの傾斜を任意に設定することが
でき、駆動手段への入力信号の波形を任意の傾斜をもつ
台形波とすることができるので、ステッピングモータを
低速で駆動するときも高速で駆動するときも、入力信号
台形波の平坦な期間と傾斜した期間とを基準クロックパ
ルスの周期に基づいて所望の比率とすることができる。
この結果、２値化２相信号の周期を変化させて駆動速度
を変えた場合でも、この比率をたとえば低速回転時にも
騒音の低減効果がうすれることのない比率にすることに
よって、ステッピングモータの振動や騒音を常に低減す
ることができる特長がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明の一実施例の要部の回路図（その１）で
ある。

【図３】本発明の一実施例の要部の回路図（その２）で
ある。

【図４】本発明の一実施例のタイミングチャート（その
１）である。

【図５】本発明の一実施例のタイミングチャート（その
２）である。

【図６】本発明の一実施例のタイミングチャート（その
３）である。

【図７】本発明の一実施例の要部の回路図（その３）で
ある。

【図８】従来のステッピングモータ駆動回路の入力パル
スの一例を示す図である。

【符号の説明】

１ ステッピングモータ駆動回路 ２ 回転子 ３ ステッピングモータ ４，６ 論理回路 ５，７ Ｄ／Ａコンバータ １２，１３ 駆動回路 ＬＡ，ＬＢ 励磁コイル ＣＬＫ 基準クロックパルス ＣＫ 内部クロックパルス ＤＡ Ａチャンネル制御信号 ＤＢ Ｂチャンネル制御信号 ＶＣＡ Ａチャンネル駆動信号 ＶＣＢ Ｂチャンネル駆動信号 ＤＡ１〜ＤＡ４，ＤＢ１〜ＤＢ４ ディジタルデータ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 外部からの２値化２相信号に基づいてス
   テッピングモータの２相励磁コイルを駆動手段によって
   電流駆動し、該２値化２相信号のタイミングに応じて該
   ステッピングモータを駆動制御するステッピングモータ
   駆動回路において、 該２値化２相信号とともに外部から基準クロックパルス
   が入力されており、該基準クロックパルスに基づいて所
   定タイミングのタイミングパルスを生成し、該２値化２
   相信号が反転してから該タイミングパルスが反転するま
   での間に、該２値化２相信号の値に応じてディジタルデ
   ータを最大値から最小値、または最小値から最大値へと
   一定のタイミングで変化させて生成出力する構成のディ
   ジタルデータ生成手段と、 該ディジタルデータを該最大値から該最小値に応じた振
   幅のアナログ電圧に変換して前記駆動手段への入力信号
   を生成するＤ／Ａ変換手段と、 を具備したことを特徴とするステッピングモータ駆動回
   路。