JPH0633424Y2 - Input circuit of measuring instrument - Google Patents
Input circuit of measuring instrumentInfo
- Publication number
- JPH0633424Y2 JPH0633424Y2 JP6772587U JP6772587U JPH0633424Y2 JP H0633424 Y2 JPH0633424 Y2 JP H0633424Y2 JP 6772587 U JP6772587 U JP 6772587U JP 6772587 U JP6772587 U JP 6772587U JP H0633424 Y2 JPH0633424 Y2 JP H0633424Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input circuit
- current
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、例えば抵抗計やLCRメータと称される測定
器などの入力回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to an input circuit such as a measuring instrument called an ohmmeter or an LCR meter.
被測定体の抵抗値又は容量値あるいはインダクタンス値
等を測定するLCRメータと称されるディジタル測定器が
一般に使用されており、その構成の大要が第3図に示さ
れている。A digital measuring instrument called an LCR meter for measuring a resistance value, a capacitance value, an inductance value or the like of an object to be measured is generally used, and an outline of its configuration is shown in FIG.
すなわち、測定用信号源1から例えばインピーダンスZ
Xを有する被測定体2に定電圧Vを加え、流れる電流I
Xを電流/電圧変換器3にてVX=k・IXなる電圧V
Xに変換し、位相極性検出器4に加える。ただし、kは
既知の変換定数である。この位相極性検出器4には、例
えばバッファ増幅器5を介して上記信号源1の電圧Vも
加えられ、ここで信号源電圧Vに対する上記変換電圧V
Xの位相極性が検出されるようになっている。すなわ
ち、被測定体2のインピーダンスZXが鈍抵抗ならば、
その位相極性は信号源電圧Vと同相であるから0が検出
され、容量性ならば例えば+、誘導性ならば−の値が検
出される。That is, for example, impedance Z from measurement signal source 1
A constant voltage V is applied to the device under test 2 having X, and a flowing current I
X is a voltage V at the current / voltage converter 3 such that V X = k · IX
It is converted into X and added to the phase polarity detector 4. However, k is a known conversion constant. A voltage V of the signal source 1 is also applied to the phase polarity detector 4 via, for example, a buffer amplifier 5, where the conversion voltage V with respect to the signal source voltage V is applied.
The phase polarity of X is detected. That is, if the impedance Z X of the DUT 2 is a blunt resistance,
Since the phase polarity is in phase with the signal source voltage V, 0 is detected, and if capacitive, a value of + is detected, and if inductive, a value of − is detected.
この位相極性情報と上記2つの電圧V及びVXは例えば
測定部6に加えられ、直流に変換されたのち更にディジ
タル変換されてV,VXの値が測定される。The phase polarity information and the two voltages V and V X are applied to, for example, the measuring unit 6, converted into direct current and then digitally converted to measure the values of V and V X.
この電圧VXの測定値から IX=VX/k により、電流値IXが求められ、V÷IXの演算により
被測定体2のインピーダンスZXが算出される。From the measured value of the voltage V X , the current value I X is obtained by I X = V X / k, and the impedance Z X of the device under test 2 is calculated by calculating V ÷ I X.
すなわち、 ZX=V/IX=k・V/VX が得られる。この算出値と測定周波数及び上記位相極性
情報とにより、被測定体2の抵抗値R、容量値C、イン
ダクタンス値Lなどが求められる。That is, Z X = V / I X = k · V / V X is obtained. The resistance value R, the capacitance value C, the inductance value L, etc. of the device under test 2 are obtained from the calculated value, the measurement frequency, and the phase polarity information.
上記第3図の従来装置において、被測定体2と電流/電
圧変換器3を含む入力回路の一般的な例が第4図に示さ
れている。この入力回路においては、被測定体2と電流
/電圧変換器3との接続には、通常、同軸コードなどが
使用され、外部雑音等の影響を受けないようにされてい
る。A general example of an input circuit including the device under test 2 and the current / voltage converter 3 in the conventional apparatus of FIG. 3 is shown in FIG. In this input circuit, a coaxial cord or the like is usually used for connecting the device under test 2 and the current / voltage converter 3 so as not to be affected by external noise or the like.
このような入力回路においては、同軸コードの有する容
量成分Ciが信号路と接地間に入るので、それによりイン
ピーダンス1/jωCiが付加されたことと等価になる。
ここで、端子7に測定用電圧Vを加えると被測定体2に
は例えば電流IX(=IR)が流れ、端子8側にはそれ
による電圧Viが発生する。電流/電圧変換器3は、出力
端子9側から抵抗Rを介して端子8側へ帰還電流I
R(=IX)を流し、上記電圧Viがゼロとなるように作
動する。この帰還電流IRにより、端子9側には電圧V
X(=RXIR)が発生する。In such an input circuit, the capacitance component Ci of the coaxial cord enters between the signal path and the ground, which is equivalent to the addition of the impedance 1 / jωCi.
Here, the terminal 7 Add measurement voltage V and the measured body 2 for example, a current I X (= I R) flows, the terminal 8 side voltage Vi generated by it. The current / voltage converter 3 returns the feedback current I from the output terminal 9 side to the terminal 8 side via the resistor R.
R (= I X ) is supplied and the voltage Vi is operated so as to be zero. Due to this feedback current I R , a voltage V is applied to the terminal 9 side.
X (= R X I R ) occurs.
周波数が低い場合はこの動作が正常に行われるが、周波
数が高くなると容量成分Ciによりインピーダンス1/j
ωCiは周波数に比例して小さくなるので、このインピー
ダンスを介して接地側へ流れる電流ICは周波数に比例
して大きくなる。電流/電圧変換器3はこの電流を打ち
消すため、帰還電流をIRからIR+ICに増加させ
る。よって端子9側に現われる電圧VXは、例えば第5
図の点線で示されるようにVX=RX(IR+IC)と
なり、周波数に比例して上昇するのでやがて無視できな
くなる。This operation is performed normally when the frequency is low, but when the frequency is high, the impedance 1 / j is generated due to the capacitance component Ci.
Since ω Ci becomes smaller in proportion to the frequency, the current I C flowing to the ground side via this impedance becomes larger in proportion to the frequency. The current / voltage converter 3 cancels this current and thus increases the feedback current from I R to I R + I C. Therefore, the voltage V X appearing on the terminal 9 side is, for example, the fifth
As shown by the dotted line in the figure, V X = R X (I R + I C ), which rises in proportion to the frequency and cannot be ignored in due time.
また、この容量成分Ciは一般的に信号路の配線などと並
列共振回路を形成するので、本来オクターブ6dBで減衰
を始める上限周波数fcより低い周波数で共振を起こし、
変換電圧VXにピークを生じるという現象が発生する。In addition, since this capacitance component Ci generally forms a parallel resonance circuit with the wiring of the signal path, etc., it causes resonance at a frequency lower than the upper limit frequency fc that originally starts to attenuate at octave 6 dB,
A phenomenon occurs that the converted voltage V X has a peak.
これらの変換電圧VXの増大やピーク発生はいずれも測
定誤差の原因になるので、例えば電流/電圧変換器3の
負荷抵抗Rと並列に上記容量成分Ciとほぼ等しい容量を
有する補正用コンデンサCi′を接続し、変換電圧VXの
増大やピークの発生を打ち消してその周波数特性を平坦
化するようにしている。Since any increase or peak generation of these conversion voltages V X causes a measurement error, for example, a correction capacitor Ci having a capacitance substantially equal to the capacitance component Ci in parallel with the load resistance R of the current / voltage converter 3 is provided. ′ Is connected to cancel the increase of the converted voltage V X and the occurrence of the peak so as to flatten the frequency characteristic.
しかしながら測定周波数を高くしてゆくと、例えばコン
デンサCi′と抵抗R及び容量成分Ciが配線等の迷容量を
介して互いに干渉し合い、所期の補正効果が得られなく
なる。このため、特に高域側の周波数特性を平坦化する
ことは一般に困難である。また、共振周波数の近傍では
よく知られているように位相回転が比較的大きいので、
被測定体2のインピーダンスZxが誘導性か容量性かの
判定に支障をきたすおそれがある。したがって共振周波
数をできるだけ高くするとともに、そのピーク電圧を低
く抑えることが望ましい。However, as the measurement frequency is increased, for example, the capacitor Ci ', the resistor R, and the capacitance component Ci interfere with each other via stray capacitance such as wiring, and the desired correction effect cannot be obtained. Therefore, it is generally difficult to flatten the frequency characteristic especially on the high frequency side. Also, as is well known near the resonance frequency, the phase rotation is relatively large, so
There is a risk that the impedance Z x of the device under test 2 may interfere with the determination as to whether it is inductive or capacitive. Therefore, it is desirable to make the resonance frequency as high as possible and keep its peak voltage low.
この考案は上記の点に鑑みなされたもので、その目的
は、補正用コンデンサCi′と被測定体2側との相互干渉
を無くして高域側の周波数特性を平坦化した測定器の入
力回路を提供することにある。The present invention has been made in view of the above points, and its purpose is to eliminate the mutual interference between the correction capacitor Ci ′ and the device under test 2 side, and to flatten the frequency characteristic on the high frequency side, thereby the input circuit of the measuring instrument. To provide.
この考案の一実施例が示されている第1図を参照する
と、上記の問題点を解決するため、この入力回路におい
ては例えば補正用コンデンサCi′を有する高入力インピ
ーダンスのバッファ増幅器10が電流/電圧変換器3と並
列的に設けられ、このバッファ増幅器10の出力と上記電
流/電圧変換器3の出力とをそれぞれ入力とする差動増
幅器11が備えられている。Referring to FIG. 1 showing an embodiment of the present invention, in order to solve the above-mentioned problems, in this input circuit, a buffer amplifier 10 having a high input impedance, for example, having a correcting capacitor Ci ' A differential amplifier 11 is provided in parallel with the voltage converter 3 and receives the output of the buffer amplifier 10 and the output of the current / voltage converter 3 respectively.
上記第1図において、被測定体2のインピーダンスをZ
Xとし、端子7側から被測定体2に加わる測定用電圧を
V、被測定体2に流れる電流をI、この電流Iにより被
測定体2の端子8側に現れる電圧をViとすると、電流I
は次式で表される。In FIG. 1, the impedance of the device under test 2 is Z
Let X be V, the measurement voltage applied to the DUT 2 from the terminal 7 side be V, the current flowing in the DUT 2 be I, and the voltage appearing at the terminal 8 side of the DUT 2 due to this current I be Vi. I
Is expressed by the following equation.
I=(V−Vi)/ZX……(1) この電流Iが容量成分Ciと上記電流/電圧変換器3の抵
抗Rに分流する電流をそれぞれIC及びIRとすると I=IC+IR……(2) である。I = (V-Vi) / Z X (1) Let I C and I R be the currents shunting the current I into the capacitance component Ci and the resistance R of the current / voltage converter 3, respectively, and I = I C a + I R ...... (2).
ここで、容量成分Ciのインピーダンスは−j/ωCiであ
るから、上記電流ICは IC=Vi/(−j/ωCi) =jωCiVi……(3) となる。Here, since the impedance of the capacitance component Ci is −j / ωCi, the current I C is I C = Vi / (− j / ωCi) = jωCiVi (3)
また、電流/電圧変換器3の出力側で得られる電圧をV
Xとすると、上記電流IRは IR=(Vi−VX)/R……(4) である。In addition, the voltage obtained at the output side of the current / voltage converter 3 is V
Assuming X , the current I R is I R = (Vi−V X ) / R (4).
よって、式(1),(3),(4)を式(2)に代入す
ると (V−Vi)/ZX=jωCiVi +(Vi−VX)/R 上式から電圧VXを求めると VX=Vi−(V−Vi)R/ZX +jωCiViR……(5) となる。Therefore, by substituting the equations (1), (3), and (4) into the equation (2), (V-Vi) / Z X = jωCiVi + (Vi-V X ) / R When the voltage V X is obtained from the above equation, V X = Vi− (V−Vi) R / Z X + jωCiViR (5)
次にバッファ増幅器10の例えば−入力端と接地間にCi=
Ciなる値のコンデンサCi′を接続し、この−入力端と出
力端間に上記電流/電圧変換器3の負荷抵抗Rと等しい
値の負荷抵抗Rを接続する。Next, for example, between the − input end of the buffer amplifier 10 and the ground, Ci =
A capacitor Ci ′ having a value of Ci is connected, and a load resistance R having a value equal to the load resistance R of the current / voltage converter 3 is connected between the − input terminal and the output terminal.
この状態でその+入力端に上記電圧Viを加えると、出力
端から得られる電圧VX′は VX′={1+R/(−j/ωCi′)}Vi =(1+jωCi′R)Vi……(6) となる。When the voltage Vi is applied to the + input terminal in this state, the voltage V X ′ obtained from the output terminal is V X ′ = {1 + R / (− j / ωCi ′)} Vi = (1 + jωCi′R) Vi. (6)
式(5)及び(6)の電圧VXとVX′は差動増幅器11
に加えられる。この場合、差動増幅器11側の各抵抗R1
ないしR4の値は、例えばR1=R3,R2=R4にされ
ている。Equation (5) and the voltage of (6) V X and V X 'is the differential amplifier 11
Added to. In this case, each resistor R 1 on the differential amplifier 11 side
The values of R to R 4 are, for example, R 1 = R 3 and R 2 = R 4 .
この差動増幅器11の端子9側で得られる出力電圧をVXO
とすると、式(5)と(6)から VXO=VX−VX′ =Vi−(V−Vi)R/ZX +jωCiViR −(1+jωCi′R)Vi =−VR/ZX+ViR/ZX +jωCiViR −jωCiViR……(7) となる。The output voltage obtained at the terminal 9 side of the differential amplifier 11 is V XO
Then, from the equations (5) and (6), V XO = V X −V X ′ = Vi− (V−Vi) R / Z X + jωCiViR − (1 + jωCi′R) Vi = −VR / Z X + ViR / Z X + jωCiViR −jωCiViR (7)
ここで、電圧Viは、上記電流/電圧変換器3の入力側が
いわゆるイマジナリショートであることによりVi≒0に
されるので、式(7)の第2項は無視できる。また、第
3項は周波数が低い場合は無視できいるが、周波数が高
くなとる一般に無視できなくなる。Here, since the voltage Vi is set to Vi≈0 because the input side of the current / voltage converter 3 is a so-called imaginary short circuit, the second term of the equation (7) can be ignored. The third term can be ignored when the frequency is low, but generally cannot be ignored when the frequency is high.
この実施例においては、式(7)の第4項に示されるよ
うに、第3項と反対極性の電圧−jωCiViRがバッファ
増幅器10を介して与えられ、かつ、Ci=Ciにされている
ので、第3項は周波数の高低にかかわらず打ち消され、 VXO=−V・R/ZX となる。すなわち、測定用信号電圧Vから周波数特性の
平坦な変換電圧VXOが得られる。In this embodiment, as shown in the fourth term of the equation (7), the voltage −jωCiViR having the opposite polarity to the third term is given through the buffer amplifier 10 and Ci = Ci. , The third term is canceled regardless of the frequency level, and V XO = −V · R / Z X. That is, the converted voltage V XO having a flat frequency characteristic can be obtained from the measurement signal voltage V.
再び第1図を参照すると、バッファ増幅器10の−入力端
と接地間に接続された補正用コンデンサCi′は固定コン
デンサで表されているが、これを可変コンデンサ(トリ
マコンデンサ)に置き換えてもよい。Referring again to FIG. 1, the correction capacitor Ci 'connected between the -input terminal of the buffer amplifier 10 and the ground is represented by a fixed capacitor, but it may be replaced by a variable capacitor (trimmer capacitor). .
第2図には他の実施例が示されている。すなわち、上記
第1図におけるバッファ増幅器10が例えば電圧フォロワ
形のバッファ増幅器12と反転増幅器13に置き換えられ、
上記第1図の差動増幅器11は加算増幅器14に置き換えら
れている。FIG. 2 shows another embodiment. That is, the buffer amplifier 10 in FIG. 1 is replaced with, for example, a voltage follower type buffer amplifier 12 and an inverting amplifier 13.
The differential amplifier 11 shown in FIG. 1 is replaced by a summing amplifier 14.
この実施例においては、電圧フォロワ形のバッファ増幅
器12に上記電圧Viが加えられると、その出力は入力と同
じViとなり、反転増幅器13に加えられる。よって反転増
幅器13の出力をVX″とすると、 VX″=−Vi×R/(−j/ωCi′) =−jωCi′ViR……(8) となり、この出力は例えば抵抗R3を介して加算増幅器
14に加えられる。In this embodiment, when the voltage Vi is applied to the voltage follower type buffer amplifier 12, the output becomes the same Vi as the input and is applied to the inverting amplifier 13. Therefore, when the output of the inverting amplifier 13 is V X ″, V X ″ = −Vi × R / (− j / ωCi ′) = − jωCi′ViR (8), and this output is, for example, through the resistor R 3 . Summing amplifier
Added to 14.
この場合、電流/電圧変換器3の出力VXは第1図の実
施例と同様に式(5)で表され、抵抗R3と等しい値を
有する抵抗R1を介して上記加算増幅器14に加えられ
る。In this case, the output V X of the current / voltage converter 3 is expressed by the equation (5) as in the embodiment of FIG. 1, and is output to the summing amplifier 14 via the resistor R 1 having a value equal to that of the resistor R 3. Added.
したがって、加算増幅器14の出力をVXO′とすると、式
(5)と式(8)から VXO′=VX+VX″ =−VR/ZX+Vi+ViR/ZX +jωCiViR−jωCi′ViR ……(9) である。ただし、増幅度は1、すなわちR3=R1(=
R2)とする。Therefore, assuming that the output of the summing amplifier 14 is V XO ′, V XO ′ = V X + V X ″ = −VR / Z X + Vi + ViR / Z X + jωCiViR−jωCi′ViR. (9) where the amplification factor is 1, that is, R 3 = R 1 (=
R 2 ).
ここで、第1図の場合と同様にCi′=Ciとすると、式
(9)の第4項が第5項によって打ち消され、 VXO′=−VR/ZX+Vi+ViR/ZX となる。Here, if Ci '= Ci is set as in the case of FIG. 1, the fourth term of the equation (9) is canceled by the fifth term, and V XO ' =-VR / Z X + Vi + ViR / Z X.
しかし、Vi≒0であることにより、第2項と第3項は無
視できるので、 VXO′=−V・R/ZX ≒VXO となり、実質的には第1図の実施例と同様に周波数特性
の平坦な変換電圧VXO′が得られる。However, since Vi≈0, the second and third terms can be ignored, so that V XO ′ = −V · R / Z X ≈V XO , which is substantially the same as the embodiment of FIG. A converted voltage V XO ′ having a flat frequency characteristic can be obtained.
上記各実施例は、被測定体2に測定用の定電圧信号Vを
加え、そのインピーダンスZXの大きさに応じて流れる
電流Iを電圧VXO又はVXO′に変換して上記インピーダ
ンスZXを求める場合の例であるが、被測定体2に測定
用の低電流信号を加え、そのインピーダンスZXを求め
る場合にも、これらの実施例は同様に適用可能である。
ただしこの場合には、上記電流/電圧変換器3は電圧検
出器として作動する。In each of the above-described embodiments, a constant voltage signal V for measurement is applied to the device under test 2, and the current I flowing according to the magnitude of the impedance Z X is converted into the voltage V XO or V XO ′ to obtain the impedance Z X. However, these examples are also applicable to the case where a low current signal for measurement is applied to the DUT 2 and the impedance Z X thereof is obtained.
However, in this case, the current / voltage converter 3 operates as a voltage detector.
以上、詳細に説明したように、この考案による入力回路
は、被測定体に測定用の電圧信号を加え、そのインピー
ダンスの大きさに応じて流れる電流を電圧に変換して検
出する電流/電圧変換器と、上記被測定体と電流/電圧
変換器間の信号路に介在する容量と等しい値のコンデン
サを有し、上記容量にて発生する不要信号中、少なくと
も周波数成分を含む不要信号を打ち消す補正用信号を形
成する増幅器を備え、上記電流/電圧変換器の出力に対
して上記増幅器の補正用出力を加算もしくは減算する増
幅器が設けられている。As described above in detail, the input circuit according to the present invention is a current / voltage conversion device that applies a voltage signal for measurement to a device under test and converts the flowing current into voltage according to the magnitude of the impedance to detect the voltage. And a capacitor having a value equal to the capacitance interposed in the signal path between the device under test and the current / voltage converter, and canceling the unnecessary signal including at least the frequency component among the unnecessary signals generated by the capacitance. An amplifier is provided for forming a signal for use in the operation, and an amplifier for adding or subtracting the correction output of the amplifier to the output of the current / voltage converter is provided.
したがって加算もしくは減算する増幅器の出力からは、
周波数特性の平坦な信号が得られる。このため、入力信
号路の容量等による測定誤差が極めて少ない高精度で、
かつ、広帯域の測定器を実現することができる。Therefore, from the output of the amplifier that adds or subtracts,
A signal with flat frequency characteristics can be obtained. Therefore, the measurement error due to the capacitance of the input signal path is extremely small and highly accurate,
In addition, a broadband measuring instrument can be realized.
第1図及び第2図はこの考案による測定器の入力回路の
実施例に係り、第1図はその構成の一例を示す回路図、
第2図はその変形実施例を示す回路図、第3図は従来装
置の構成を示すブロック線図、第4図は従来装置の入力
回路の回路図、第5図は従来装置の入力回路の特性説明
図である。 図中、1は信号源、2は被測定体、3は電流/電圧変換
器、10,12はバッファ増幅器、11は差動増幅器、13は反
転増幅器、14は加算増幅器である。1 and 2 relate to an embodiment of an input circuit of a measuring device according to the present invention, and FIG. 1 is a circuit diagram showing an example of its configuration,
FIG. 2 is a circuit diagram showing a modified embodiment thereof, FIG. 3 is a block diagram showing a configuration of a conventional device, FIG. 4 is a circuit diagram of an input circuit of the conventional device, and FIG. 5 is an input circuit of the conventional device. It is a characteristic explanatory view. In the figure, 1 is a signal source, 2 is a device under test, 3 is a current / voltage converter, 10 and 12 are buffer amplifiers, 11 is a differential amplifier, 13 is an inverting amplifier, and 14 is a summing amplifier.
Claims (1)
ーダンスの大きさに関連して発生する応答信号を入力回
路を介して検出し、その検出出力にて所定の測定を行う
測定器の入力回路において、 上記入力回路は、上記応答信号の電流もしくは電圧を検
出する電圧検出手段と、 上記被測定体と上記電圧検出手段間に介在する容量とほ
ぼ等しい値のコンデンサおよび負荷抵抗を含む帰還回路
を有する増幅器を備え、上記容量により上記被測定体と
電圧検出手段間に発生する不要信号のうち少なくとも周
波数成分を含む不要信号に対してその打消し用信号を形
成する補正用信号形成手段と、 上記電圧検出手段の出力に対して上記補正用信号形成手
段からの出力を加算又は減算する加減算手段とを備えて
いることを特徴とする測定器の入力回路。1. A measuring instrument which applies a measuring signal to an object to be measured, detects a response signal generated in relation to the magnitude of its impedance through an input circuit, and performs a predetermined measurement by the detected output. In the input circuit, the input circuit includes a voltage detection means for detecting a current or a voltage of the response signal, and a feedback including a load resistance and a capacitor having a value substantially equal to the capacitance interposed between the DUT and the voltage detection means. A correction signal forming means for forming an canceling signal for an unnecessary signal containing at least a frequency component among the unnecessary signals generated between the device under test and the voltage detecting means by the capacitance, An input circuit of a measuring instrument, comprising: an adder / subtractor for adding or subtracting an output from the correction signal forming means to an output of the voltage detecting means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6772587U JPH0633424Y2 (en) | 1987-05-06 | 1987-05-06 | Input circuit of measuring instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6772587U JPH0633424Y2 (en) | 1987-05-06 | 1987-05-06 | Input circuit of measuring instrument |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63175870U JPS63175870U (en) | 1988-11-15 |
JPH0633424Y2 true JPH0633424Y2 (en) | 1994-08-31 |
Family
ID=30906899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6772587U Expired - Lifetime JPH0633424Y2 (en) | 1987-05-06 | 1987-05-06 | Input circuit of measuring instrument |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0633424Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3145558B2 (en) * | 1994-03-01 | 2001-03-12 | 株式会社ピーエフユー | Signal input circuit |
-
1987
- 1987-05-06 JP JP6772587U patent/JPH0633424Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63175870U (en) | 1988-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0970386B1 (en) | Impedance-to-voltage converter | |
US8525529B2 (en) | Impedance detection circuit and adjustment method of impedance detection circuit | |
EP1426771B1 (en) | Impedance measuring circuit and capacitance measuring circuit | |
JP3501398B2 (en) | Impedance detection circuit and impedance detection method | |
JPS585015A (en) | Differential amplifying circuit incorporating low-pass filter | |
US4290023A (en) | Voltage offset circuit for auto-zero low voltage amplifier | |
US4992740A (en) | Apparatus which uses a simulated inductor in the measurement of an electrical parameter of a device under test | |
JPH0633424Y2 (en) | Input circuit of measuring instrument | |
CA1119253A (en) | Capacitive pick-off circuit | |
JP3454426B2 (en) | Impedance detection circuit and impedance detection method | |
JPH0631385Y2 (en) | Low-pass active filter for suppressing disturbing signals of electric scales | |
JP2001324520A (en) | Impedance detection circuit, impedance detection device, and impedance detection method | |
US5010302A (en) | Charge amplifier circuit | |
JPS6182104A (en) | Electrostatic capacity type range finder | |
JPH06222032A (en) | Capacitive alcohol concentration measuring equipment | |
JP3161716B2 (en) | Capacitance detection circuit | |
JP3999303B2 (en) | Current detector | |
JPH0223833B2 (en) | ||
JP3356029B2 (en) | Electric quantity detection circuit | |
JP3073052B2 (en) | Impedance measuring instrument | |
JPH055502Y2 (en) | ||
SU1696866A1 (en) | Electronic converter for inductive transducers | |
JPH0326669Y2 (en) | ||
JP2003075482A (en) | Impedance detection method, capacitance detection method and device therefor | |
JPH056670B2 (en) |